自动化仪表CAD设计

定时器采用 555 定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广 泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个 5K 电 阻，故取名 555 电路。其电路类型有双极性 CMOS 型两大类，二者的结构和工作原理类似。 二者的逻辑功能和引脚排列完全相同，易于互换。该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号 将被送到“时计数器” 。“时计数器”采用 24 进制计时器，可实现对一天 24 小时的累计。 译码显示电路将将“时” 、“分” 、“秒”计数器的输出状态送到七段显示译码器译码， 通过七位七段显示器显示出来。
c
A
d
B
e
C
f
D
g
13 12 11 10
9 15 14
R2 48K
C1 10u F
3
OUT
CVOLT
5
GND
C2 0.01uF
555
VCC GN D
74F160A
U3
9 2 1
7 10 3 4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
Q3
P4
Q4
15
14 13 12 11
74LS48
P3
Q3
P4
Q4
15
14 13 12 11
U6
4 5
3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12
11 10 9 15 14
74F160A
74LS48
VCC GN D
U7
9 2 1 7 10 3 4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
Q3
P4
Q4
15
P1
Q1
P2
Q2
P3
Q3
P4
Q4
15
14 13 12 11
VCC
U1 0
4 5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9 15 14
VCC GN D
74F160A
U11
9 2 1 7 10 3 4
5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
时
间：2009 年 6 月 20 日
2
数字钟课程设计
辽宁工程技术大学
课程设计成绩评定表
学期
2008-2009(2)
姓名
李姣
专 业 测控技术与仪器 班 级 测控 06-1
课程名称
基于单片机的电子钟课程设计
论文题目
数字钟课程设计
评定指标
分值
得分
知识创新性
20
评
理论正确性
20
内容难易性
15
定
结合实际性
10
14 13 12 11
VCC
U8
4 5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9 15 14
74F160A
74LS48
U3A
U4 A
1
3
1
3
2
2
74F00
B
74F00
VCC GN D
U9
9 2 1 7 10 3 4 5 6
LD
CLK
CLR CO
PE
TE
关键词：计时装置 计时周期 计数器 译码显示
4
数字钟课程设计
文献综述
555 定时器是模拟电路与数字电路结合的典范。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、 单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器 仪表、家用电器、电子测量及自动控制等方面。 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和 放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输 入端的电压为 2VCC /3，A2 的同相输入端的电压为 VCC /3。若触发输入端 TR 的电压小 于 VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈 值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC /3，则 A1 的输出为 1， A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更 高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟 的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟 芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等 等。这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的 扩展。
1
2
3
4
5
VCC
VCC
VCC
4 1
8
U1
D
R1
U1
48K
RESET VCC
2
TRIG DISCHG
7
TH OLD
6
GN D
9 2 1 7 10 3
4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
Q3
P4
Q4
15
14 13 12 11
U2
4 5 3 7
1 2 6
BI/RBO a
RBI
b
LT
VCC
U4
4
5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13
12 11 10 9 15 14
GN D
74F160A
74LS48
U1 A
1
3
2
74F00
U2A
1
3
2
74F00
VCC
U5
VCC
C
GND
9 2 1 7
10 3 4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
b
a
c dfgb
e fed c
g
AMBERCA
DS6
1 2 3 4 5
a
b
aຫໍສະໝຸດ Baidu
c dfgb
e
6 7
fed c g
AMBERCA
A
Titl e
Size
Nu mber
Revision
A3
Da te: File :
30- Jun-2009
Sheet of
C:\Documents and Settings\Administrator\桌面D\rjaowa wn \BMyy: Design.ddb
数字钟课程设计
自动化仪表 CAD 设计
题目： 基于单片机的电子钟课程设计
院（系、部）：
班
级：
姓
名：
学
号：
指 导 教 师：
电控学院 测控 06-1 班 李姣 0605070109
王炎
数字钟课程设计
课程设计任务书
一、 设计题目 数字钟课程设计
二、 设计任务
能够自主地进行科技文献检索，进行调研、方案设计、计算机模拟运行、方案综合分 析与评述等。掌握自动化仪表 CAD (Protel 等)的设计方法，结合其他课程相关内容，设计 一个完整的系统的完整硬件电路（软件编程不要求），能够运用 Protel 进行系统电路图设计 等，提高计算机技术综合应用的能力。
2 系统的分析与设计
2.1 数字钟的组成框图
6
数字钟课程设计
器数
器数
器数
器数
器数
器数
码
码
码
码
码
码
显
显
显
显
显
显
示
示
示
示
示
示
驱动器
驱动器
驱动器
驱动器
驱动器
驱动器
二十四进制 时计数器
六十进制分 计数器
六十进制秒 计数器
图 2-1 数字钟组成框图
CB555 定 时
器
2.2 器件选择 2.2.1 CB555 定时器
2.2.2 十进制计数器 74LS160
当置数端为低电平，清零端为高电平时，电路工作在预置数状态；
7
数字钟课程设计
当置数端及清零端均为高电平而 ER＝0，ET＝1 时，电路工作在保持状态； 当置数端及清零端为高电平而且 ER＝ET＝0 时，电路工作在计数状态。
3 完整的电路图及工作原理
3.1 完整的电路
6
7
8
3.2 工作原理
CB555 将产生一秒钟的振荡周期，把它作为秒计数器的 CP 脉冲，秒计数器每累计 60 秒将产生一个分脉冲。这个分脉冲作为分计数器的 CP 脉冲，分计数器的工作原理与秒计 数器的工作原理相同。分计数器每累计 60 分将产生一个分脉冲信号作为时计数器的 CP 脉 冲。“时计数器”采用 24 进制计时器。译码显示电路将将“时” 、“分” 、“秒”计数器 的输出状态送到七段显示译码器译码，通过七位七段显示器显示出来。
三、 设计计划
课程设计共计 1 周内完成。具体的安排过程为： 第一天：搜集资料，确定研究内容； 第二天：方案分析、比较； 第三天：编程设计； 第四天：整理图表； 第五天：整理设计说明书。
四、 设计要求
1、系统方案设计 2、系统软件部分设计，上机模拟运行。 3、撰写设计说明书
指 导 教师：王炎
教研室主任：刘宏志
5
1 方案设计与论证
数字钟课程设计
1.1 方案设计
方案一：首先构成一个 CB555 定时器产生一秒钟的振荡周期，由 74LS160 采用清零 法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器。使用 CB555 定时器的输出作为秒计数器的 CP 脉冲，把秒计数器的进位输出作为分计数器的 CP 脉冲， 分计数器的进位输出作为时计数器的 CP 脉冲。使用 BS201A 数码管作为显示器，74LS48 为驱动器。
Q3
P4
Q4
15
14 13 12 11
VCC
74LS48
U1 2
4 5 3 7 1
2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9
15 14
74F160A
74LS48
A
U5 A
1
3
2
74F00
1
2
3
4
5
图 3-1 电路原理图
6
7
DS1
1 2 3 4
5
a
b
a
c dfgb
e
方案二：一个基本的数字钟电路主要由译码显示器、“时” 、“分” 、“秒”计数器 和定时器组成。干电路系统由秒信号发生器、“时” 、“分” 、“秒”计数器、译码器、 显示器、电路组成。
1.2 论证
通过数字钟方框图可以看出，秒信号发生器是整个系统的时基信号，它直接决定计时 系统的精度，一般用石英晶体振荡器加分频器来实现，在此我们用 CB555 定时器来实现。 将标准秒信号送入“秒计数器”，“秒计数机”采用 60 进制计数器，每累计 60 秒发出一个 “分脉冲”信号，该信号作为“分计数器”的时钟脉冲。“分计数器”也采用 60 进制计数 器，每累计 60 分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数 器”采用 24 进制计时器，可实现对一天 24 小时的累计。译码显示电路将将“时” 、“分” 、 “秒”计数器的输出状态送到七段显示译码器译码，通过七位七段显示器显示出来。
8
4 附录
序号 1 2 3 4 5 6 7 8 9 10
数字钟课程设计
表 4-1 所需器件图
名称 译码器 七段显示器 石英晶体 集成块 集成块 电阻电容 电容 触发器 电阻 面包板
规格 74LS48 LG5011AH CB555 74LS160 74LS00 10μf 0.01μf RS 触发器 48KΩ
6 7
fed c g
AMBERCA
DS2
1 2
a b
3c
a
4 5
dfgb e
6 7
fed c g
AMBERCA
8 D
DS3
1 2
a b
3c
a
C
4 5
dfgb e
6 7
fed c g
AMBERCA
DS4
1a
2 3 4 5 6 7
b
a
c dfgb
e fed c g
AMBERCA
B
DS5
1a
2 3 4 5 6 7
知识掌握程度
15
指
书写规范性
10
工作量
10
标
总成绩
100
评语：
任课教师
付华
备注
时间
2009 年 6 月 20 日
3
数字钟课程设计
摘要
数字时钟实际上是一个对标准频率进行计数的计数电路。它的计时周期是 24 小时。 数字钟电路主要由译码显示器、时计数、分计数、秒计数器，振荡电路和单词脉冲产生的 电路组成。其中电路系统由秒信号发生器、“时” 、“分” 、“秒”计数器、译码器及显 示器、电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一 般用多谐振荡器来实现，将标准秒信号送入“秒计数器” ，“秒计数器”采用 60 机制计 数器，每累计 60 秒发出一个“分脉冲”信号，该计数器作为“分计数器”的时钟脉冲。“分 计数器” 也采用 60 进制计数器，每累计 60 分钟，发出一个时脉冲信号，该信号将被送 到时计数器。时计数器采用 24 进制计数器，可实现对一天 24 小时的计时。译码显示电路 将“时” 、“分” 、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码， 再经过七位 LED 七段显示器显示出来。
10
数字钟课程设计
心得与体会
经过几周的奋战我的课程设计终于完成了。在没有做课程设计以前觉得课程设计只是 对这几年来所学知识的单纯总结，但是通过这次做课程设计发现自己的看法有点太片面。 课程设计不仅是对前面所学知识的一种检验，而且也是对自己能力的一种提高。通过这次 课程设计使我明白了自己原来知识还比较欠缺。自己要学习的东西还太多。通过这次课程 设计，我才明白学习是一个长期积累的过程，在以后的工作、个生活中都应该不断的学习， 努力提高自己知识和综合素质。在这次课程设计中也使我们的同学关系更进一步了，同学 之间互相帮助，有什么不懂的大家在一起商量。而且，知识必须通过应用才能实现其价值！ 有些东西以为学会了，但真正到用的时候才发现是两回事，所以我认为只有到真正会用的 时候才是真的学会了。在设计过程中，我通过查阅大量有关资料，与同学交流经验和自学， 并向老师请教等方式，使自己学到了不少知识，也经历了不少艰辛，但收获同样巨大。在 整个设计中我懂得了许多东西，也培养了我独立工作的能力，树立了对自己工作能力的信 心，相信会对今后的学习工作生活有非常重要的影响。而且大大提高了动手的能力，使我 充分体会到了在创造过程中探索的艰难和成功时的喜悦。
数量 6 6 1 6 3 1 1 1 2 1
9
数字钟课程设计
结论
本设计是基于 protel99se 软件的实际电路设计，这里主要的图形是基于这个软件进行 绘制和模拟的，需要有一定的软件基础，需要有整体把握的能力。
通过这次课程设计，我拓宽了知识面，锻炼了能力，综合素质得到较大提高。安排课 程设计的基本目的，在于通过理论与实际的结合、人与人的沟通，进一步提高思想觉悟。 尤其是观察、分析和解决问题的实际工作能力，以便培养成为能够主动适应社会主义现代 化建设需要的高素质的复合型人才。