实验十一 锁相频率合成器新
锁相式频率合成器
第一章概述1．1频率合成技术及其发展随着通信、数字电视、卫星定位、航空航天和遥控遥测技术的不断发展, 对频率源的频率稳定度、频谱纯度、频率范围和输出频率个数的要求越来越高。
为了提高频率稳定度, 经常采用晶体振荡器等方法来解决, 但它不能满足频率个数多的要求, 因此, 目前大量采用频率合成技术。
频率合成的方法主要有三种：直接合成模拟式频率合成、直接数字频率合成和锁相频率合成。
通过对频率进行加、减、乘、除运算, 可从一个高稳定度和高准确度的标准频率源, 产生大量的具有同一稳定度和准确度的不同频率。
频率合成器是从一个或多个参考频率中产生多种频率的器件。
它是现代通讯系统必不可少的关键电路, 广泛应用于数字通信、卫星通信、雷达、导航、航空航天、遥控遥测以及高速仪器仪表等领域。
以通信为代表的信息产业是当代发展最快的行业,因此, 频率合成器也得到了较快发展, 形成了完善的系列品种, 市场需求也特别大。
频率合成器的技术复杂度很高, 经过了直接合成模拟式频率综合器、锁相式频率综合器、直接数字式频率综合器（DDS）三个发展阶段。
直接合成模拟式频率合成器是通过倍频器、分频器、混频器, 对频率进行加、减、乘、除运算, 得到各种所需频率。
直接合成法的优点是频率转换时间短,并能产生任意小的频率增量。
但用这种方法合成的频率范围将受到限制。
更重要的是, 直接合成模拟式频率合成器不能实现单片集成, 而且输出端的谐波、噪声及寄生频率难以抑制。
因此, 直接合成模拟式频率综合器已逐渐被锁相式频率综合器、直接数字式频率综合器取代。
使用PLL技术实现的锁相式频率合成器在性能上较之RC、LC振荡源有很大提高, 但外围电路仍然较复杂, 且容易受外界干扰, 分辨率难以提高,其它指标也不理想。
近年来, 直接数字频率合成器(DDS)的出现, 使频率合成技术大大前进了一步。
频率控制是现代通信技术中很重要的一环, 获取宽带、快速、精细、杂散小的频率控制信号一直是通信领域中的一个重要研究内容。
数字锁相频率合成器实验报告教材
课程设计实验报告课程名称：电子系统设计题目名称：数字锁相频率合成器学生学院：信息工程学院专业班级：学号：学生姓名：指导教师：2014年 05 月31 日一、课程任务1、根据锁相环原理，确定电路形式，画出电路图；2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真；3、画出原理图、PCB图；4、制作电路板，组装、焊接电路；5、调试、测试电路功能，撰写课程设计报告。
二、课程目的1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法，具备一定的工程设计能力。
4．培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风。
三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上，从而获得多个稳定频率,故又称锁相式频率合成。
数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。
四、设计指标1利用锁相环设计的频率合成器：2要求：输入频率fi=100 Hz；3输出频率fO=100Hz～99.9 KHz；4倍频系数:N=1～999五、实验测试要求1．测VCO曲线，即压控振荡器曲线；2．测VCO中心频率f0；3．求VCO增益：K=Δf/ΔV；4．测锁相环锁定范围：fL～fH；5．求频率合成器的阶数。
六、Protues仿真七、模块电路图（1）CD4046锁相环模块(2)分频器模块（3）555波形发生模块（4）电源及电路保护模块八、设计过程（1）系统框架（2）振荡源设计555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
锁相频率合成器的设
摘要频率源是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。
现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。
如今锁相技术以其独特和优良的性能在调制解调、频率合成、FM立体声解码等方面普遍应用。
锁相环路具有载波跟踪特性，作为一个窄带跟踪滤波器，可以提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源。
本文主要讨论了基于锁相环的宽带调频电路的设计问题。
以MOTOROLA 公司生产的大规模集成芯片MC145146为核心元件,配以周边MC12017,MC1648等器件，设计了可以与宽带调频电路接口的锁相环，软件部分采用单片机控制频率的编辑和显示，更加直观和方便。
关键词：锁相环、频率合成器、鉴相器、调频ABSTRACTThe frequency source is the key specification of a modem communication system. The modern communication systems require more and more stable frequency source, and the problem of the frequency stability has become a key technique problem of most electronic instruments. The PLL circuits are global used in modulation and demodulation、frequency synthesize、FM stereo decode and so on. The PLL circuits has the characteristic of carrier track. As a narrow band fitter, it can pick up the signal which is submerged in the noise. When it is locked with a high-stable reference oscillator, it can be a high-stable frequency source which can offer series of frequency. This paper mainly discusses the design problems of broadband frequency modulation circuits based on PLL. With the main devices MC145146、MC12017、MC1648 which are manufactured by MOTOROLA. The work includes designing a PLL which is able to interface with a broadband frequency modulation circuits, making the corresponding hardware and finishing the testing of the hardware.Key words: PLL ; frequency-synthesizer；phase detector；modulation目录第1章绪论 (1)1.1锁相技术的发展概况 (1)1.2频率综合技术及其发展 (1)1.3锁相环路的工作特点 (3)1.4设计任务与实现方案 (3)第2章锁相频率合成器的设计 (5)2.1锁相频率合成器 (5)2.1.1 锁相环路的基本组成 (5)2.1.2 使用前置分频器的锁相频率合成器的组成 (6)2.1.3 变模分频锁相频率合成器 (6)2.2基于MC145146的锁相频率合成器的设计 (8)2.2.1 频率合成芯片MC145146及其外接部分的设计 (9)2.2.2 环路滤波器的设计 (12)2.2.3 压控振荡器的设计 (13)2.2.4 前置预分频器的设计 (15)2.3本设计中参数的确定 (16)2.4本章小结 (18)第3章单片机控制部分 (19)3.1单片机控制的原理 (19)3.2单片机控制部分主要程序模块的处理流程图 (21)3.3本章小结 (23)结论 (24)参考文献 (25)致谢 (27)附录A 全电路原理总图 (28)第1章绪论1.1 锁相技术的发展概况锁相技术是实现相位自动控制的一门学科。
锁相频率合成器的设计
锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。
它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。
锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。
其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。
在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。
为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。
锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。
随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。
- 1 -。
数字锁相频率合成器实验报告教材
课程设计实验报告课程名称： _____ 电子系统设计学 号: 学生姓名: 指导教师:2014 年05月31日一、 课程任务1、 根据锁相环原理，确定电路形式，画出电路图；题目名称: 学生学院: 专业班级:数字锁相频率合成器信息工程学院2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真；3、画出原理图、PCB图；4、制作电路板，组装、焊接电路；5、调试、测试电路功能，撰写课程设计报告。
二、课程目的1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法，具备一定的工程设计能力。
4 •培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风。
三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
用锁相环迫使压控振荡器（VCO）的频率锁定在高稳定的参考频率上，从而获得多个稳定频率，故又称锁相式频率合成。
数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。
四、设计指标1利用锁相环设计的频率合成器：2要求：输入频率fi=100 Hz ；3 输出频率fO=100Hz 〜99.9 KHz ；4倍频系数:N=1〜999五、实验测试要求1•测VCO曲线，即压控振荡器曲线；2 .测VCO中心频率fO ；3.求VCO 增益：K= △ f/ △ V ；4 .测锁相环锁定范围：fL〜fH ；5 •求频率合成器的阶数。
六、Protues仿真g.nDigits 6 云ll°>capcR MAMI “<F MFUHLI七、模块电路图 (1) CD4046锁相环模块U1 GN UClRlR 2I'GMiGSr iFL E0-百位十世个位7石5T2T - .T -],ICka 皿O.OiuF(3) 555波形发生模块DIODED2(2)分频器模块QI 1—LuFi- =-_U4孔：丄1 ：2x汀8耳RLE Ld414^.卡口］：吕冠乞召套工 ”肛，Z 丁社总三云 ? MRAINPCP £K rci VONKH PQGND CACB TOUTKlvc c JU5FZEN-□宙工 吕QTHR >TRIGa氏 CX r ott(4)电源及电路保护模块八、设计过程(1 )系统框架*(一)系统框图锁相环集战电路锁相环频率合战器的电賠框图(2)振荡源设计555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳 态触发器及施密特触发器等脉冲产生与变换电路。
锁相环频率合成器
锁相环频率合成器锁相环频率合成器是一种电路，主要用于产生高精度、稳定的频率信号。
它的工作原理是将一个参考信号与一个可调节的振荡器信号进行比较，通过调节振荡器信号的频率和相位，使得两个信号保持同步，从而实现对输出频率的控制。
锁相环频率合成器广泛应用于通讯、雷达、测量等领域。
一、锁相环基本结构锁相环主要由三个部分组成：相位检测器（Phase Detector）、低通滤波器（Low Pass Filter）和电压控制振荡器（Voltage Controlled Oscillator）。
1. 相位检测器相位检测器主要用于比较参考信号与振荡器信号之间的相位差。
常见的有两种类型：同步检测器和非同步检测器。
同步检测器适用于参考信号和振荡器信号具有固定的相位关系时，而非同步检测器则适用于相位关系不确定或者变化较快的情况。
2. 低通滤波器低通滤波器主要用于平滑输出电压，并消除高频噪声干扰。
它的作用是将相位检测器输出的误差信号进行滤波，得到一个直流电压信号，这个信号被用来控制振荡器的频率和相位。
3. 电压控制振荡器电压控制振荡器（VCO）是锁相环频率合成器中最重要的部分之一。
它可以产生可调节的频率信号，并且可以通过调节输入电压来改变输出频率。
VCO通常由一个反馈环路组成，其中参考信号和VCO输出信号经过比较后产生误差信号，通过低通滤波器后输入到VCO中，从而实现对输出频率的控制。
二、锁相环工作原理锁相环工作原理可以用以下几个步骤来描述：1. 参考信号与振荡器信号进行比较，产生误差信号；2. 误差信号经过低通滤波器平滑处理后输入到VCO中；3. VCO产生新的振荡器信号，并与参考信号进行比较；4. 如果两个信号之间存在相位差，则继续调整VCO输出频率和相位，直到两个信号同步为止；5. 输出的同步信号可以用于驱动其他系统或设备。
三、锁相环应用锁相环频率合成器在通讯、雷达、测量等领域有着广泛的应用。
以下是一些常见的应用场景：1. 时钟恢复在数字通信系统中，接收端需要恢复发送端的时钟信号。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
锁相环频率合成实验new
频率合成实验（虚拟实验）姓名：学号：（一）锁相环频率合成器示波器1‐6波形(按系统给定的值synFq为30MHz，synSen为40MHz)分析：（1）仿真值：由上图可得各节点输出信号的幅度相同，频率分别为f1= fr/M = 1/（0.01*10-5）= 10MHz; f2 = 1/（0.005*10-5）=20MHz; f4 = f vco =1/（0.001*10-5）= 100MHz; f5 =1/（0.01*10-5）= 10MHz; f6 = fr = 3MHz;压控振荡器输入控制电压VCO=1.75V。
理论值：系统设定的振荡频率synFq=30MHz，压控灵敏度synSen=40MHz，参考信号频率synFr=30MHz，主分频比synN=10，前置分频比synM=3。
参考信号与输出信号的关系f4=f vco=synFq+synSen*VCO=30MHz+40MHz*1.75=100MHz,f1= synFr/synM =10MHz; f5 = f vco /synN= 10MHz; f6 =synFr = 30MHz.各理论值与仿真值相等（2）示波器3中的VCO的控制电压的变化曲线，其从开始阶跃到固定值间经历的时间为1.6×10﹣5 s，即为环路的锁定时间。
稳定值为1.75V。
将synSen 的初始值设为3e7（30MHz/V），示波器1‐6波形将synSen 的初始值设为5e7（50MHz/V），示波器1‐6波形分析：（将synSen的初始值为3e6与5e6分别与初始情况作比较）（1）改变压控灵敏度synSen的初始值，无论是增大还是减小，除示波器3外，其余示波器波形的周期幅度均没有变化，说明改变压控振荡器的压控灵敏度不会改变输出信号的频率。
（2）synSen的初始值为3e7，即相对4e7减小，示波器3中的电压最大值增大，稳定值也增大，环路锁定时间增大。
synSen的初始值为5e7，即相对4e7增大，示波器3中的电压最大值减小，稳定值也减小，环路锁定时间1.6×10﹣4 s，与初始情况相差不大。
锁相频率合成器报告
简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。
锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。
它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。
它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。
关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。
直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。
大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。
而且输出端的谐波，燥声和寄生频率难以抑制。
方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。
综上所述，为了更容易实现频率合成器的功能所以选择了方案二。
二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
锁相环与频率合成器实验
桂林电子科技大学通信实验中心 2007 年 9 月
实验一 锁相环实验
一、实验目的： 1、掌握锁相环路的构成、工作原理、环路部件特征测量； 2、理解并建立二阶环路的线性化相位模型； 3、掌握环路捕捉过程和同步过程，掌握锁相环路工作的物理实质； 4、学会测量一个实际环路的基本性能。 二、实验内容 1、用示波器观察正弦鉴相特性鉴相器的鉴相波形（P404）； 2、观察环路接近入锁时刻的差拍波形（P405）； 3、改变压控振荡器 VCO 的控制电压，观察 VCO 的压控特性（V-f 关系）； 4、改变环路滤波器 LF 的参数，观察其对 LF 的同步范围和捕捉范围的影响； 5、观察环路开环和闭环的时候，各测试点的不同的波形； 三、 实验仪器与设备 1、双路稳压电源 一台 2、双踪示波器 一台 3、信号源 一台 4、小平口螺丝刀 一把 5、锁相环与频率合成器实验模块 一块 四、 实验原理
图 6 鉴相器的输出电压 Ud
2
② 对于频率跳变信号，如 f1 输入已调 2FSK 信号，由高低频率 fH、fL 组成，f2 输入 fL 信号，则鉴相器的输入输出信号为：
图 7 f1 ：FSK 信号
图 8 f0： FSK 的 fL 信号
图 9 f1 与 f0 的相差θe
图 10 鉴相器的输出电压 Ud （2）环路滤波器
9
实验二 频率合成器实验
一、实验目的： 1、掌握锁相频率合成器的工作原理和主要技术指标； 2、学会测量频率合成器的性能指标； 3、了解 PLL 频率合成器的电路构成和应用。
二、实验内容 1、观察 PLL 频率合成器的电路构成； 2、察基准频率、其波形以及基准频率和 PD 的参考频率的关系； 3、PLL 频率合成器主要技术指标的测量； 4、观察 PD、LF、VCO 等关键点波形，并加以分析。
锁相式数字频率合成器实验
• 3.测量同步保持范围（同步带）和同步引入范围（捕捉带）
• 观测TP608和TP609，改变函数信号发生器的输出信号频 率（载波信号）。
• 令载波输入端的方波输入信号频率从自振荡频率开始缓 慢向下调，直至双踪波形失步抖动（不锁定），测得此时 的输入信号频率f1。
• 令输入信号频率从自振荡频率开始缓慢向上调，直到双 踪波形失步抖动（不抖动），测得此时的输入信号频率f2， 即可算得同步保持范围（同步带）f2-f1。
频率的正弦波。 • 短接K6021-2，在J602 或TP604输入1VP-P频率
1KHz的正弦波。用双踪示波器跟踪观察TP604和 TP603，就能清晰地观看到调频波的稀密变化。 • （四）观察系统的鉴频情况 • 在第（三）部分的基础上，联结J603和J604， 即将调频波导入解调锁相环。用示波器观察TP604 和TP612（或J605），应能清晰地观察到频率为 1KHz，幅度为1VP-P的解调正弦波，与进入J602的 低频信号频率相位完全一致。
电子技术
一、实验目的
二、实验预习要求
三、实验原理
1.集成锁相环调频与鉴频 调频是用反映信息的低频信号（调制信号）去控制高
频振荡的输出频率，并使之随调制信号的变化规律而 变化。它的逆过程称为频率解调也称为频率检波或鉴 频。 本系统实验箱是采用LM4046数字集成锁相环（PLL）来 实现调频与鉴频。锁相环的内部电路主要由鉴相器和 压控振荡器VCO两部分组成。详细内容可参考有关课 程的相关内容。 2.LM4046简介 1）锁相环调频原理 锁相环调频原理框图如图7-1所示。
• 将低频调制信号加到压控振荡器的控制端，
使压控振荡器的输出频率在自由振荡频率 （中心频率）fO上下随调制信号而变化， 即生成了调频波。当高频载波频率与自由
锁相式数字频率合成器实验
•
按所需的分频比N，预先输入百位、十位和个位的数据后，给4046锁相环相位比较
器Ⅱ（第14引脚PD11），输入频率为fR的方波信号UR；压控振荡器产生频率为f0的输出
信号U0，经程序分频器TN后，得到频率为fV的比较信号UV，送至相位比较器Ⅱ（第3 引
脚PDI2）。这两个信号在相位比较器Ⅱ中进行比较，当锁相环锁定后，可得到：
2.实际使用的相位比较器与环路低通滤波器
• 4046锁相环集成电路内部含有两个相位比较器，其 中相位比较器I为异或门（即模二和结构）比较器， 为使锁相范围最大，通常要求两个输入信号PD11和 PD12的占空比必须为50%的方波，而相位比较器Ⅱ 为过沿控制式比较器，它只由两个信号的上升沿作 用，因此不要求波形占空比为50%。
电子技术
•
fR=fV
• 其中： f V= f 0/N
• 代入得： f R= f 0/N
• 即： f 0=N*f R
• 由此可知，当f R固定不变时，改变三级程序 分频器的分频比N，VCO的输出振荡频率（也就是 频率合成器的输出频率）f 0就会得到相应地改变。
• 这样，只要输入一个固定信号频率fR，即可得 到一系列所需要的频率，其频率间隔等于fR，对 于选择不同的fR，则可以获得不同的fR频率间隔。
•
• 由于本实验系统电路基本锁相环实验电路与锁相式数字频率 合成器实验电路二者均组合在一起，基于相位比较器的比较 信号来自程序分频器电路，占空比非50%，因而本实验电路 选用相位比较器Ⅱ。该比较器不仅具有鉴相功能，而且具有 鉴频功能，当两个输入信号UR和UV频差很大时，环路从鉴 相工作状态自动转入鉴频工作状态，迫使fV接近fR等到 fV=fR时，环路比鉴频器工作状态自动转入鉴相工作状态， 这种数字鉴相器把鉴频与鉴相密切结合在一起，使用较为方 便。
锁相频率合成器的设计
目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。
通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。
本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。
关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
图2-1显示了最基本的锁相环方框图。
它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。
设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
锁相与频率合成
锁相与频率合成
高频组
锁相
锁相环路(PLL：phase lock loop)： 能 够 跟 踪 输入信号相位的闭环自动控制系统。即控制振荡器输 出与输入参考信号间保持固定的相位。
鉴相器为相位比较器，根据相差产生误差电压。 环路滤波器滤除高频和噪声，增加稳定性。 压控振荡器受uc(t) 控制，使振荡输出频率向参考 信号频率接近。
高位环
分辨力为fr
fo = fA + fB = NAfr /M + NBfr
CMOS集成双环合成器
fo =(NBfrB +fA)×10 高位环 150~509 frA 低位环 fA =NAfrA +fM 发射时 fo=118~135.975MHz 接收时 fo=128.7~146.675MHz 当NA改变一位， 输出频率增量25kHz; 当NB改变一位， 输出频率增量50kHz
324~325
用MC145106构成的单环锁相频率合成器，作为 民用电台的发射机主振和接收机第一、第二本振。
5.12MHz 512/1024
10/
fo =(Nfr +fM)
fr=10/5kHz fM =25.6MHz
下变频
3. 用MC145152构成的频率合成器。
MC145152 是一块用并行码输入方式置定的双 模CMOS-LSI频率合成器。
窄带锁相环路具有提取同步载波的功能，因而用 集成锁相环路很容易构成AM信号的同步解调器。
锁相
3.载波同步 从接收信号中提取相干载波有两种基本方法：一 是插入导频法，接收端可用锁相环路的窄带跟踪性能 来提取这个导频；二是直接提取法，用抑制载频跟踪 环提取。 例：平方环
锁相
基本锁相环、锁相式数字频率合成器系统实验
2006-11-2
实验目的
1. 加深对基本锁相环工作原理的理解 2. 熟悉锁相式数字频率合成器的电路组成与工作原理
2006-11-2
实验设备
1. 实验仪器仪表 • +5V稳压电源 稳压电源 • 示波器 • 信号发生器（频率计） 信号发生器（频率计） • 通信实验系统实验箱
2006-11-2
原始数据要求 原始数据要求
1. 记录观察同步、跟踪和捕捉过程时的各三组输入输出频率值 记录观察同步、 2. 原始数据记录同步带和捕捉带的上下限频率值 3. 原始数据记录不同分频比下的频率值 4. 原始数据记录最大最小分频比
2006-11-2
实验报告要求 实验报告要求
1. 简略讲述数字锁相环的原理及其在频率合成上的应用依据 2. 给出基本锁相环和数字频率合成器的原理框图 3. 分析实验所观察到的同步、跟踪和捕捉过程 分析实验所观察到的同步、 4. 计算同步带宽和捕获带宽，并比较两者 计算同步带宽和捕获带宽， 5. 根据实验结果给出分频比和输出频率的关系式 6. 完成思考题 ：在基本锁相环电路中，若要扩大捕捉带，可采用 完成思考题2：在基本锁相环电路中，若要扩大捕捉带， 什么措施？ 什么措施？
TP403 TP402 SW401 SW402 SW403
2006-11-2
实验内容
一、基本锁相环实验
1. 观察同步：SW401和SW402置为 ，SW403置为 ；按下K2、K100、K400；按 观察同步： 和 置为000， 置为001；按下 、 、 ； 置为 置为 开始” “开始”和“VCO”，直到显示“4”；K402接1-2，K401接2-3，此时用信号源产生 ，直到显示“ ； 接 ， 接 ， 50kHz的方波信号，在TP401处观察输入波形，在TP402处观察 的方波信号， 处观察输入波形， 处观察VCO输出波形。 输出波形。 的方波信号 处观察输入波形 处观察 输出波形 观察跟踪：在上述的基础上改变信号源的输出频率，在TP402处观察输出频率。 观察跟踪：在上述的基础上改变信号源的输出频率， TP402处观察输出频率。 观察捕捉：调节信号源输出 观察捕捉：调节信号源输出2MHz，调节信号源直至环路入锁。 ，调节信号源直至环路入锁。 测试同步带和捕捉带，计算带宽：调节信号源输出50kHz， 测试同步带和捕捉带，计算带宽：调节信号源输出 ， 增加信号源输出频率直至环路失锁，此时的输入频率即同步带的最高频率； ① 增加信号源输出频率直至环路失锁，此时的输入频率即同步带的最高频率； 减小信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最高频率； ② 减小信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最高频率； 继续减小输入频率直至环路失锁，此时的输入频率即同步带的最低频率； ③ 继续减小输入频率直至环路失锁，此时的输入频率即同步带的最低频率； 增加信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最低频率。 ④ 增加信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最低频率。
锁相环调频和解调实验频率合成器实验
实验11 锁相调频与鉴频实验一、实验目的1.掌握锁相环的基本概念。
2.了解集成电路CD4046的内部结构和工作原理。
3.掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。
二、预习要求1.复习反馈控制电路的相关知识。
2.锁相环路的工作原理。
三、实验仪器1.高频信号发生器2.频率计3.双踪示波器4.万用表5.实验板GPMK8四、锁相环的构成和基本原理（1）锁相环的基本组成图11-1是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
图11-1 锁相环的基本组成① 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD ）PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ (t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③ 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在)(t V d 中产生的无用组合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。
4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。
（2）锁相环锁相原理锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位差经过PD 转换成误差电压)(t V d 。
此误差电压经过LF 滤波后得到)(t V c ，由)(t V c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
频率合成器实验十一锁相一、实验目的1．了解接收机一本振及发射机振荡源——锁相频率合成器原理。
2．了解锁相调频原理。
3．了解锁相频率合成器性能指标。
二、实验内容1．测量发射机锁相频率合成器输出频率与计算值比较，熟悉锁相频率合成原理及输出频率及频道间隔的计算。
2．测量发射机锁相频率合成作为锁相调频器的调制频率特性，熟悉锁相调频原理。
3．观察锁相频合频道切换捕捉过程，了解环路捕捉过程机理。
三、基本原理1．锁相频率合成器原理及电路移动通信系统必须配置多个无线频道，允许多个用户同时通话，这样系统才能容纳大量用户。
因而移动通信系统中的收发信机工作频率（对应于接收机一本振及发射机的主振频率）必须能在系统配置的多个频率间切换。
这些众多频率点的产生通常用频率合成技术来实现。
当前应用最广的是锁相频率合成器（简称锁相频合或PLL频合），常用的单环锁相频合方框图见图11.1。
图11.1 常用的单环锁相频率合成器方框图图中，PD为鉴相器；LF为环路滤波器；VCO为压控振荡器，其振荡频率fv受控制电压u c的控制而改变，一般有f V=f0+K0·u c(11-1) 式中，f0为VCO的固有振荡频率，K0为压控灵敏度(单位Hz/V或rad／S·V)；÷N为程序分频器，其分频比由CPU程序设置可变；÷R为参考分频器，将稳定的晶体振荡器频率f R分频得到环路的参考频率f r（一般为5KHz、6.25KHz、12.5KHz或25KHz等）。
环路锁定时，PD的两个输入信号相差为0或固定值，则频差为0，即f r=f f=f v/N故f v=N·f r(11-2) 由式(11-2)可见，由CPU程序改变N的取值就改变了环路的输出频率，且所有频率都与晶振频率具有相同的准确度与稳定度。
由式(11-2)还可见，频道间隔△f最小可以等于f r，其实际值由系统要求决定。
一般模拟调频通信系统频道间隔△f =25KHz，若锁相频合的f r=5KHz，则N变化步长△N=5。
实际锁相频合集成电路包含了图11-1电路框图中除LF及VCO以外的全部电路，有的甚至包含两个这样的电路，分别用于接收机及发射机，称为双PLL频合，例如MCl45160、MCl45161、MCl45162等。
本实验系统实验仪使用高集成度的VHF通用单片收发信机集成电路U1/U201，其内部集成了除发信VCO、发射机射频功放外的所有收发信机电路，包括收信/发信频率合成器、收信一本振VCO、二本振、第一级混频器、第二级混频器、中放、鉴频器、FSK比较器、音频功放、MIC放大等，可方便地构成VHF双工收发信机，用于话音或低速FSK数据通信。
本实验系统实验仪有两套收发信机：TRx-BS及TRx-MS，每套收发信机都采用了一片VHF通用单片收发信机集成电路U1/U201，其内部的收信/发信频率合成器部分与双PLL频合MCl45162等十分相似，只是它将RX VCO也集成在内，构成接收机一本振及发射机主振PLL频合更方便。
下面以附图2(a)BS收发信机为例对照框图11.1加以详细说明。
附图2(a)中U1为VHF通用单片收发信机集成电路，同MCl45162等双PLL频合IC一样，其参考分频器分频比R及收发两个环路的程序分频器分频比N由CPU通过串行方式由其7、8、9脚送入。
实际选取参考分频器分频比R=2049，则f r=10.245MHz／2049=5KHz。
二个环路各频道的程序分频器分频比按照见表11.1，11.2。
接收环VCO集成在U1内部，U1的39、40脚接外部LC回路（L2、C7），与内部变容二极管等构成接收机一本振，振荡频率由RX VCO电压控制。
VCO的输出信号在U1内部分成二路，一路作为一本振信号送入U1内部的一混频器；另一路送入接U1内部的÷N程序分频器分频后送给PD，与f r=5KHz的参考信号鉴相，U1的45脚为PD输出端，输出误差电流流经外接C9、R4、C8及R3、C13构成的环路滤波器得到控制电压u c，经R2、U1的41脚回送至U1内部的RX VCO，形成图11.1所示闭合环路。
表11.1 MS收发信机频率（f r=5.00KHz，f1IF=10.700MHz）表11.2 BS收发信机频率图11.2 VHF通用单片收发信机集成电路内部框图发射机主振锁相频合同时又是单点注入式锁相调频环路，其框图如图11.3所示。
Q2、L8、D1等构成发信VCO。
衰减后的音频调制信号u m（正弦单音、话音、信令数据）加在变容二极管D1的下端，环路控制电压u c' 经R8加在D6的上端，总控制电压u c=u c'-u m=u c'+(-u m)，忽略括号中的负号并不影响工作原理及性能的分析，故得到图11.3中发信VCO输入端等效电路。
VCO的输出信号分成两路，一路送入Q1等构成的功放，功率放大后经双工器FL2送至天线ANT1发射出去；另一路由U1的48脚送入U1内部的发射环÷N程序分频器，分频后送发射环PD与参考信号鉴相后由U1的1脚输出误差电流，流经R6、C20及R13、C18构成的环路滤波器得到控制电压u c'，经R8送VCO变容二极管D1的上端。
当环路设计成载波跟踪环时，u c'为直流，控制VCO中心频率使环路锁定；u m对VCO调频，实现了锁相调频。
2．锁相频率合成器环路参数设计2.1 环路参数设计公式U1内部的鉴相器PD 采用电荷泵PD 输出，图11.4是单端三态电流型电荷泵及外接的环路滤波器电路。
图中，两只场效应管工作于开关状态：I P 为恒流源；R 2、C l 为环路滤波器；环路按照理想二阶环设计，有关设计公式如下。
(1) 环路自然谐振频率ωn =[I p K 0/(2πNC 1)]1/2 (11-3)式中K 0为压控灵敏度，N 为分频比。
(2) 环路阻尼系数ζ=R 2C 1ωn /2 (11-4)要保证环路稳定余量足够大及瞬态响应快应选取ζ=0.6~1.0(11-5)VUD图11.4 单端三态电流型电荷泵及环路滤波器(3) 锁相调频当锁相频合器作为调频发射机的主振时，其电路框图如图11.3所示，基带调制信号u m由VCO 前单点注入环路，与环路控制电压u c ′相加后去控制VCO 的频率。
当环路设计成载波跟踪环时，u c ′为直流，u m 无畸变地到达VCO 输入端，实现了理想调频。
图11.3锁相调频频合器的相位模型如图11.5所示，则基带调制信号u m 至VCO 调制频偏θ0之间的传递函数为000),(/)(1)()(K K K S H K NSs KF K S U S d e m ⋅=⋅=+=θθ0=d θ0/dt则)()()(00ωωωθj H K j U j e m ⋅=(11-6)式中，H e (S )为误差传递函数，He (jω)为误差频率特性。
由式（11-6）可见，单点注入锁相调频的调制频率特性)(/)(0ωωθj U j m 为环路的误差频率特性H e (jω)乘以常数。
容易导出，理想的二阶环误差频率特性的截止频率ωc 为1)12()12(222+-+-⋅=ζζωωn C(11-7) 把常用ζ代入式(11-7)得表14-3。
可见近似有1~5.0==ζωωnC(11-8)表11.3 理想二阶环误差频率特性H e (jω)截止频率故得理想二阶环误差频率特性H e (jω)如图11.6所示，呈现高通特性。
图中亦标出基带调制信号u m 的频谱u m (jω)，它占据的频带为ΩL ～ΩH 。
若环路设计成载波跟踪状态即ωn <<ΩL ，如图11.5中所示，则可见在U m (jω)为非0值范围内，恒有H e (jω)=1，代入式(11-6)得θ0(jω)=K 0·U m (jω)，求付里叶反变换得d θo /dt=K o ·u m (t)，实现了理想调频。
工程上，为保证单点注入式锁相调频环实现理想调频，应选取ωn ≤ΩL /3 (11-9)图11.6 理想二阶环误差频率特性及载波跟踪条件2.2 环路参数设计方法进行环路参数设计前I P 、Ko 、N 及f r 等己确定，再按以下步骤进行设计： (1) 按式(11-5)选定ζ；(2) 由式(11-9)折衷选取ωn ；(3 )将ζ、ωn 值代入式(11-3)、(11-4)，求出环路滤波器元件值：)2/(201n p N K I C ωπ⋅= (11-10))/(212n C R ωζ= (11-11)2.3 环路参数设计举例实验系统中BS 发射机锁相频合的VCO 压控特性实测结果如表11.4所示：表11.4 BS 发射机VCO 压控特性电荷泵PD 充放电电流I P =2.5mA ；各频道分频比N 见表11.1；环路参考信号频率f r =5KHz 。
根据以下步骤可设计出环路参数。
(1) 按式(11-5)选择ζ=l ；已知话音信号最低频率f L =300Hz ，按式(11-9)选择ωn =2π×100rad/s 。
(2) 由已知条件求VCO 压控灵敏度平均值为046.47546.000()0.980.78()MHz K V -=-72375/1.4910/K H z Vr a d s V==⨯⋅（3）由表11.1求环路分频比平均值为929592009247.592482N +==≅（4）将I P 、K 0、N 及ωn 代入式（11-10）得C 1=2.5×10-3×1.49×107/(2π×9248×(2π×100)2) =1.62 (uF )实际可取C 1=1uF 。
将ζ、ωn 及C 1代入式（11-11）得R 2=2×1/(1×10-6×2π×100) =3.18K Ω实际可取R 2=3.3K Ω。
为进一步滤除鉴相纹波，在实际的环路中通常在滤波器前或后串联第二个附加低通滤波器，但其截止频率要远高于R 2、C 1组成的低通滤波器的截止频率。
实际的环路滤波器电路及元件参数见附图2。
由以上介绍可见，锁相环路性能参数ζ、ωn 的设计，就是对环路滤波器几只电阻、电容的设计，由此可见环路滤波器对环路性能的重大影响。
3．锁相频率合成器环路测量方法3.1 误差频率特性H e (jω)发射机输出调频信号由调频接收机解调后得到基带信号，其系统框图及数学模型如图11.7所示。
图中，调频发射机的数学模型见式(11-6)，K dm 是接收机Rx 的鉴频增益。
由此得(a)(b)U dm (jw)u dm图11.7 调频收发信系统电路框图(a)及数学模型(b))()()(ωωωj H k j U j U e m dm ⋅= (11-12)式中，k =K 0·K dm 。