计算机组成_ 算术逻辑单元(Arithmetic Logic Unit)_
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
加法器的优化
北京大学 · 慕课 计算机组成
制作人：陆俊林
4-bit加法器示例
+
1
进位C
1101
0110
0011
和S
被加数 A 加数 B
两个4-bit二进制数相加
由四个全加器 构成的4-bit加法器
10
11
01
10
A
B
A
B
A
B
A
B
1Cout 1-bit 1 Cin Cout 1-bit 0 Cin Cout 1-bit 0 Cin Cout 1-bit Cin0
A=0 → Y=1
VDD
1
1
1A
Y0
0
1
0
A=1 → Y=0
与门（AND gate）
逻辑 符号
真 值 表
A
Y 逻辑函数表示
B
Y=A·B
输入A 输入B 输出Y
0
0
0
0
1
0
1
0
0
1
1
1
A
Y
B
（实际用“与非门”和“非门”实现“与门”）
与非门原理图
VDD
VDD
Y A
B
与非门的工作过程示例
VDD
1
VDD
1
N型MOS管
Gate
Source P型MOS管
Source
Drain Gate
Drain
Source
Gate Drain
非门（NOT gate）
逻辑 A
Y
符号
真 输入A 输出Y
值
0
1
表
1
0
逻辑函数表示 Y=A （Y=~A，Y=!A）
VDD
A
Y
非门原理图
非门的工作过程示例
VDD
1
0
1
0A
Y1
0 0
Y0
1A
10
1B
0 1
பைடு நூலகம்
A=1, B=1 → Y=0
VDD
VDD
0
1
Y1
1A
1
0B
0
A=1, B=0 → Y=1
或门（OR gate）
逻辑 A
Y
符号 B
逻辑函数表示 Y=A+B
真值表
输入A 输入B 输出Y
0
0
0
0
1
1
1
0
1
1
1
1
异或门（Exclusive-OR gate, XOR gate）
异或运算：A⊕B=(A ·B) + (A ·B)
与运算的实现
and rd,rs,rt
A0
32-bit
B0
rs
A1
B1
32-bit
rt
A31
B31
Y0
Y1
32-bit rd
Y31
或运算的实现
or rd,rs,rt
A0
32-bit
B0
rs
A1
B1
32-bit
rt
A31
B31
Y0
Y1
32-bit rd
Y31
包含多种功能的运算单元
32位输入
rs
32位输入
Q CLR
控制电路 指令译码
IR PC
R0 ($0)
clock
D SET Q
R9
Q CLR
D SET Q
R10
R8 ($8)
R9 ($9)
内
R10 ($10)
部
总
R31 ($31)
线
Q CLR
op=and
ALU
op=and
B
ALU
本节小结
逻辑运算的实现
北京大学 · 慕课 计算机组成
制作人：陆俊林
本节主题
rt
32-bit 32-bit 32-bit 32-bit
A0
B0
Y0
A1
B1
Y1
A31
B31
Y31
A0 Y0
B0
A1
Y1
B1
A31
B31
Y31
32-bit 32-bit
运算类型选择
(2-bit)
00
多选器
（四选一）
01
32位输出
rd
10 11
逻辑运算示例
and $8,$9,$10
D SET Q
R8
B
A
B
A
B
A
B
Cout 1-bit CinCout 1-bit Cin Cout 1-bit Cin Cout 1-bit Cin
Full Adder
Full Adder
Full Adder
Full Adder
S
S
S
S
4-bit RCA的门电路实现
A
A
B
B
Cin
S Cin
S
Cout
Cout
A
A
B
B
总延迟时间： (2n+1)T =(2×32+1)×T =65T
4-bitRCA
延迟时间 0.18ns
时钟频率 5.56GHz
参考值
水果智能手机5s的A7 SoC 采用28nm制造工艺
主频1.3GHz（0.66ns）
32-bitRCA
1.3ns
769MHz
注：参照28nm制造工艺，门延迟T设为0.02ns
本节主题
门电路的基本原理
北京大学 · 慕课 计算机组成
制作人：陆俊林
晶体管（transistor）
现代集成电路中通常使用MOS晶体管
◦ Metal-Oxide-Semiconductor：金属-氧化物-半导体
CMOS集成电路（Complementary MOS）
◦ 由PMOS和NMOS共同构成的互补型MOS集成电路
Full Adder
Full Adder
Full Adder
Full Adder
S
S
S
S
0
0
1
1
行波进位加法器（Ripple-Carry Adder，RCA）
结构特点
◦ 低位全加器的Cout连接到高一位全加器Cin
优点
◦ 电路布局简单，设计方便
缺点
◦ 高位的运算必须等待低位的运算完成，延迟时间长
A
B
ori rt,rs,imm
本节小结
门电路的基本原理
北京大学 · 慕课 计算机组成
制作人：陆俊林
本节主题
逻辑运算的实现
北京大学 · 慕课 计算机组成
制作人：陆俊林
与门 和 与运算指令
A
Y
B
输入A 输入B 输出Y
0
0
0
0
1
0
1
0
0
1
1
1
32位目的寄存器
and rd,rs,rt
32位源寄存器 32位源寄存器
◦ 两个值不相同，则异或结果为真。反之，为假。
逻辑 A 符号 B
Y
逻辑函数表示 Y=A⊕B Y=A^B
真值表
输入A 输入B 输出Y
0
0
0
0
1
1
1
0
1
1
1
0
晶体管、逻辑门
NMOS PMOS
A B
Y
异或门
A
Y
非门
逻辑门
A Y
B
与门
and rd,rs,rt andi rt,rs,imm
A
或门
Y
or rd,rs,rt nor rd,rs,rt
加法器的优化思路
主要问题
◦ 高位的运算必须等待低位的“进位输出信号”
优化思路
◦ 能否提前计算出“进位输出信号” ？
进位输出信号的分析
Ci+1 =(Ai·Bi)+(Ai·Ci)+(Bi·Ci)
=(Ai·Bi)+(Ai+Bi)·Ci 设：
◦ 生成（Generate）信号：Gi=Ai·Bi ◦ 传播（Propagate）信号：Pi=Ai+Bi
Cin
S
Cin
S
Cout
Cout
4-bit RCA的关键路径（延迟最长的路径）
A
T
B
Cin
A
B S
Cin
T
T
Cout
S 总延迟时间
T T
(T+T)×n+T =(2n+1)T
Cout
A
A
B
B S
S 总延迟时间
Cin
Cin
(T+T)×4+T
T
T
=9T
T
T
Cout
Cout
32-bit RCA的性能分析
则： Ci+1=Gi+Pi·Ci
A3
B3
C4 1-bit C3 Full Adder
S3
A2
B2
1-bit C2 Full Adder
S2
A1
B1
1-bit C1 Full Adder
S1
A0
B0
1-bit C0 Full Adder
S0
如何提前计算“进位输出信号”
北京大学 · 慕课 计算机组成
制作人：陆俊林
4-bit加法器示例
+
1
进位C
1101
0110
0011
和S
被加数 A 加数 B
两个4-bit二进制数相加
由四个全加器 构成的4-bit加法器
10
11
01
10
A
B
A
B
A
B
A
B
1Cout 1-bit 1 Cin Cout 1-bit 0 Cin Cout 1-bit 0 Cin Cout 1-bit Cin0
A=0 → Y=1
VDD
1
1
1A
Y0
0
1
0
A=1 → Y=0
与门（AND gate）
逻辑 符号
真 值 表
A
Y 逻辑函数表示
B
Y=A·B
输入A 输入B 输出Y
0
0
0
0
1
0
1
0
0
1
1
1
A
Y
B
（实际用“与非门”和“非门”实现“与门”）
与非门原理图
VDD
VDD
Y A
B
与非门的工作过程示例
VDD
1
VDD
1
N型MOS管
Gate
Source P型MOS管
Source
Drain Gate
Drain
Source
Gate Drain
非门（NOT gate）
逻辑 A
Y
符号
真 输入A 输出Y
值
0
1
表
1
0
逻辑函数表示 Y=A （Y=~A，Y=!A）
VDD
A
Y
非门原理图
非门的工作过程示例
VDD
1
0
1
0A
Y1
0 0
Y0
1A
10
1B
0 1
பைடு நூலகம்
A=1, B=1 → Y=0
VDD
VDD
0
1
Y1
1A
1
0B
0
A=1, B=0 → Y=1
或门（OR gate）
逻辑 A
Y
符号 B
逻辑函数表示 Y=A+B
真值表
输入A 输入B 输出Y
0
0
0
0
1
1
1
0
1
1
1
1
异或门（Exclusive-OR gate, XOR gate）
异或运算：A⊕B=(A ·B) + (A ·B)
与运算的实现
and rd,rs,rt
A0
32-bit
B0
rs
A1
B1
32-bit
rt
A31
B31
Y0
Y1
32-bit rd
Y31
或运算的实现
or rd,rs,rt
A0
32-bit
B0
rs
A1
B1
32-bit
rt
A31
B31
Y0
Y1
32-bit rd
Y31
包含多种功能的运算单元
32位输入
rs
32位输入
Q CLR
控制电路 指令译码
IR PC
R0 ($0)
clock
D SET Q
R9
Q CLR
D SET Q
R10
R8 ($8)
R9 ($9)
内
R10 ($10)
部
总
R31 ($31)
线
Q CLR
op=and
ALU
op=and
B
ALU
本节小结
逻辑运算的实现
北京大学 · 慕课 计算机组成
制作人：陆俊林
本节主题
rt
32-bit 32-bit 32-bit 32-bit
A0
B0
Y0
A1
B1
Y1
A31
B31
Y31
A0 Y0
B0
A1
Y1
B1
A31
B31
Y31
32-bit 32-bit
运算类型选择
(2-bit)
00
多选器
（四选一）
01
32位输出
rd
10 11
逻辑运算示例
and $8,$9,$10
D SET Q
R8
B
A
B
A
B
A
B
Cout 1-bit CinCout 1-bit Cin Cout 1-bit Cin Cout 1-bit Cin
Full Adder
Full Adder
Full Adder
Full Adder
S
S
S
S
4-bit RCA的门电路实现
A
A
B
B
Cin
S Cin
S
Cout
Cout
A
A
B
B
总延迟时间： (2n+1)T =(2×32+1)×T =65T
4-bitRCA
延迟时间 0.18ns
时钟频率 5.56GHz
参考值
水果智能手机5s的A7 SoC 采用28nm制造工艺
主频1.3GHz（0.66ns）
32-bitRCA
1.3ns
769MHz
注：参照28nm制造工艺，门延迟T设为0.02ns
本节主题
门电路的基本原理
北京大学 · 慕课 计算机组成
制作人：陆俊林
晶体管（transistor）
现代集成电路中通常使用MOS晶体管
◦ Metal-Oxide-Semiconductor：金属-氧化物-半导体
CMOS集成电路（Complementary MOS）
◦ 由PMOS和NMOS共同构成的互补型MOS集成电路
Full Adder
Full Adder
Full Adder
Full Adder
S
S
S
S
0
0
1
1
行波进位加法器（Ripple-Carry Adder，RCA）
结构特点
◦ 低位全加器的Cout连接到高一位全加器Cin
优点
◦ 电路布局简单，设计方便
缺点
◦ 高位的运算必须等待低位的运算完成，延迟时间长
A
B
ori rt,rs,imm
本节小结
门电路的基本原理
北京大学 · 慕课 计算机组成
制作人：陆俊林
本节主题
逻辑运算的实现
北京大学 · 慕课 计算机组成
制作人：陆俊林
与门 和 与运算指令
A
Y
B
输入A 输入B 输出Y
0
0
0
0
1
0
1
0
0
1
1
1
32位目的寄存器
and rd,rs,rt
32位源寄存器 32位源寄存器
◦ 两个值不相同，则异或结果为真。反之，为假。
逻辑 A 符号 B
Y
逻辑函数表示 Y=A⊕B Y=A^B
真值表
输入A 输入B 输出Y
0
0
0
0
1
1
1
0
1
1
1
0
晶体管、逻辑门
NMOS PMOS
A B
Y
异或门
A
Y
非门
逻辑门
A Y
B
与门
and rd,rs,rt andi rt,rs,imm
A
或门
Y
or rd,rs,rt nor rd,rs,rt
加法器的优化思路
主要问题
◦ 高位的运算必须等待低位的“进位输出信号”
优化思路
◦ 能否提前计算出“进位输出信号” ？
进位输出信号的分析
Ci+1 =(Ai·Bi)+(Ai·Ci)+(Bi·Ci)
=(Ai·Bi)+(Ai+Bi)·Ci 设：
◦ 生成（Generate）信号：Gi=Ai·Bi ◦ 传播（Propagate）信号：Pi=Ai+Bi
Cin
S
Cin
S
Cout
Cout
4-bit RCA的关键路径（延迟最长的路径）
A
T
B
Cin
A
B S
Cin
T
T
Cout
S 总延迟时间
T T
(T+T)×n+T =(2n+1)T
Cout
A
A
B
B S
S 总延迟时间
Cin
Cin
(T+T)×4+T
T
T
=9T
T
T
Cout
Cout
32-bit RCA的性能分析
则： Ci+1=Gi+Pi·Ci
A3
B3
C4 1-bit C3 Full Adder
S3
A2
B2
1-bit C2 Full Adder
S2
A1
B1
1-bit C1 Full Adder
S1
A0
B0
1-bit C0 Full Adder
S0
如何提前计算“进位输出信号”