第2章 算术逻辑运算单元(ALU)
第二章微型计算机基础知识
教学目标：
1.了解基本的逻辑电路和逻辑代数。 2. 掌握微机中基本部件的符号及性能。 3.掌握总线的基本概念、作用及使用。 4.掌握控制字的概念及用法。 5. 掌握依照控制字读写存储器的过程。 6.掌握微机系统的组成与分类 7.掌握微机的外部结构和基本工作原理
教学重点： 1. 掌握微机中基本部件的符号及性能。 2.掌握总线的基本概念、作用及使用。 3.掌握控制字的概念及用法。 4. 掌握依照控制字读写存储器的过程。 5.掌握微机的外部结构和基本工作原理 教学难点： 1.总线的基本概念、作用及使用 2.掌握控制字的概念及用法。 3.掌握依照控制字读写存储器的过程。
1.功能强 2.可靠性强 3.价格低 4.适应性强
5.周期短、见效快
6.体积小、重量轻、耗电省
7.维护方便
四、微型计算机的性能指标 衡量一台微机性能的优劣，主要由它的 系统结构、硬件组成、系统总线、外部设 备以及软件配置等因素来决定。具体体现 在以下几个主要技术指标上。 1.字长 微机的字长是指微处理器内部一次可以 并行处理二进制代码的位数。它与微处理 器内部寄存器以及CPU内部数据总线宽度 一致，字长越长，所表示的数据精度就越 高。
（2）第二个控制字是： CpEpLmEr =0001 即Er=1，令ROM放出数据。 也就是说，当Er为高电平，R0中的8位 数据就被送到W总线上去。这样的动作 不需等待 时钟脉冲的同步讯号。 （3）第三个控制字是： CpEpLmEr=1000 即Cp=1，这是命令PC加1,所以PC=0001 这是在取数周期完了时，要求PC进一步 ，以便为下一条指令准备条件。
六、存储器的符号
1.只读存储器(ROM) 只存储固定程序的存储器,一旦写入 后,一般不能改变。即不能再写入新的 字节，而只能从中“读”出其所存储的内 容。 (1)通用的写法是m×nROM
微机原理第2章课后答案
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
ALU实验报告
算术逻辑单元实验报告一、实验目的1、掌握运算器的工作原理。
2、验证运算器的功能。
二、实验原理算术逻辑单元的主要功能是对二进制数据进行定点算术运算、逻辑运算和各种移位操作。
算术运算包括定点加减乘除运算；逻辑运算主要有逻辑与、逻辑或、逻辑异或和逻辑非操作。
ALU通常有两个数据输入端A和B，一个数据输出端Y 以及标志位等。
三、实验要求1、实验设计目标设计一个16位算术逻辑单元，满足以下要求。
（1）16位算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传送。
用3位运算操作码OP[2..0]进行运算，控制方式如下表所示。
(2)设立两个标志寄存器Z和C。
当复位信号reset为低电平时，将这两个标志寄存器清零。
当运算结束后，在时钟clk的上升沿改变标志寄存器Z和C的值。
运算结果改变标志寄存器C、Z的情况如下：加法、减法、加1、减1运算改变Z、C；与、或、非运算改变Z，C保不变；传送操作保持Z、C不变。
因此在运算结束Z、C需要两个D触发器保存。
(3)为了保存操作数A和B，设计两个16位寄存器A和B。
当寄存器选择信号sel=0时，如果允许写信号write=1.，则在诗中clk的上升沿将数据输入dinput送入A 寄存器；当寄存器选择信号sel=1时，如果允许写信号write=1.，则在诗中clk的上升沿将数据输入dinput送入B寄存器。
(4)算术逻辑单元用一个设计实体完成。
2.顶层设计实体的引脚要求（1）clk对应试验台上的时钟（单脉冲）。
（2）reset对应实验台上的CPU复位信号CPU-RST。
（3）数据输入dinput对应试验台开关SD15~SD0。
（4）允许写信号write对应试验台开关SA5.（5）OP[2..0]对应试验台开关SA2~SA0.（6）寄存器选择信号sel对应试验台开关SA4.（7）16为运算结果result对应实验台上的指示灯A15~A0.（8）Z、C标志位对应试验台上的Z、C指示灯。
二进制计算机采用的主要逻辑元件
主题：二进制计算机的主要逻辑元件一、概述二进制计算机是当今世界上最广泛使用的计算机系统。
它们采用二进制系统来表示和处理数据和指令。
在二进制计算机中，存在着一些主要的逻辑元件，它们在计算机的运行中起着至关重要的作用。
二、主要逻辑元件1. 逻辑门逻辑门是构成计算机的基本逻辑元件。
它们能够执行基本的逻辑运算，如与、或、非等。
常见的逻辑门有与门、或门、非门等。
在计算机中，逻辑门被组合成各种复杂的逻辑电路，用来实现各种功能。
2. 寄存器寄存器是一种用来存储数据的元件。
在计算机中，寄存器通常用来存储临时数据、位置区域或指令。
寄存器的大小通常是以位（bit）来表示的，如8位寄存器、16位寄存器等。
3. 存储器存储器是计算机中用来存储数据和指令的元件。
存储器分为内存和外存，内存通常指的是随机存取存储器（RAM），它用来存储正在运行的程序和数据；外存通常指的是磁盘或固态硬盘，它用来存储长期的数据和程序。
4. ALU（算术逻辑单元）ALU是计算机中用来执行算术和逻辑运算的部件。
它能够执行加、减、乘、除等算术运算，也能够执行与、或、非等逻辑运算。
5. 控制单元控制单元是计算机中用来控制指令执行顺序的部件。
它能够从存储器中取出指令，解码指令，并且控制各个部件的工作。
6. 时钟时钟是计算机中用来同步各个部件工作的部件。
它能够在一个固定的时间间隔内发出脉冲信号，使得各个部件按照统一的节拍工作。
7. 数据总线数据总线是计算机中用来传输数据的通道。
它能够同时传输多位数据，如8位、16位、32位等。
8. 位置区域总线位置区域总线是计算机中用来传输位置区域信息的通道。
它能够指示存储器中的特定位置。
9. 控制总线控制总线是计算机中用来传输控制信号的通道。
它能够传输各种控制信号，如读写信号、中断信号等。
三、总结二进制计算机中的主要逻辑元件包括逻辑门、寄存器、存储器、ALU、控制单元、时钟、数据总线、位置区域总线和控制总线。
它们共同构成了计算机的基本操作和功能。
第二章 浮点数的表达与运算
浮点数的表示与运算一、选择1、在规格化浮点数运算中，若浮点数为25×1.10101，其中尾数为补码表示，则该数需将尾数左移一位规格化2、浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数。
若阶码用移码，尾数用补码表示，则浮点数所能表示数的范围是-263 ~（1-2-8）×2633、某浮点机，采用规格化浮点数表示，阶码用移码表示（最高位代表符号位），尾数用原码表示。
下列哪个数的表示不是规格化浮点数？（B ）阶码尾数A.11111111,1.1000 (00)B.0011111,1.0111 (01)C.1000001,0.1111 (01)D.0111111,0.1000 (10)4、设浮点数阶的基数为8，尾数用模4补码表示。
试指出下列浮点数中哪个是规格化数？（C ）A.11.111000B.00.000111C.11.101010D.11.1111015、按照IEEE654标准规定的32位浮点数（41A4C000）16对应的十进制数是（ D ）A.4.59375B.-20.59375C.-4.59375D.20.593756、如果某单精度浮点数、某原码、某补码、某移码的32位机器数为0xF0000000。
这些数从大到小的顺序是移>补>原>浮7、假定采用IEEE754标准中的单精度浮点数格式表示一个数为45100000H，则该数的值是（+1.125）10×2118、设浮点数共12位。
其中阶码含1位阶符共4位，以2为底，补码表示：尾数含1位数符共8位，补码表示，规格化。
则该浮点数所能表示的最大正数是27-19、如果浮点数的尾数用补码表示，则下列（D ）中的尾数是规格化数形式。
A. 1.11000B. 0.01110C. 0.01010D.1.0001010、设浮点数的基数为4，尾数用原码表示，则以下（C ）是规格化的数。
A. 1.001101B.0.001101C.1.011011D.0.00001011、已知X=00.875×21，Y=0.625×22，设浮点数格式为阶符1位，阶码2位，数符1位，尾数3位，通过补码求出Z=X-Y 的二进制浮点数规格化结果是0111 01112、IEEE754标准中的舍入模式可以用于二进制数也可以用于十进制数，在采用舍入到最接近且可表示的值时，若要舍入两个有效数字形式，（12.5）D应该舍入为1213、下列关于舍入的说法，正确的是（E ）A.不仅仅只有浮点数需要舍入，定点数在运算时也可能要舍入B. 在浮点数舍入中，只有左规格化时可能要舍入C. 在浮点数舍入中，只有右规格化时可能要舍入二、综合应用题1、什么是浮点数的溢出？什么情况下发生上溢出？什么情况下发生下溢出？2、现有一计算机字长32位（D31~D0），数符位是第31位。
计算机组成原理教案(第二章)
为便于软件移植，按照 IEEE754 标准，32位浮点数和 64位浮点数的标准格式为
浮点数 符号位
小数点 （隐含的）
阶符采用隐含方式，即采用移码方式来表示正负指数。
将浮点数的指数真值e 变成阶码Ｅ 时，应将指数 e 加上 一个固定的偏移值127(01111111)，即 Ｅ＝e＋127.
不规格的例子：
2.1.5 校验码
最简单且应用广泛的检错码是采用一位校验位的奇校验或偶校验
设ｘ＝(ｘ0ｘ1…ｘn－1)是一个n位字,则奇校验位Ｃ定义为 C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
式中⊕代表按位加,表明只有当ｘ中包含有奇数个1时,才使C＝1, 即C＝0。
同理,偶校验位Ｃ定义为
C＝ｘ0⊕ｘ1⊕…⊕ｘn－1
即ｘ中包含偶数个1时,才使C＝0。
[例4]将十进制真值(－127,－1,0,＋1,＋127)列表表示成二进制数及原 码、反码、补码、移码值。
[例5]设机器字长16位,定点表示,尾数15位,数符1位,问： (1)定点原码整数表示时,最大正数是多少?最小负数是多少?
(2)定点原码小数表示时,最大正数是多少?最小负数是多少?;
(1)定点原码整数表示 最大正数值＝(215－1)10＝(＋32767)10 0 111 111 111 111 111
0.1011
1.0101
10.0000 0.0000
对定点整数,补码表示的定义是 [ｘ]补＝ {
ｘ
2n＞ｘ≥0 (mod 2n＋1)
2n+1+ｘ＝2n+1-|ｘ| 0≥ｘ≥－2n
3.反码表示法
我们比较定点小数反码与补码的公式 [ｘ]反＝(2－2－n)＋ｘ [ｘ]补＝2＋ｘ
[ｘ]补＝[ｘ]反＋2－n
计算机组成原理名词解释
计算机组成原理名词解释IMB standardization office【IMB 5AB- IMBK 08- IMB 2C】一、名词解释：（第一章的名称解释是考试的重点）1.主机：由CPU、存储器与I/O接口合在一起构成的处理系统称为主机。
：中央处理器，是计算机的核心部件，由运算器和控制器构成。
3.运算器：计算机中完成运算功能的部件，由ALU和寄存器构成。
：算术逻辑运算单元，负责执行各种算术运算和逻辑运算。
5.外围设备：计算机的输入输出设备，包括输入设备，输出设备和外存储设备。
6.数据：编码形式的各种信息，在计算机中作为程序的操作对象。
7.指令：是一种经过编码的操作命令，它指定需要进行的操作，支配计算机中的信息传递以及主机与输入输出设备之间的信息传递，是构成计算机软件的基本元素。
8.透明：在计算机中，从某个角度看不到的特性称该特性是透明的。
9.位：计算机中的一个二进制数据代码，计算机中数据的最小表示单位。
10.字：数据运算和存储的单位，其位数取决于具体的计算机。
11.字节：衡量数据量以及存储容量的基本单位。
1字节等于8位二进制信息。
12.字长：一个数据字中包含的位数，反应了计算机并行计算的能力。
一般为8位、16位、32位或64位。
13.地址：给主存器中不同的存储位置指定的一个二进制编号。
14.存储器：计算机中存储程序和数据的部件，分为内存和外存。
15.总线：计算机中连接功能单元的公共线路，是一束信号线的集合，包括数据总线。
地址总线和控制总线。
16.硬件：由物理元器件构成的系统，计算机硬件是一个能够执行指令的设备。
17.软件：由程序构成的系统，分为系统软件和应用软件。
18.兼容：计算机部件的通用性。
19.软件兼容：一个计算机系统上的软件能在另一个计算机系统上运行，并得到相同的结果，则称这两个计算机系统是软件兼容的。
20.程序：完成某种功能的指令序列。
21.寄存器：是运算器中若干个临时存放数据的部件，由触发器构成，用于存储最频繁使用的数据。
运算器
运算器的逻辑操作可将两个数据按位进行与、或、异或，以及将一个数据的各位求非。有的运算器还能进行 二值代码的16种逻辑操作。
运算器是计算机中处理数据的功能部件。对数据处理主要包括数据的算术运算和逻辑数据的逻辑操作。因此, 实现对数据的算术与逻辑运算是运算器的核心功能。
基本理论
数据 操作
运算方法 结构
运算器运算器的处理对象是数据，所以数据长度和计算机数据表示方法，对运算器的性能影响极大。70年代 微处理器常以1个、4个、8个、16个二进制位作为处理数据的基本单位。大多数通用计算机则以16、32、64位作 为运算器处理数据的长度。能对一个数据的所有位同时进行处理的运算器称为并行运算器。如果一次只处理一位， 则称为串行运算器。有的运算器一次可处理几位 （通常为6或8位），一个完整的数据分成若干段进行计算，称 为串/并行运算器。运算器往往只处理一种长度的数据。有的也能处理几种不同长度的数据，如半字长运算、双倍 字长运算、四倍字长运算等。有的数据长度可以在运算过程中指定，称为变字长运算。
Babbage的蒸汽动力计算机虽然最终没有完成，以今天的标准看也是非常原始的，然而，它勾画出现代通用 计算机的基本功能部分，在概念上是一个突破。
在接下来的若干年中，许多工程师在另一些方面取得了重要的进步，美国人Herman Hollerith（18601929），根据提花织布机的原理发明了穿孔片计算机，并带入商业领域建立公司。
实现运算器的操作，特别是四则运算，必须选择合理的运算方法。它直接影响运算器的性能，也关系到运算 器的结构和成本。另外，在进行数值计算时，结果的有效数位可能较长，必须截取一定的有效数位，由此而产生 最低有效数位的舍入问题。选用的舍入规则也影响到计算结果的精确度。在选择计算机的数的表示方式时，应当 全面考虑以下几个因素：要表示的数的类型（小数、整数、实数和复数）：决定表示方式，可能遇到的数值范围： 确定存储、处理能力。数值精确度：处理能力相关；数据存储和处理所需要的硬件代价：造价高低。
微机原理与接口技术第二章习题解答
微机原理与接口技术（楼顺天第二版）习题解答第2章8086CPU的结构与功能2.1答：微处理器内部结构由四部分组成：（1）算术逻辑运算单元ALU :完成所有的运算操作；（2）工作寄存器：暂存寻址信息和计算过程中的中间结果；（3）控制器：完成指令的读入、寄存和译码，并产生控制信号序列使ALU完成指定操作；（4 ）1/0控制逻辑：处理I/O操作。
2.2答：微处理器级总线有三类：（1 ）数据总线：传送信息；（2）地址总线：传送地址码；（3 ）控制总线传送控制信号。
2.3答：地址码只能由CPU生成。
而数据需要在CPU和存储器之间传输。
2.4答：8086CPU对存储器按20位地址编址，从00000H~FFFFFH ；I0端口按16位编址，从0000H~FFFFH。
为独立编址方式。
统一编址优点为存储器与I/O端口访问指令一致，寻址方式多，缺点是I/O端口地址占用了一定范围的存储器地址；独立编址的优点是存储器与I/O端口有各自的地址，缺点是需要有专门的指令，使得指令系统复杂。
2.5 8086CPU按内部功能可分为BIU和EU两部分。
BIU主要完成取指令、存储数据操作；EU的功能是执行指令规定的操作。
EU和BIU可以独立、并行执行，但相互之间会有协作。
当指令队列中还没有指令时，EU处于等待状态，当EU执行指令需要访问存储器或I/O端口时，BIU应尽快完成存取数据的操作。
2.6答：8086CPU内部有14个16位寄存器，其中8个通用寄存器（4数据寄存器AX、BX、CX、DX，4地址指针/变址寄存器SI、DI、SP、BP），4个段寄存器（CS、DS、ES、SS）, 2个控制寄存器（指令指针IP,微处理器状态字PSW）。
应该注意的是：可以在指令中用作为地址指针的寄存器有：SI、DI、BP和BX ;在微处理器状态字PSW中，一共设定了9个标志位，其中6个标志位用于反映ALU前一次操作的结果状态（CF，PF，AF，ZF，SF，OF ），另3个标志位用于控制CPU操作（DF，IF，TF ）。
第二章：逻辑运算与ALU
第二章逻辑运算与ALU2. 1 逻辑运算1 逻辑非逻辑非也称求反。
对某数进行逻辑非运算，就是按位求它的反，常用变量上方加一横来表示。
一位二进制数的逻辑非运算规则为：设一个数x表示成：x = x0 x1x2 (x)n对x的逻辑非，则有：z = z0 z1z2… zn【例】ｘ1＝01001011,ｘ2＝11110000,求ｘ1，ｘ2的逻辑非[解:]逻辑非ｘ1＝10110100逻辑非ｘ2＝000011112 逻辑或对两个数进行逻辑或，就是按位求它们的“或”，所以逻辑或又称逻辑加，常用记号“V“或“+”来表示。
一位二进制数的逻辑加运算规则为：x = x0 x1x2…x ny = y0 y1y2…y n若xⅤy = z0 z1 z2 …z n则z i= x iⅤy i (i = 0，1，2，…，n) 【例】ｘ＝10100001,ｙ＝10011011, 求ｘ∨ｙ。
1 0 1 0 0 0 0 1 ｘ∨ 1 0 0 1 1 0 1 1 ｙ1 0 1 1 1 0 1 1 ｚ即ｘ∨ｙ＝ 101110113 逻辑与对两数进行逻辑与，就是按位求它们的“与”，所以逻辑与又称逻辑乘，常用记号“∧”或“·”来表示。
一位二进制数的逻辑乘规则为：x = x0 x1x2…x ny = y0 y1y2…y n则z i= x i∧y i (i = 0，1，2，…n)【例】ｘ＝10111001,ｙ＝11110011,求x∧ｙ。
1 0 1 1 1 0 0 1 ｘ∧ 1 1 1 1 0 0 1 1 ｙ1 0 1 1 0 0 0 1 ｚ即ｘ∧ｙ＝ 101100014 逻辑异或对两数进行逻辑异或就是按位求它们的模2和，所以逻辑异或又称按位加，常用记号“”来表示。
一位二进制数的逻辑异或运算规则为：x = x0x1x2…x ny = y0y1y2…y n若ｘ和ｙ的逻辑异为ｚ：ｘ⊕ｙ＝ｚ＝ｚ0ｚ1ｚ2…ｚn则ｚi＝ｘi⊕ｙi, (i＝0,1,2,…,n) 【例】ｘ＝10101011,ｙ＝11001100,求ｘ⊕ｙ。
微机原理与接口技术(第三版)课本习题答案
第二章 8086体系结构与80x86CPU1．8086CPU由哪两部分构成它们的主要功能是什么答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成，其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处8086CPU内部的并行操作体现在哪里答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。
5．简述8086系统中物理地址的形成过程。
8086系统中的物理地址最多有多少个逻辑地址呢答：8086系统中的物理地址是由20根地址总线形成的。
8086系统采用分段并附以地址偏移量办法形成20位的物理地址。
采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。
通过一个20位的地址加法器将这两个地址相加形成物理地址。
具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。
由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。
算术运算单元ALU的设计 实现几种基本功能
算术运算单元ALU的设计设计要求：（1）设计4位ALU，可实现8种算术逻辑运算。
a.进行两个四位二进制数的运算。
b.算术运算：A+B,A-B,A+1,A-1c.逻辑运算：A and B,A or B,A not, A xor B（2）4位输入A3—A0、B3---B0用开关设置输入。
（3）8种算术逻辑运算通过3位功能选择开关选择某一种功能。
（4）运算结果用两个数码管显示和2个发光管显示（有一个显示进借位、有一个显示溢出）。
系统框图：设计结构：设计分为输入控制模块、输出选择模块、加减运算模块及逻辑运算模块等部分。
在输入控制部分，利用锁存器，使A和B信号通过脉冲控制同时送入运算电路。
在输出控制模块，选择需要输出的显示信号。
加减运算电路实现加减运算功能。
逻辑运算电路实现逻辑运算功能。
输入控制加减运算加减输出显示输出选择控制逻辑电路逻辑显示（总电路图）功能的实现原理：该电路是是实现四种算术运算和四种逻辑运算功能的算术运算单元电路。
主要是由算术运算模块、逻辑运算模块、输入控制模块和输出控制模块几部分组成。
通过时序输入控制实现信号A,B同时送入到运算电路中进行运算，这样能解决非时序信号先后输入进行运算时产生的错误。
信号送入运算单元后，逻辑运算和算术运算是同时进行的，只是在不同的模块中进行的而已。
而四种算术运算则是通过控制端来进行先后选择运算的。
在输出时只显示一种功能则是通过5片74LS244（三态门芯片）和一些门电路通过控制信号f3,f2,f1置不同的数进行控制的选择输出的，数码显示管显示的算术运算的结果，小灯泡则是用来显示逻辑运算的结果。
f3f2f1置数111、000、001、010、011、100、101、110分别控制的输出显示是A+B,A-B,A与B,A或B,A异或B，非A，A+1，A-1.运算结果是同时被送出的，当f3f2f1被置某一个数时，对应的芯片244的使能端有效，那么相应的功能就被出去显示。
计算机硬件技术基础(第2版) 习题答案 耿增民 孙思云 第2章习题答案
第二章习题答案1．名词解释CPU：中央处理器，是计算机的核心部件，由运算器、控制器和寄存器组构成。
执行单元：执行单元EU是程序中各条指令执行的核心，完成指令译码、运算及其他操作的执行。
执行单元EU从总线接口单元BIU的指令队列缓冲器中取出指令，由EU控制器的指令译码器译码产生响应的操作控制信号送给各部件。
执行单元EU对操作数进行算术运算和逻辑运算，并将运算结果的状态特征保存到标志（状态）寄存器FR（Flags Register）中。
EU 执行单元由算术逻辑单元（ALU）、标志寄存器、通用寄存器组和操作控制器电路等部件组成。
总线接口单元：总线接口单元BIU是CPU在内存和各种I/O接口之间的连接部件，负责CPU 与存储器、I/O端口传送数据，核心功能是控制系统总线。
BIU通过系统总线从内存中提取指令送到指令队列缓冲器中。
CPU执行指令时，总线接口单元要配合EU从指定的内存单元或外设端口中取数据，将数据传送给EU或把EU的操作结果传送到指定的内存单元或外设端口中。
或者把执行部件的操作结果传送到指定的内存单元或外设端口中。
总线接口单元BIU地址加法器、段寄存器、指令队列缓冲器和总线控制电路等部件组成。
指令系统：指令是微处理器执行某种操作的命令，微处理器全部指令的集合称为指令系统。
流水线技术：微处理器的流水线（pipeline）技术是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术。
乱序执行：乱序执行（out-of-orderexecution，也可称为错序执行），是指CPU允许将多条指令不按程序规定的顺序分开发送给各相应电路单元处理的技术。
分支预测：分支预测（Branch Prediction）是指在指令结果出来之前，能够预测到指令是否产生分支转移。
MMX技术：MMX是Multi-media Extension的缩写，中文为多媒体扩展指令集。
MMX是Intel 公司为增强CPU 在音像、图形和通信应用方面而采取的技术，MMX技术是继Intel386(TM)处理器（将体系结构扩展至32位）之后对Intel体系结构的最重要的加强。
微机原理第2章 习题答案
第2章习题参考答案18086CPU由哪两部分构成它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU，Execution Unit)和总线接口部件(BIU，Bus Interface Unit)。
指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU控制器等4个部件组成。
其主要功能是执行指令。
总线接口部件(BIU)主要由地址加法器、专用寄存器组、指令队列和总线控制电路等4个部件组成。
其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I/O端口读取操作数参加EU运算或存放运算结果等。
2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成。
按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。
从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。
8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取并送到指令队列。
3. 8086CPU中有哪些寄存器？各有什么用途？答：CPU有14个内部寄存器，可分为3大类：通用寄存器、控制寄存器和段寄存器。
通用寄存器是一种面向寄存器的体系结构，操作数可以直接存放在这些寄存器中，既可减少访问存储器的次数，又可缩短程序的长度，提高了数据处理速度，占用内存空间少。
指令执行部件（EU）设有8个通用寄存器：AX：累加器，一般用来存放参加运算的数据和结果，在乘、除法运算、I/O操作、BCD数运算中有不可替代的作用BX：基址寄存器，除可作数据寄存器外，还可放内存的逻辑偏移地址CX：计数寄存器，既可作数据寄存器，又可在串指令和移位指令中作计数用DX：DX除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途源变址寄存器SI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据目标变址寄存器DI：多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在DS寄存器中，也可放数据基址指针BP：用于存放内存的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中堆栈指针SP：用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在SS寄存器中控制寄存器包括指令指针寄存器IP和标志寄存器FLAG：IP用来指示当前指令在代码段的偏移位置。
算术逻辑运算单元
多功能算术/逻辑运算单元(ALU) ,什么是多功能算术/逻辑运算单元(ALU)由一位全加器(FA)构成的行波进位加法器，它可以实现补码数的加法运算和减法运算。
但是这种加法/减法器存在两个问题：一是由于串行进位，它的运算时间很长。
假如加法器由n位全加器构成，每一位的进位延迟时间为20ns，那么最坏情况下，进位信号从最低位传递到最高位而最后输出稳定，至少需要n*2 0ns，这在高速计算中显然是不利的。
二是就行波进位加法器本身来说，它只能完成加法和减法两种操作而不能完成逻辑操作。
本节我们介绍的多功能算术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算的功能，而且具有先行进位逻辑，从而能实现高速运算。
1.基本思想一位全加器(FA)的逻辑表达式为F i＝A i⊕B i⊕C iC i＋1＝A i B i＋B i C i＋C i A i(2.35)我们将A i和B i先组合成由控制参数S0，S1，S2，S3控制的组合函数X i和Y i，然后再将Xi，Yi和下一位进位数通过全加器进行全加。
这样，不同的控制参数可以得到不同的组合函数，因而能够实现多种算术运算和逻辑运算。
图2.10ALU的逻辑结构原理框图因此，一位算术/逻辑运算单元的逻辑表达式为F i=X i⊕Y i⊕X n+iC n+i+1=X i Y i+Y i C n+i+C n+i X i上式中进位下标用n＋i代替原来以为全加器中的i，i代表集成在一片电路上的ALU的二进制位数。
对于4位一片的ALU，i＝0，1，2，3。
n代表若干片ALU组成更大字长的运算器时每片电路的进位输入，例如当4片组成16位字长的运算器时，n＝0，4，8，12。
2.逻辑表达式控制参数S0，S1，S2，S3分别控制输入A i 和B i ，产生Y和X的函数。
其中Y i是受S0，S1控制的A 和B i的组合函数，而X i是受S2，S3控制的A i和B i组合函数，其函数关系如表2.4所示。
实验二-算术逻辑单元实验
实验二算术逻辑单元（ALU）的设计与实现实验目的1．认识算术逻辑单元的功能及意义2．掌握算术逻辑单元的结构与实现3．进一步熟练Modelsim、Vivado软件和Verilog硬件描述语言的使用4．理解Digilent N4 DDR FPGA开发板上数码管显示原理实验原理1.ALU算术逻辑单元（Arithmetic/Logic Unit , ALU）是现代计算机的核心部件之一。
其内部由算术和逻辑操作部件组合而成，可以实现整数加、减等算术运算和与、或等逻辑运算。
一个典型的算术逻辑单元由两路N位输入、一路N位输出、一组功能选择信号和一些标志位（flag）组成。
两路N位输入数据作为参与运算的两个操作数，输入到ALU中，通过改变功能选择信号，控制ALU对两操作数进行不同的算术或逻辑运算操作，并将N位的结果输出，与结果一同输出的还有运算产生的标志位，例如运算结果为零的标记信号Z（zero）与运算结果溢出的标记信号O（over）、进位标志C（CY）、符号位S（SF）等，如图2-1所示。
图2- 1ALU模块示意图在本次实验中，我们把输入和输出的数据长度定为4位，数据输入命名为A、B，数据输出为F，功能控制信号输入为opcode，进位输入为C n，只产生结果为零的zero标志位。
功能控制信号opcode的定义如表2-1所示。
例如：opcode=0001，运算器实现加法运算。
2.数码管显示关于N4 DDR开发板上数码管的显示原理，参见前面的实验准备部分内容。
实验内容1.基础实验。
用实验调试软件验证ALU的功能，并操作分析、记录结果。
图2- 2 ALU虚拟实验示意图（1）运算功能和控制信号①输入输出对于的开关指示灯分配如下：输入信号A:SW(4-7) B:SW(3-0) Cn:SW8 opcode:SW(12-9)输出信号F：LD(12-15) 标志位S :LD(3) Z LD(2) O: LD(1) C: LD(0)②各种运算对应的控制信号及功能，如下表。
实验2运算器ALU实验
实验2 运算器ALU实验运算器ALU是CPU的主要部件，数据处理的中心。
ALU可以实现算术加减运算和逻辑“与”、“或”、“非”运算，本实验设计8位ALU，为完成8为ALU，我们从1位全加器设计开始，经1位加法器，4位加法器，4位加减法器，到4位算术逻辑运算器ALU；再由4位ALU到8位ALU。
2.1 1位加法器设计1位加法器是构成多位加法器的基础，通过1位加法器可以组成4位加法器，4位减法器。
因此，本实验首先从1位全加器开始。
2.1.1 实验题目1位全加器。
2.1.2 实验内容设计1位全加器，并通过输入波形图验证。
2.1.3 实验目的与要求通过本实验使学生进一步掌握电子电路的设计方法，熟悉CAD软件QuartusII的使用，掌握使用QuartusII仿真来验证电路设计正确性的方法。
2.1.4 实验步骤设置本实验的项目所在路径，命名项目的名称为1ALU，顶层文件的名称也自动命名为1ALU。
如在文件夹C:\eda\ALU下新建工程1ALU，如图2-1 新建工程1ALU所示。
图2-1 新建工程1ALU直接点击next，直到器件选择对话框，如图2-2所示。
这里根据最终使用的FPGA器件选择一种器件，如Cyclone下的EP1C3T144C8，如果不下载到FPGA上进行实验，选择哪一种器件都无所谓。
图2-2 实现器件选择指定设计、仿真和时序验证工具，如图2-3所示，点击next，完成工程建立。
图2-3 工具选择设计1位全加器FA1位全加器是指可以实现两个1位二进制数和低位进位的加法运算逻辑电路（半加器不包括低位进位C i-1）。
它依据的逻辑表达式是：进位C i=A i B i+A i C i-1+B i C i-1，和S i=A i⊕B i⊕C i-1（本算式推导过程可以在教材中找到）。
其中A i和B i是两个1位二进制数，C i代表向高位的进位，C i-1代表低位来的进位，S i代表本位和。
依据上述逻辑表达式，设计实现1位全加的电路图。
算术逻辑运算单元alu
算术逻辑运算单元alu
算术逻辑运算单元AUL是中央处理器（CPU）的执行单元，是所有中央处理器的核心组成部分，由“AndGate”（与门）和“OrGate”（或门）构成的算术逻辑单元，主要功能是进行二位元的算术运算，如加减乘（不包括整数除法）。
基本上，在所有现代CPU体系结构中，二进制都以补码的形式来表示。
算术逻辑运算单元ALU是进行整数运算的结构。
现阶段是用电路来实现，应用在电脑芯片中。
在计算机中，算术逻辑运算单元ALU是专门执行算术和逻辑运算的数字电路。
ALU是计算机中央处理器的最重要组成部分，甚至连最小的微处理器也包含ALU作计数功能。
在现代CPU和GPU处理器中已含有功能强大和复杂的ALU；一个单一的元件也可能含有ALU。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
当Ai=Bi ，则 Yi=0; 当Ai≠ Bi , 则 Yi=1
图2.9四位比较器
逻辑表达式？
2013年10月15日7时39分
9
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用 数码比较器
当Ai=Bi ，则 Yi=0; 当Ai≠ Bi , 则 Yi=1
5
第2章 算术逻辑运算单元(ALU）
内容提要
半加器
真值表，和逻辑表达式 真值表，和逻辑表达式，进位表达式 串行加法器 进位链表达式（进位产生函数、进位传递函数） 并行加法器
全加器
多位加法器
算术逻辑单元(ALU) 多位ALU
2013年10月15日7时39分
6
第2章 计算机的逻辑部件
4
存储程序工作方式与诺依曼机
冯· 诺依曼领导研制EDVAC（Electronic Discreate Variable Computer)机要点（1943~1946） 采用二进制代码表示数据和指令 采用5大部件 采用存储程序工作方式
事先编制程序 程序存储于计算机的存储器之中 计算机运行时自动取指、执行
图2.14四位超前进位加法器
2013年10月15日7时39分
18
4位超前进位加法器
2013年10月15日7时39分
19
2-1-4 算术逻辑单元
Fi
Ci
∑
Sn~0
…
Xi
ห้องสมุดไป่ตู้Yi
2013年10月15日7时39分
20
算 术 逻 辑 单 元
S3S2 00 01 10 11
Xi 1 Ai+Bi Ai+Bi Ai
2.1计算机中常用的组合逻辑电路 2.1.1三态电路
三态电路应用实例
图2.1三态反相门(1)的功能表及逻辑图
2013年10月15日7时39分
7
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用
1.异或门
图2.7异或门的功能表和逻辑图 逻辑表达式?
2013年10月15日7时39分
8
2.1计算机中常用的组合逻辑电 路
熟练掌握计算机系统的基本概念和基本原理 了解各主要部件硬件结构，相互作用和联系及其工作 原理 掌握指令系统
2
计算机系统的基本组成及层次结构
从功能角度分析
数据输入 存储 运算、处理（传送） 输出
体系结构-存储程序 （冯·诺依曼） 软件
状 态
运算器 数 据 存储器 地 址 命 令 结 果 命 令
算术逻辑 单元 (ALU)
多位ALU
2013年10月15日7时39分
12
2.1计算机中常用的组合逻辑电 路
2.1.3加法器—半加器
2013年10月15日7时39分
13
2.1计算机中常用的组合逻辑电 路
2.1.3加法器—全加器
Fn=Xn ⊕ Yn ⊕ Cn Cn=XnYn+(Xn+Yn)Cn-1
2013年10月15日7时39分 14
21
S1S0
00 01 10 11
Yi Ai AiBi Ai Bi 0
2013年10月15日7时39分
S3S2
00 01 10 11
Xi
1 Ai+/Bi Ai+Bi Ai
S1S0
00 01 10 11
Yi
Ai AiBi Ai/ Bi 0
2013年10月15日7时39分
22
+ +
+
+
2013年10月15日7时39分
2013年10月15日7时39分
31
2.1.6数据选择器-2
8选1数据选择器
2013年10月15日7时39分
32
2.2时序逻辑电路
2.2.1触发器 1. 电位触发方式触发器
图2.23 锁存器
2. 边沿触发方式触发器
图2.24 D触发器
2013年10月15日7时39分
33
4位ALU
多位ALU
2013年10月15日7时39分
28
2.1.5译码器-1
2输入4输出译码器
2013年10月15日7时39分
29
2.1.5译码器-2
两块3输入变量译码器扩展成4输入译码器
D=0,Y0~Y7 D=1,Y8~y15
2013年10月15日7时39分
30
2.1.6数据选择器-1
双4通道选1数据选择器
2013年10月15日7时39分
26
由4位ALU构成的16位ALU
SN74182
2013年10月15日7时39分
27
第2章 小结
半加器 全加器 多位加法器 算术逻辑单 元
一位ALU
真值表
真值表
串行进位
并行进位 逻辑表达式 逻辑表达式（和， 进位）
•进位表达式（进位产生 函数G、进位传递函数P) •多位进位表达式
23
SN74181 4位ALU内部结构图
2013年10月15日7时39分
24
SN74181 4位ALU外观图
2013年10月15日7时39分
25
由4位ALU构成的16位ALU
C1 = G1 + P1C0 C2 = G2 + P2C1 = G2 + P2(G1 + P1C0 ) = G2+P2G1+P2P1C0
图2.9四位比较器
2013年10月15日7时39分
10
2.1计算机中常用的组合逻辑电 路
2.1.2异或门及其应用 奇偶检测电路
图2.10八位奇偶检测电路
2013年10月15日7时39分
11
上一讲小结
半加器 • 真值表，和 逻辑表达式
全加器 • 真值表，和 逻辑表达式， 进位表达式
多位加法器
• 串行加法器 • 进位链表达式 （进位产生函 数、进位传递 函数） • 并行加法器
程 序 请 求
输入设备
命 令
输出设备
命 令 请 求
组成
控制器
语言支持 资源管理 应用软件
3
计算机系统的基本组成及层次结构
从硬件组成角度来分析 硬件组成层次结构
数字逻辑层 微体系结构层
功能部件 具体组成、运行原理、连接、协同
指令系统层
从软件组成角度来分析 操作系统层 汇编语言层 高级语言（算法语言）层 应用层
串行加法器和并行加法器
移位寄存器
速度慢，在ALU中很少采用
2013年10月15日7时39分
15
移位寄存器
Q2
Q1
CP D
2013年10月15日7时39分
16
2.1.3加法器—4位全加器
C2=X2Y2+(X2+Y2)C1
2013年10月15日7时39分
17
2.1.3加法器--4位超前进位加法 器
第一章 小结
课程简介 冯.诺依曼体系结构
采用5大部件 采用程序、数据存储 采用2进制 硬件~总线结构 软件系统
计算机层次结构
性能指标
2013年10月15日7时39分
1
第一章 小结
课程简介
计算机组成原理：计算机的结构、组成及实现 地位：承上启下 OS 接口 体系结构 性质：重要的专业基础课 组成原理 任务：建立对计算机系统的整机概念 数字逻辑电路 要求：