触发器同步练习
20.RS触发器练习
一、判断题1.仅具有保持和翻转功能的触发器是RS触发器。
（）2.基本的RS触发器具有“空翻”现象。
（）3.为了使时钟控制的RS触发器的次态为1，RS的取值应为RS=01。
（）4.同步RS触发器只有在CP信号到来后，才依据R、S信号的变化来改变输的状态。
（）5.触发器能够存储一位二值信号。
（）6.触发器与门电路一样，输出状态仅取决于触发器的即时输入情况。
（）7.时钟脉冲的主要作用是使触发器的输出状态稳定。
（）8.主从触发器电路中，主触发器和从触发器输出状态的翻转是同时进行的。
（）9.组合逻辑电路的基本单元是门电路。
（）二、选择题1.或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
A.置位B.复位C.不变2.基本RS触发器74LS279的输入信号是（）有效。
A.低电平B.高电平C.保持不变3.同步RS触发器电路中，触发脉冲消失后，其输出状态（）。
A.保持状态B.状态会翻转C.置1D.置04.触发器引入时钟脉冲的目的是（）。
A.改变输出状态B.改变输出状态的时刻受时钟脉冲的控制C.改变输入状态5.仅具有置“0”和置“1”功能的触发器是（）。
A.基本RS触发器B.同步RS触发器C.D触发器D.JK触发器6.仅具有保持和翻转功能的触发器是（）。
A.JK触发器B.T触发器C.D触发器D.Tˊ触发器7.触发器由门电路构成，但它与门电路功能不同，主要特点是（）。
A.具有翻转功能B.具有保持功能C.具有记忆功能D.具有置“0”功能8.与非门构成的基本RS触发器的约束条件是（）。
A.S+R=0B.S+R=1C.SR=0D.SR=19.按触发器触发方式的不同，双稳态触发器可分为（）。
A.高电平触发和低电平触发B.上升沿触发和下降沿触发C.电平触发或边沿触发D.输入触发或时钟触发10.按逻辑功能的不同，双稳态触发器可分为（）。
A.RS、JK、D、T等B.主从型和维持阻塞型C.TTL型和MOS型D.上述均包括三、填空题1.RS触发器按结构不同可分为无时钟输入端的基本RS触发器和有时钟输入端的触发器。
数电触发器习题
数电触发器习题触发器是数字电路中常用的重要元件，用于存储和处理信息。
在数字电路的设计与实现中，经常需要使用触发器来完成不同的任务。
以下是一些关于数电触发器的习题，旨在帮助读者加深对触发器的理解和应用。
问题一：D触发器的真值表和特性方程D触发器是最简单的触发器之一，其输入信号为D（数据输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出D触发器的真值表。
D Clk Q Q’0 0 Q(n) Q’(n)0 1 0 11 0 Q(n) Q’(n)1 1 1 02.根据真值表，写出D触发器的特性方程。
Q(n+1) = D + Q(n) * Clk’Q’(n+1) = D’ + Q’ * Clk’问题二：JK触发器的真值表和特性方程JK触发器是一种可以实现各种功能的多功能触发器，其输入信号为J（置位输入）、K（复位输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.给出JK触发器的真值表。
J K Clk Q Q’0 0 0 Q(n) Q’(n)0 0 1 Q(n) Q’(n)0 1 0 0 10 1 1 0 11 0 0 1 01 0 1 1 01 1 0 \* \*1 1 1 \* \*注：*代表不确定状态。
2.根据真值表，写出JK触发器的特性方程。
Q(n+1) = (J * Q’(n)’)’ * (K’ * Q(n))’Q’(n+1) = (J’ * Q(n))’ * (K * Q’(n)’)’问题三：T触发器的状态转换图和特性方程T触发器是一种特殊的JK触发器，其输入信号为T（切换输入）和Clk（时钟输入），输出信号为Q（输出）和Q’（输出的补）。
请完成以下任务：1.绘制T触发器的状态转换图。
T触发器状态转换图注：图中S0、S1、S2、S3分别表示T触发器的四种状态。
2.根据状态转换图，写出T触发器的特性方程。
Q(n+1) = T * Q’(n)’ + T’ * Q(n)Q’(n+1) = T’ * Q’(n)’ + T * Q(n)问题四：D触发器与JK触发器的状态表达式转换已知D触发器和JK触发器的状态表达式分别为：D触发器：Q(n+1) = D + Q(n) * Clk’JK触发器：Q(n+1) = (J * Q’(n)’)’ * (K’ *Q(n))’请完成以下任务：将D触发器的状态表达式转换为JK触发器的状态表达式。
第4章 习题作业
练习题
【题4.1】如图4-34所示为由或非门构成的基本SR触发器 及输入信号的波形，请画出Q和Q'端的波形。
输入信号1有效
2
SD=RD=1 Q=Q’ =0
【题4.2】如图4-35所示为由与非门构成的基本SR触发器 输入信号的波形，请画出Q和Q'端的波形。
输入信号0有效
3
SD’ =RD’=0 Q=Q’ =1
1
2
3
4
5
5
【题4.9】如图4-42给出了边沿触发的JK触发器的逻辑符号图 （上升沿触发）及CLK、J、K端的波形，请画出Q 和Q'端的波形。设触发器初始状态为Q=0。
1 2 3 4
5
6
【题4.10】如图4-43给出了边沿触发的D触发器的逻辑符号图 （上升沿触发）及CLK、D端的波形，请画出Q和Q' 端的波形。设触发器初始状态为Q=0。
第4章 触发器习题
练习
作业 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001 0110 1110
0111 0010 0110 0001 0110 1110 0011 0010 0011 0000 0011 0000 0011 0110 0011 0100 实验 0011 0001 0011 0110 0100 1000 0111 0101 0110 0001 0110 1110 0110 0111 0110 0001
16
Q
（10）Q*=TQ'+ T'Q= (Q')Q' +(Q')'Q=1 （置1、下降沿）
Q
触发器及时序逻辑电路【课堂练习】
触发器及时序逻辑电路课堂练习一、填空题1．触发器具有 个稳定状态，在输入信号消失后，它能保持 不变。
2.”与非”门构成的基本RS 触发器，输入端是 和 ；输出端是 和 ，将 称为触发器的“0”状态， 称为触发器的“1”状态。
3.”与非”门构成的基本RS 触发器D R =1，, D S =0 时．其输出状态为 。
4．触发器电路中，D S 端、D R 端可以根据需要预先将触发器 ，而不受 的同步控制。
5．同步RS 触发器状态的 与 同步。
6.在时钟脉冲的控制下，JK 触发器根据输入信号J 、K 的不同情况，具有 、 、 和 功能。
7.在时钟脉冲下，JK 触发器输入端J=0，K=1时，触发器状态为 ；J=1、K=1时，触发器状态随CP 脉冲的到来而 。
8.在时钟脉冲的控制下，D 触发器具有 的功能。
9.在CP 脉冲到来后，D 触发器的状态与其 的状态相同。
10.在时钟脉冲控制下T 触发器具有 、 功能。
11.T 触发器受T 端输入信号控制，T= 时，不计数；T= 时计数，因此，它是一种可控的计数器。
12.寄存器是一种用来暂时存放 数码的数字逻辑部件，主要由 构成。
13.寄存器中，一个触发器可以存放 位二进制代码，要存放N 位二进制代码，就要有 个触发器。
14.寄存器分为 和 。
15.移位寄存器分为___________和_________。
二、单项选择题1.JK 触发器不具备（ ）功能。
A 置0B 置1C 计数D 模拟2. JK触发器的特征方程为（）A Q1+n=J Q n+K Q nB .Q1+n=J Q n+K Q nC Q1+n=J Q n+K Q nD .Q1+n= J Q n+K Q n3.当（）时，触发器翻转，每来一个CP脉冲，触发器的状态都要改变一次。
A J=0，K=0B J=0，K=1C J=1，K=0D J=1，K=14.（）触发器是JK触发器在J≠K条件下的特殊情况的电路。
A.DB. TC.RS5.（）触发器是JK触发器在J=K条件下的特殊情况的电路。
《触发器》练习题
《触发器》练习题一、填空题1、数字电路可分为________________电路和________________电路。
2、触发器具有_________个稳定状态，在输入信号消失后，它能保持______________不变，即这种电路具有______________功能。
3、在CP脉冲作用下，根据输入信号J、K的不同组合状态，凡具有_____________、_____________、_____________和_____________功能的电路称为JK触发器。
４、同步RS触发器状态的改变与________________信号同步。
５、主从触发器是一种能防止_______________现象的实用触发器。
６、时序逻辑电路与组合逻辑电路的最大区别在于____________________________。
二、选择题1、为了提高抗干扰能力，触发脉冲宽度_________。
A、越宽越好B、越窄越好C、随意2、触发器电路如图1所示，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQTC1Q Q _CP=1ATC1QQ_CP(1)(2)3、触发器电路如图2所示，当A=1时，其次态方程为_________。
A、Q n+1=1B、Q n+1=0C、Q n+1= Q nD、Q n+1=nQ4、要求JK触发器状态由0→1，其激励输入端JK应为____________。
A、JK=0⨯B、JK=1⨯C、JK=⨯0D、JK=⨯15、为了使同步RS触发器的次态为1，RS的取值应为___________。
A、RS=00B、RS=01C、RS=10D、RS=116、仅具有置0、置1功能的触发器称为__________。
A、JK触发器B、基本RS触发器C、D触发器7、仅具有翻转功能的触发器称为__________。
A、JK触发器B、T触发器C、D触发器D、T‘触发器8、基本RS触发器电路中，触发脉冲消失后，其输出状态__________。
触发器练习
触发器练习（一）1、画出图题5-1所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-12、画出图题5-2所示的RS 触发器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-23、画出图题5-3所示的同步RS 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RS RQQ....CLKS RCLK...图题5-34、画出图题5-4所示的同步D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1DDQQ....CLKDCLK..图题5-45、若在图5-5电路中的CP 、S 、R 输入端，加入如图4.27所示波形的信号，试画出其 Q 和Q端波形，设初态Q =0。
SRCP触发器练习（二）1、画出图题5-6所示的同步JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJKCLK ......C11J 1K..图题5-62、画出图题5-6所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK的波形如图所示。
（设Q 初始状态为0）C11D D QQ....CLKDCLK...D QQ....CLKDCLK...C11D （1）（2）3、画出图题5-7所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-74、画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-85、试画出图题5-9所示T 触发器输出Q 端的波形，输入端CLK 的波形如图所示。
第一轮复习13--触发器测试题
A 1B DC 、 0D Q n第一轮复习13--触发器电路测试题 姓名一、单项选择题(每题2分；共32分1、下图所示由与非门构成的基本 RS 触发器，当S 为高电平输入，R 也为高电平输入，则Q Q 状态是 ----------------------------------------A Q= 0、Q = 1B 、Q 不变、Q 不变C Q=1、Q = 0D Q 不定、Q 不定2、 同步RS 触发器，当S= 0、R= 1时，CP 脉冲作用后，触发器处于 ------- (A 、原状态B 、0状态C 、1状态D 状态不确定3、 触发器与组合逻辑电路比较 -------------------------- (A 、两者都有记忆能力B 只有组合逻辑电路有记忆功能C 只有触发器具有记忆能力D 两者都没有记忆能力4、 同步触发器根据输入信号，发生翻转是在钟脉冲 CP 的 ------------- (A 、低电平期间B 、高电平期间C 、上升沿时刻D 下降沿时刻5、 主从RS 触发器产生翻转是在时钟脉冲的 --------------------------------- () A 、高电平期间 B 、低电平期间 C 、上升沿时刻 D 、下降沿时刻6、 抗干扰能力较差的触发方式是 ----------------------------------------- () A 、同步触发 B 、上升沿触发 C 、下降沿触发 D 主从触发7、 关于 JK 触发器的错误表述是 ----------------------------------------- () A 、对于输入信号没有制约条件 B 、不允许J 、K 同时为1C 允许J 、K 同时为1D 、允许J 、K 同时为08、 对于J-K 触发器，输入J=0，K=1, CP 脉冲作用后，触发器状态应为 ——()A 、0B 、1C 、0、1均可D 、状态不定9、 仅具有置0、置1功能的触发器是 ---------------------- ()A JK 触发器B 、RS 触发器C 、D 触发器 D 、T 触发器10、 仅具有“保持”、“翻转”功能的触发器是 ---------------- ()A JK 触发器B 、T 触发器C 、D 触发器 D 、基本RS 触发器11、 主从JK 触发器，在触发脉冲作用下，若 JK 同时接地，触发器实现的功能是()A 、保持B 置0C 置1D 翻转12、为将JK 触发器连接为D 触发器，图126所示电路的虚线框应为 --------- () A 、与门 B 或门 C 非门 D 、异或门13、D 触发器在CP 脉冲作用下,Qn+1= ---------------------------14、如下图所示由A DC RSkJK 触发器组成的逻辑电路具有与哪种触发器相同的逻辑功能三、分析与作图题(每题6分；共18分)1、分析下图所示电路的功能，列出真值表。
第5章-触发器自测练习与习题
第5章触发器5.1 RS触发器自测练习1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=18．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1（c）SR=0 （d）SR=19．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或10．触发器的输出状态是指（）。
（a） Q （b）Q答案：1．c 2．c 3．e4．e 5．A 6．b7．b 8．c 9．b10．a5.2 D触发器自测练习1．要使电平触发D触发器置1，必须使D=（）、CP=（）。
2．要使边沿触发D触发器直接置1，只要使S D＝（）、R D＝（）即可。
3．对于电平触发的D触发器或D锁存器，（）情况下Q输出总是等于D输入。
4．对于边沿触发的D触发器，下面（）是正确的。
（a）输出状态的改变发生在时钟脉冲的边沿（b）要进入的状态取决于D输入（c）输出跟随每一个时钟脉冲的输入（d）（a）（b）和（c）5．“空翻”是指（）。
触发器练习题
1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态， Qn 为原状态
学完本章应掌握以下问题：
1. 触发器的输出随输入如何变化？
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化？
上升沿触发还是下降沿触发？ 3. 触发器的初始状态如何设定？
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器，若输入波形如下，试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能，说明它是什么类型的触发
器，画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下，试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形，（触发器原态为 0）
CP J K
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
数电-触发器练习题
参考答案
反馈
分析提示
触发器在结构上由门构成，且引入正反馈维持 2个稳定的输 出状态。
第
18
页
数字电子技术
第 4 章 触发器
填空题
2、双稳态触发器有两个基本性质，一是
。
，二是
参考答案
有两个稳定状态 根据不同的输入信号置1或置0状态
分析提示
触发器用正反馈维持 2个稳定的输出状态0和1；在外部输入 信号作用下可置于1状态或 0状态。
分析提示
触发器有4种触发方式 ：电位触发、上升沿（正边沿或 维持
阻塞）触发、下降沿（负边沿 ）触发。
第
25
页
数字电子技术
第 4 章 触发器 、
填空题
9、钟控RS触发器的特性方程为：Q n+1 =
（约束条件）。该特征方程反映了在CP作用下，钟控RS触发器次态Q n+1
和输入R、S及初态Q n之间的逻辑关系，同时也给出了触发器的约束条件。
×
维持阻塞D触发器 ×
分析提示
基本RS触发器 ，没有对输入信号起作用时刻进行控制的时钟 脉冲CP信号，输入信号直接控制输出状态。
第
6
页
数字电子技术
第 4 章 触发器
单项选择题 ( )。
6、使触发器的状态变化分两步完成的触发方式是 A C 主从触发方式
√ ×
B D
边沿触发方式
×
电位触发方式
维持阻塞触发方式×
与非门构成的 基本RS触发器
第
4
页
数字电子技术
第 4 章 触发器
单项选择题
4、用与非门构成的基本RS触发器，当输入信号 S = 0、R = 1 时，其逻辑功能为 ( )。 A C 置 1 保 持
触发器原理练习题
触发器原理练习题触发器是数字电路中常用的一种元件，用于存储和控制信号的状态。
它的原理基于稳态电路和时序逻辑的特性。
了解和熟练掌握触发器的原理对于数字电路的设计和工作原理的理解非常重要。
下面，我们来通过一些练习题来巩固对触发器原理的理解。
1. SR 触发器是最简单的一种触发器，用 S 和 R 两个输入控制其状态。
当 S 和 R 输入同时为 0 时，保持状态不变；当 S 和 R 输入都为 1 时，触发器进入非稳态，输出无法确定。
请说明 SR 触发器的输出在这种情况下会如何变化。
2. D 触发器是一种带有时钟输入的触发器，它的输出 D(t) 取决于输入 D 和时钟信号 CLK 的状态。
在给定的时钟上升沿或下降沿时，输入信号 D 的值会被保存在触发器中。
请问在每个时钟周期内，D 触发器的输出是什么？3. JK 触发器是随后发展出的一种触发器，它在 SR 触发器的基础上进行了改进。
JK 触发器有 J、K 输入和时钟 CLK 输入，它的输出 Q(t)取决于 J、K 和时钟信号的状态。
当 J 和 K 输入同时为 0 时，触发器保持原来的状态；当 J 和 K 输入同时为 1 时，触发器状态取反。
请问 JK 触发器的输出在这两种情况下会如何变化？4. T 触发器是一种特殊的 JK 触发器，它只有一个输入 T 和时钟CLK 输入。
当 T 输入为 0 时，触发器保持原来的状态；当 T 输入为 1 时，触发器状态取反。
请问 T 触发器的输出在这两种情况下会如何变化？通过以上的练习题，我们可以进一步加深对触发器原理的理解。
触发器在数字电路中起着非常重要的作用，可用于存储数据、控制时序逻辑以及实现计数器等功能。
因此，对于设计者来说，熟练掌握触发器的原理和性质，对于设计和优化数字电路至关重要。
除了触发器的基本原理外，还可以进一步学习其它类型的触发器，如带有异步复位功能的 SR 触发器、带有预置功能的 JK 触发器等等。
同时，也可以深入学习触发器的时序特性以及它们在计算机体系结构和数字信号处理中的应用。
触发器练习题
一、判断题1、用逻辑门构成的各种触发器均属于电平异步时序逻辑电路（）2、RS、JK、D和T四种触发器中，唯有RS触发器存在输入信号的约束条件（）3、与非门的输入端加有低电平时，其输出端恒为高电平。
（）4、数字电路可以分为组合逻辑电路和时序逻辑电路两大类。
（）5、时序逻辑电路中存在反馈，其输出不仅取决于当时的输入，还与电路的上一个状态有关。
（）6、组合逻辑电路的输出只与当时的输入有关，与电路的上一个状态无关，没有记忆功能。
（）7、触发器是时序逻辑电路的基本单元。
（）8、时序逻辑电路由组合逻辑电路和存储电路构成。
（）9、触发器的反转条件是由触发输入与时钟脉冲共同决定的。
（）10、组合逻辑电路任何时刻的输出不仅与该时刻的输入状态有关，还与先前的输出状态有关。
（）11、译码器、比较器属于组合逻辑电路。
12、数字电路可分为组合逻辑电路和时序逻辑电路。
13、全加器是实现两个1位二进制数相加并考虑低位进位的逻辑电路。
14、实现同一逻辑功能的逻辑电路可以不同15、译码是编码的逆过程。
16、寻找组合逻辑电路输入输出关系表达式的过程和方法,是组合逻辑电路的设计过程.17、公式化简法有时不容易判断结果是否最简.18、实现同一逻辑功能的电路是唯一的.19、加法器可以有并行进位加法器.20、七段显示译码器有共阳极和共阴极显示器两种接法.21、一个班级有80个学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求22、高电平有效的显示译码器可驱动共阴极接法的数码管23、低电平有效的显示译码器可驱动共阳极接法的数码管24、高电平有效的显示译码器可驱动共阳极接法的数码管25、低电平有效的显示译码器可驱动共阴极接法的数码管26、同一CP控制各触发器的计数器称为异步计数器（）27、各触发器的信号来源不同的计数器称为同步计数器（）28、1个触发器可以存放2个二进制数（）29、D触发器只有时钟脉冲上升沿有效的品种。
触发器同步练习
同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息，1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+nQ。
9．试填写如表5.8所示的RS触发器特性表中的1+n10．边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下，逻辑功能的不同，常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象，又无一次变化问题的常用集成触发器有和两种。
14.维持－阻塞D触发器是在CP 触发，其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病，但存在有问题。
16.同步式时钟触发器是高电平触发方式，它存在 毛病。
17.主从型触发器的一次变化问题是指在CP ＝1期间，主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19．把JK 触发器转换为T ‘触发器的方法是 。
20．把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题1.主从JK 触发器是（ ）。
①．在CP 上升沿触发 ②．在CP 下降沿触发③．在CP ＝1的稳态下触发 ④．与CP 无关的2.已知RS 是或非门构成的基本RS 触发器的输入端，则约束条件为（ ）。
①．RS ＝0 ②．R ＋S ＝1③．RS ＝1 ④．R ＋S ＝03.已知R 、S 是2个与非门构成的基本RS 触发器输入端，则约束条件为（ ）。
①．R ＋S ＝1 ②．R ＋S ＝0③．RS ＝1 ④．RS ＝04.若JK 触发器的原状态为0，欲在CP 作用后仍保持为0状态，则激励函数JK 的值应是（ ）。
①．J ＝1，K ＝1 ②．J ＝0，K ＝0③．J ＝0，K ＝d ④．J ＝d ，K ＝d5．下列电路中，只有（ ）不能实现nn Q Q =+16.T 触发器特性方程（ ）。
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一，用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案，希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中，属于触发器的是：A. 与门B. 或门C. 与非门D. RS触发器答案：D. RS触发器2. 考虑一个JK触发器，当J=0，K=1时，该触发器的状态为：A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案：A. 高电平保持3. D触发器的特点是：A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案：C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案：22. JK触发器的J和K输入不能同时为____。
答案：13. RS触发器的输入是由_____实现的。
答案：两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件，可以存储一个比特位。
它受到控制信号的作用，根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端，可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一，具有两个控制端R和S，可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器，只具有一个输入端D，用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化，常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器，具有两个控制端J和K。
当J和K均为1时，JK触发器的输出状态取决于前一状态，可以实现状态的保持、置位和复位等功能。
第五章触发器练习题
第五章触发器一、填空题1、触发器具有个稳定状态，它可存储位二进制信息。
若要存储8位二进制信息时，需要个触发器。
2、触发器有两个互补输出端Q 和Q ，当0,1Q Q ==时，触发器处于状态；当1,0Q Q ==时，触发器处于状态；可见，触发器的状态是指端的状态。
3、同步RS 触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为。
4、D 触发器的次态由时钟脉冲CP 上升沿到达时刻D 的状态决定，所以它是。
5、边沿JK 触发器的次态由时钟脉冲CP 下降沿到达时刻输入信号决定。
6、在基本RS 触发器暗中，输入端D R 或D R 能使触发器处于状态，输入端D S 或D S 能使触发器处于状态。
7、同步RS 触发器状态的改变是与信号同步的。
8、同步D 触发器的特性方程为。
9、在CP 脉冲和输入信号作用下，JK 触发器能够具有、、和的逻辑功能。
10、在CP 脉冲有效期间，D 触发器的次态方程1n Q+=,JK 触发器的次态方程1n Q +=。
11、对于JK 触发器，当CP 脉冲有效期间，若0J K ==时，触发器状态；若J K =时，触发器或；若1J K ==时，触发器状态。
12、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。
13、对于JK 触发器，若J K =，则可完成触发器的逻辑功能。
14、将D 触发器的D 端与Q 端直接相连时，D 触发器可转换成触发器。
15、触发器具有稳定状态，其输出状态由触发器的和状态决定。
16、基本RS 触发器有、、三种可使用的功能，对于由与非门组成的基本RS 触发器，在1,0==D D R S 时，触发器；在1,1==D D R S 时，触发器；在0,1==D D R S 时，触发器；不允许时0,0==D D R S 存在，排除这种情况出现的约束条件是。
17、触发器的特性方程是用以表示与、之间关系的方程式。
18、边沿JK 触发器具有、、、功能，其特性方程为。
触发器同步练习
同步练习一、填空题1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息，1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+nQ。
9．试填写如表5.8所示的RS触发器特性表中的1+n10．边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下，逻辑功能的不同，常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象，又无一次变化问题的常用集成触发器有和两种。
14.维持－阻塞D触发器是在CP 触发，其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病，但存在有问题。
16.同步式时钟触发器是高电平触发方式，它存在 毛病。
17.主从型触发器的一次变化问题是指在CP ＝1期间，主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19．把JK 触发器转换为T ‘触发器的方法是 。
20．把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题1.主从JK 触发器是（ ）。
①．在CP 上升沿触发 ②．在CP 下降沿触发③．在CP ＝1的稳态下触发 ④．与CP 无关的2.已知RS 是或非门构成的基本RS 触发器的输入端，则约束条件为（ ）。
①．RS ＝0 ②．R ＋S ＝1③．RS ＝1 ④．R ＋S ＝03.已知R 、S 是2个与非门构成的基本RS 触发器输入端，则约束条件为（ ）。
①．R ＋S ＝1 ②．R ＋S ＝0③．RS ＝1 ④．RS ＝04.若JK 触发器的原状态为0，欲在CP 作用后仍保持为0状态，则激励函数JK 的值应是（ ）。
①．J ＝1，K ＝1 ②．J ＝0，K ＝0③．J ＝0，K ＝d ④．J ＝d ，K ＝d5．下列电路中，只有（ ）不能实现nn Q Q =+16.T 触发器特性方程（ ）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
同步练习
一、填空题
1.具有两个稳定状态并能接收、保持和输出送来的信号的电路叫。
2.1级触发器可以记忆二进制信息，1位二进制信息有2种状态。
3.主从结构的触发器主要用来解决。
4.集成触发器有、和3种结构。
5.触发器功能的表示方法有、、和。
6.主从结构的JK触发器存在。
7.由与非门构成的基本RS触发器约束条件是。
Q。
8.试填写如表5.7所示的JK触发器特性表中的1+n
Q。
9．试填写如表5.8所示的RS触发器特性表中的1+n
10．边沿JK触发器解决了主从JK触发器的问题。
11.根据在CP控制下，逻辑功能的不同，常把时钟触发器分为、、、和5种类型。
12.JK触发器的特性方程为。
13.既克服了空翻现象，又无一次变化问题的常用集成触发器有和
两种。
14.维持－阻塞D触发器是在CP 触发，其特性方程为。
15.主从JK触发器克服了钟控电平触发器的毛病，但存在有
问题。
16.同步式时钟触发器是高电平触发方式，它存在 毛病。
17.主从型触发器的一次变化问题是指在CP ＝1期间，主触发器可能且仅能 而带来的问题。
18.N 级触发器可以记忆 种不同的状态。
19．把JK 触发器转换为T ‘触发器的方法是 。
20．把D 触发器转换为T ‘触发器的方法是 。
二、单向选择题
1.主从JK 触发器是（ ）。
①．在CP 上升沿触发 ②．在CP 下降沿触发
③．在CP ＝1的稳态下触发 ④．与CP 无关的
2.已知RS 是或非门构成的基本RS 触发器的输入端，则约束条件为（ ）。
①．RS ＝0 ②．R ＋S ＝1
③．RS ＝1 ④．R ＋S ＝0
3.已知R 、S 是2个与非门构成的基本RS 触发器输入端，则约束条件为（ ）。
①．R ＋S ＝1 ②．R ＋S ＝0
③．RS ＝1 ④．RS ＝0
4.若JK 触发器的原状态为0，欲在CP 作用后仍保持为0状态，则激励函数JK 的值应是（ ）。
①．J ＝1，K ＝1 ②．J ＝0，K ＝0
③．J ＝0，K ＝d ④．J ＝d ，K ＝d
5．下列电路中，只有（ ）不能实现n
n Q Q =+1
6.T 触发器特性方程（ ）。
①．n n n Q T TQ Q +=+1 ②．n n Q T Q =+1 ③．n n n Q T Q T Q +=+1 ④．n n Q T Q
=+1 7.如下各触发器电路中，能实现A Q Q n n +=+1功能的电路是（ ）。
8.维持－阻塞D 触发器是（ ）
①．下降沿触发 ②．上升沿触发
③．高电平触发 ④．低电平触发
9．用8级触发器可以记忆（ ）种不同的状态。
①．8 ②．16
③．128 ④．256
10．存在约束条件的触发器是（ ）。
①．基本RS 触发器 ②．D 锁存器
③．JK 触发器 ④．D 触发器
11.存在一次变化问题的触发器是（ ）。
①．基本RS 触发器 ②．D 锁存器
③．主从JK 触发器 ④．边沿JK 触发器
12.当集成维持－阻塞D 型触发器的异步置0端0 D R 时，则触发器的次态（ ）。
①．与CP 和D 有关 ②．与CP 和D 无关
③．只与CP 有关 ④．只与D 有关
三、应用题
1. 触发器电路的逻辑符号如图所示，输入波形如图所示，其中FF1是由与非门构成的
基本RS 触发器，FF2是由或非门构成的基本RS 触发器，根据A 、B 输入波形画出,,,,2211Q Q Q Q 的输出波形。
设触发器初态无为0。
A B
2. 电路及输入波形如下图所示，其中1FF 是D 触发器，2FF 是维持-阻塞D 触发器，根据CP 和D 的输入波形画出1Q 和2Q 的输出波形；设触发器的初态均为0。
（注：触发器Flip-Flop,简称FF ）
3.电路及输入波形如图5.16所示，其中FF1是主从JK 触发器，FF2是边沿JK 触发器，根据CP 和JK 的输入波形画出1Q 和2Q 的输出波形。
设触发器的初态均为0。
4. 电路及输入波形如图
5.17所示，其中FF1维持－阻塞D 触发器，FF2是边沿JK 触发器，根据CP 和AB 的输入波形画出1Q 和2Q 的输出波形。
设触发器的初态均为0。