一种基于FPGA的真随机数发生器设计与实现

合集下载

基于 FPGA 一种真随机数生成器的设计和实现

基于 FPGA 一种真随机数生成器的设计和实现吴飞;李艳萍【摘要】Aiming at the application of random number in secure communication , we design and implement a new FPGA-based true random number generator ( TRNG) in this paper .It takes the metastability of RS flip-flop as the random source to reduce the phase shift of clock signal and minimises the process differences of internal components so as to guarantee the randomness of output sequence .The outputs of multi-triggers are conducted the XOR operations and are added the post-processing module for enhancing the quality of random sequences and increasing the entropy per bit .This design has been implemented on Xilinx Spartan 3 XC3S400 platform, the random sequence generated can pass the NIST test , and all the indexes meet the design requirements .The true random number generator consists of common logic unites only, it can be quickly transplanted into ASIC design and shorten the development cycle .%针对随机数在保密通信中的应用，设计并实现一种基于FPGA的真随机数生成器，将RS触发器的亚稳态作为随机源，减小时钟信号的相位偏移，最小化内部元件的工艺差异，从而保证输出序列的随机性，对多个触发器的输出进行异或操作并且加入后处理模块来提高随机序列的质量和增加每比特的熵。

一种基于FPGA的真随机数发生器设计与实现 (1)

好。但是如果振荡器的数目太多，会消耗过多的硬件资源，功耗也过大。因此，不宜通过单纯地增加振荡器数目的方法提高随机序列的性能。定性分析如下：将序列的每位看作是一个随机的二进制变量Ｘ，定义ｂ是序列的偏置。即
ｂ＝ｌＰ（Ｘ＝１）一ｌ／２１＝ＩＰ（Ｘ＝０）一１，２Ｉ（２）
测试。检验随机序列的性能。ＤＩＥＨＡＲＤ测试是由１６项测试组成的用来度量随机数发生器性能的一组统计学测试，它由ＧｅｏｒｇｅＭ躺羽ｉａ开发并于１９９５年首次发布。ＤＩＥＨＡＲＤ的测试结果叫做Ｐ－ｖＭｕｅ。它由方程Ｐ－ｖａｌｕｅ＝Ｆｉ（Ｘ）计算得到，其中Ｅ试图建立样本Ｘ在Ｏ和ｌ间服从均匀分布的分布函数。因为Ｅ是渐进逼近的，它在尾部的近似效果变差．所以数值接近Ｏ或１的Ｐ＿ｖａｌｕｅ在真随机序列中极少出现。当被测序列随机性能很差时。会有很多Ｐ－ｖａｌｕｅ的值是精确到小数点后数位的Ｏ或者１．例如．
ＴＲＮＧ的设计
１．１相位漂移与抖动由于受到电路中噪声的影响，数字电路中时钟信号的周期在每个不同的周期上可能缩短或者加长。这就是时钟抖动。抖动可以用许多方法来衡量和表征．它是一个均值为零的随机变量。振荡器起振时刻的差异和电路元件的工艺偏差，使得振荡器间存在相位漂移。因此抖动信号和相位漂移适合在数字电路中作为ＴＲＮＧ的随机源。１．２亚稳态锁存器是有逻辑‘ｌ’和‘０’两个稳定状态的双稳态器件。但是在特殊情况下其可能进入亚稳态［４１。此时它的输出是介
真随机数发生器（ＴＲＮＧ）在统计学、信息安全等领域有着广泛的应用。在这些领域中。不仅要求数据序列分布均匀、彼此独立．而且要求其具有不可预测性．能够抵御针对随机性的攻击。Ｂ．Ｓｕｎａｒ。Ｗ．Ｊ．Ｍａｒｔｉｎ和Ｄ．Ｒ．Ｓｔｉｎｓｏｎ提出【”，真随机数发生器的性能受３个因素的影响：熵源（ＥｎｔｒｏｐｙＳｏｕｒｃｅ），采集方式（ＨａｒｖｅｓｔｉｎｇＭｅｃｈａｎｉｓｍ）和后续处理（Ｐｏｓｔ— Ｐｒｏｃｅｓｓｉｎｇ）。在电路系统中最常见的三种真随机数产生方法为田：１）直接放大法：放大电路中的电阻热噪声等物理噪声。通过比较器进行比较后获得随机数序列；２）振荡采样法：用带有抖动的慢振荡器通过Ｄ触发器采样一个周期固定的快振荡器，输出随机序列；３）离散时间混沌法：利用混沌电路不可预测以及对初始条件敏感的依赖性的特点产生随机序列。基于模拟电路的结构，熵源的统计分布更加理想，且熵源噪声不随采样周期的变化而改变；基于数字电路的结构，集成度高。便于在ＦＰＧＡ等通用可编程平台上实现，但熵源的统计特性与模拟电路相比不够理想１３１。本文尝试了一种用纯数字电路实现的ＴＲＮＧ结构，且不收稿日期：２０１１—０２—２４

一种基于FPGA的真随机数发生芯片设计

电路进而完成芯片设计，利用ＦＰＧＡ芯片资源，
用ＦＰＧＡ构建片上真随机数发生器典型的随机源主要有２种：一种是利用ＦＰＧＡ的逻辑门构建高速数字电路振荡器；另一种是利用模拟ＰＬＬ（锁相环）电路发生的数字时钟信号上面的抖动构建随机量．对比这２种方法，前者的方法较为简单，但是对芯片电路性能要求很高，电路功耗很大，芯片寿命很短．而基于模拟ＰＬＬ（锁相环）电路的方法Ｊ，
ｈｔｔｐ：／／ｘｂ．ｓｚｐｔ．ｅｄｕ．ｃｎ一３一
在多路扰动器线当中，一共有４个控制位．每个控制位可以控制选择一条延迟线或者是一条导线进行扰动，利用ＦＰＧＡ中的ＣＭＯＳ传输门来实现两路选择的效果．４个控制位的延迟线按照２作为延迟的权值，第一个延迟线延迟为１个时间单位，第二个延迟线的延迟为２个时间单位，第三个延迟线的延迟为４个时间单位，第四个延迟线的延迟为８个时间单位．这样，随着４个控制
中接口模块负责和外部电路通信，给芯片提供系统
构建随机数发生电路是一种很好的实现真随机数
发生芯片的方案Ｌ４Ｊ．
真随机数的发生必须依赖物理过程，在电路中真随机数的发生也必须依赖电路中具有随机特性的一些物理过程，利用电路中的结构，典型的片上真随机数的发生方法有３类Ｉ５Ｊ，包括直接放大法、振荡采样法和离散时间混沌法．由于ＦＰＧＡ芯片内部的资源为数字电路结构以及少量和数字

基于FPGA的伪随机序列发生器设计方案

基于FPGA的伪随机序列发生器设计方案1基本概念与应用1)1FSR：线性反馈移位寄存器(1inear feedbackshiftregister,1FSR)是指给定前一状态的输出，将该输出的线性的薮再用作输入的移位寄存器。

异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，再对寄存器中的各比特进行整体移位。

1FSR产生的两种形式为伽罗瓦(Ga1ois)和斐波那契(FibonaCCi)两种形式。

也有成为外部(Ex隹rna1)执行方式和内部(Interna1)执行方式。

(1)伽罗瓦方式(Interna1)X0X4X17! ! TepCount ,-Θ□□EF-Γ>4300000000Θ{3B0-*~*DaiaFtowW>)∙ι.x4.χ“(Ga1oisImp1ementation)Ga1ois方式特征数据的方向从左至右，反馈线路是从右至左。

其中XCo项(本原多项式里面的T'这一项)作为起始项。

按照本原多项式的指示确定异或门(XOR)在移位寄存器电路上的位置。

如上图所示XM。

因此Ga1ois方式也有人称作线内或模类型(M-型)1FSRo(2)斐波那契方式(Externa1)TapCountB*0;E3t3-⅛QEHIH30GHZHHDGIFSHpcivncrTMrig(M)-X14.X,>♦X n»1(Fibonacciimp1ementation)从图中我们可以看到Fibonacci方式的数学流向和反馈形式是恰好跟Ga1ois方式相反的，按照本原多项式，其中XCO这一项作为最后一项，这里需要一个XOR∏,将本原多项式中所给的taps来设定它的异或方式。

因此Fibonacci方式也被叫做线外或者简型(S-型)1FSR。

2)本原多项式本原多项式是近世代数中的一个概念，是唯一分解整环上满足所有系数的最大公因数为1的多项式。

本原多项式不等于零，与本原多项式相伴的多项式仍为本原多项式。

随机数发生器设计原理及实现

随机数发⽣器设计原理及实现随机数发⽣器设计原理及实现作者：不赖猴内核编程和密码学群：20264887随机数是密码学算法的基础，是现代加密体系中最重要的部分之⼀。

⼏乎所有的密码学算法都需要使⽤随机数。

那么是否真的存在真正的随机数呢？这个问题已经讨论了很多年，我们这⾥就不论述了，我们只需要知道量⼦⼒学已经证明在现实世界中随机数是真实存在的。

什么是随机数发⽣器？定义：⼀个随机数发⽣器就是⼀个产⽣数据流的设备，数据流中的每⼀位都是不可预测，偶然的。

但是从⼀定长度的数据流来看，它⼜符合某种分布。

从定义上看，随机数发⽣器具备以下三个属性：i.看起来具备随机性。

ii.不可预测性。

iii.不能被可靠的重复产⽣。

⼤多数编译器都已嵌⼊了随机数⽣成器，但是这些随机数发⽣器对密码来说⼏乎肯定是不安全的，甚⾄他们中的⼤部分产⽣的是⾮常差的随机数。

通常应⽤中对随机数有两个不同的并且不⼀定相容的要求：随机程度和不可预测程度。

随机程度：通常在产⽣的⼀系列声称是随机的数值时，我们关⼼的是这些数值在某种统计意义上是随机的。

即均匀分布和独⽴性。

不可预测程度：对于“真正的”随机序列，每个数与序列中的其他数都是统计独⽴的，因此不可预测。

然⽽，实际上我们很少能使⽤到真正的随机数；相反我们⽤到的都是由某种算法⽣成的。

这个时候，我们得防⽌攻击者从序列前边的元素预测出将来的元素。

随机数发⽣器的分类。

⼀般来说，随机数发⽣器有三种，它们分别是真随机数发⽣器(TRNG，True Random Number Generator)、伪随机数发⽣器(PRNG，Pseudo Random Number Generator)和密码学安全随机数发⽣器(CSPRNG，Cryptographically Secure Pseudo Random Number Generator)。

i.TRNG⽣成的是真正的随机数，但是真正的随机数的来源难以得到。

物理的噪声发⽣器，⽐如离⼦辐射事件的脉冲检测器、⽓体放电管和带泄露的电容，是⼀个可能的来源。

基于FPGA的高速高斯随机数发生器

基于FPGA的高速高斯随机数发生器基于FPGA的高速高斯随机数发生器陆兴平，许拔（国防科学技术大学电子科学与工程学院湖南长沙410073）摘要：设计了一个基于FPGA的高速、高性能的高斯随机数发生器。

首先简要介绍了以前的一些算法并指出其不足之处。

然后阐明了本文的算法：对均匀随机数进行高效的变换以生成非常接近高斯分布的随机数，再依据中心极限定理把两个上述随机数相加得到高斯随机数。

算法所需的运算只有RAM的读操作与乘法、加法运算。

分析了算法的性能并与其他算法做了对比，证明了本文算法的高效性。

最后给出了FPGA实现的系统结构，并分析了所需的硬件资源。

关键词：正态分布；随机数发生器；FPGA；RAMHighspeed Gaussian Random Number Generator Impl emented with FPGALU Xingping，XU Ba(College of Electronic Science and Engineering, National University of DefenseTechnology, Changsha, 410073, China)Abstract：A highspeed gaussian random number generator implemented with FPGA is pr esented in this paper Several algorithms are briefly introduced and their sh ortcomings are pointed out Then algorithm is presented: firstly,uniformly distributed random numbers are effectively transformed to "GaussianLike" numbers,secondly,based on central limit theorem,each two of such "Gau ssianLike"numbers are added together to generate a gaussian sample A ll the operations needed are addition,multiplication and RAM reading The perfo rmance of the generator is excellent compared with others Finally the system s tructure in FPGA is givenKeywords：norm distribution;random number generator;FPGA;RAM高速地产生高斯随机数在仿真领域具有重要意义。

基于FPGA的快速均匀分布随机数发生器_宋克俭

图1随机数产生序列fig1randomnumbersequence图2随机数分布情况fig2randomnumberdistributing由以上模拟的试验数据可以看出本文采用的由乘同余法来产生前p55个数然后再由lagfibonaicc序列来变换产生后面的数利用乘同余法来解决了lagfibonaicc序列前个数的选取问题同时利用lagfibonaicc序列的高速长周期高维均匀性解决了乘同余法的周期短强相关等缺点获得了质量更佳的均匀随机数
随机数是数列中每个数的出现都是偶然的 , 且与该数列内的其他数无关 , 每个数落入任何给定的范围都有一个确定的概率 . 按随机数的分布情况可分为平均( 均匀) 分布随机数、指数分布随机数、正态分布随机数、二项分布随机数、Possion 分布随机数等 , 其中以均匀随机数最为重要是产生其它分布随机数的基础[ 1] . 随机数广泛应用于信息论、控制论、排队论、可靠性理论及人工智能等领域 . 随机数的产生方法可分为软件法和硬件法两种. 在软件法中种子( seed) 的选取一般通过系统时钟来获取 , 同一时刻的种子相同 , 这就使得软件法中的随机序列存在很大的相关性 , 且利用软件进行复杂的数学计算存在速度慢的问题 , 限制了该方法的使用 ; 在硬件法中 , 种子可以通过硬件噪声或者随机频率来获取 , 实现了真正的种子随机 , 同时将算法固化在 ASIC 中来进行计算提高了运算速度 , 该方法被广泛的用于对随机数产生速度要求较高的领域 , 如控制、游戏等领域 . 但是传统 ASIC 电路开发周期长、开发成本高等缺点阻碍了硬件随机数发生器的发展 . 近年来随着 FPGA 技术的发展[ 2] , FPGA 的低功耗、高可靠性、在线可编程性、可重构性、开发周期短、开发费用低廉等特性使得利用硬件快速实现随机数发生

一种基于FPGA的真随机数发生器设计与实现

ＫｅｒｓｔｅａｄｍｎｍｅｎｒｔｒｏｃｌｉｎｒｇｐａｅｄｉｎｔｒｍｅｓｂｌｙＦＧｙｗｏｄ：ｒｎｏｕｂｒｅｅｏ；ｓｉａｏｎ；ｈｓｒａｄｊｔ；ｔｔｉｔ；ＰＡｕｒｇａｌｔｉｔｆｉｅａａｉ
ｏｃｌｔｒｈｒｅｍｉｔｄｏｆｅ — ｕｓｉｌｏｓｔａｔａｅｐｒｔｅｔｒｅｒｎ．ＡｔＳＩｅｐｏｎ．ｔｅｆｅ —ｕｉｓｉｌｔｒｌｃｒｅｏａＯＴｉｔｈｒｅｒｎｎｎｇｏｃｌａｏｓａｅ￣ｃｄｔｍａｃｓａｅｖａａｌｔｈｔｔｓｉ
发周期。
关键词：真随机数发生器；振荡环；相位漂移与抖动；亚稳态；ＦＧＡＰ
中图分类号：Ｎ８Ｔ７２
文献标识码：Ａ
文章编号：１７ — ２６２ｌ）００７ — ４６４６３（０１１— １６０
张聪．于忠臣
（京工业大学北京市嵌入式系统重点实验室，北京１０１４北０２）
摘要：设计并实现了一种基于ＦＧ的真随机数发生器．用一对振荡环路之间的相位漂移和抖动以及亚稳态作为ＰＡ利
ｐｒｍｅｅ，ｓｃｓｔｅｎｍｂｒｏｓｉａｏｓａｄｓｍｐｉｇｆｑｅｃｒｅｄｓｕｓｄＴｅｒｓｌｏＥＨＡＲＤｓｉｅｔａａｔｒｕｈａｈｕｅｆｏｃｌｔｒｎａｌｒｕｎｙ，ａｉｓｅ．ｈｅｕｔｆＤＩｓｌｎｅｃｕｔｔｓｓｅｆｒｒｎｏｌｅ８ｉｄｃｔｓｔａｈｅｆｒｎｅｏｈａｄｍｓｑｅｃｆｔｅＴ０ａｄｎｎｓｎｉａｅｌｔｔｅｐｒｍａｃｆｔｅｒｎｏｅｕｎｅｏｈＲＮＧｅｓｔｅｒｑｉｍｅｔｉｃｅｌｏｍｅｔｅｕｒｈｅｎ．ＳｎｅｔｈＴＮＧｎｙｕｅｏＲｏｌｓｓｃｍｍｏｏｉｎｔｓｔｃｎｂｕｃｌｒｎｐａｔｄｔｈＩｅｉｄｓｏｔｎｔｅｄｖｌｐｎｎｌｇｃｕｉ．ｉａｅｑｉｋｙｔｓｌｎｅｏｔｅＡＳＣｄｓｅａｎｎｇａｈｒｈｅｅｏｍｅｔｅｃｃｅｙｌ．

基于FPGA的简易智能函数发生器设计

1.2 EDA 技术的设计方案
1.2.1 EDA 技术设计信号发生器的流程
函数信号发生器的设计流程, 如图 1 所示。信号发生器功能的设计是基于美国 A ltera 公司提供的 FPGA 的开发集成环境 QuartusII 软件经过设计输入编辑、编译网表提取、数据库建立、逻辑综
合、逻辑分割、适配、延时网表提
0);
BEGபைடு நூலகம்N
IF
REST='0'
THEN
TMP:=(OTHERS=>'1');
ELSIF CLK'EVENT AND CLK='1' THEN
IF TMP="00000000" THEN
TMP:=(OTHERS=>'1');
ELSE
TMP:=TMP-1;
END IF;
END IF;
Q<=TMP;
TMP:=(OTHERS=>'1');A:='1'; ELSE
TMP:=TMP+1; END IF; ELSE IF TMP="00000001" TMP:=(OTHERS=>'0');A:='0'; ELSE TMP:=TMP-1; END IF; END IF; END IF; Q<=TMP; END PROCESS; END DELTA_ARC;
1.2.2 函数波形和智能选择模块的设计
在利用 VHDL 的硬件设计方法中, 经过了 3 个层次对信号发生器的硬件设计。第一层行为描述 , 就是对整个系统的数学模型的描述 , 把系统分成几个具体的模块, 采用 VHDL 语言生成所需的基本模块。递增斜波的设计: 采用 0 ～ 255 循环加法计数器实现。设计思路是:reset 是复位信号 , 要首先考虑。tm p 是引进的一个中间变量。通过赋值给输出值。clk 是时钟信号 , 当复位信号有效时 , 输出为 `0' , 输出最小值设为 “ 0”, 最大值设为“255” , 从 “0” 开始 , 当时钟检测到有上升沿的时, 输出就会呈现递增的趋势 , 加 “1”。元件如图 3 所示

一种基于FPGA的真随机数发生芯片设计

一种基于FPGA的真随机数发生芯片设计
余菲;赵杰
【期刊名称】《深圳职业技术学院学报》
【年(卷),期】2013(12)5
【摘要】为了解决电子系统对随机数越来越高的要求,利用FPGA芯片,结合PLL 技术和组合逻辑竞争冒险的原理,设计并实现了一款真随机发生芯片.由于避免使用震荡采样的方法,实验研究证明随机数发生器具有良好的随机特性及均匀性,芯片的功耗和寿命都得到了大幅提高.芯片利用门控时钟技术和可变频率的方法,降低了功耗,经过理论分析和仿真,该芯片达到了理想的随机性效果,有良好的应用价值.【总页数】4页(P3-6)
【作者】余菲;赵杰
【作者单位】深圳职业技术学院电子与通信工程学院,广东深圳518055;深圳职业技术学院电子与通信工程学院,广东深圳518055
【正文语种】中文
【中图分类】TN791
【相关文献】
1.一种基于FPGA的真随机数发生器设计与实现 [J], 张聪;于忠臣
2.一种基于FPGA实现的真随机数发生器 [J], 张润捷
3.基于 FPGA 一种真随机数生成器的设计和实现 [J], 吴飞;李艳萍
4.基于混沌系统的真随机数发生器芯片设计和实现 [J], 张亮;戎蒙恬;诸悦;吕永其
5.一种基于比较器共模模式的真随机数发生器设计方案 [J], 李桢;汪鹏君;程旭;李刚;张会红
因版权原因，仅展示原文概要，查看原文内容请购买。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

ｆｏｒ
ｒｓ．ｎｄｏｍｅｓ８
ｉｎｄｉｃａｔｅｓｔｈａｔ
ｔｈｅｐｅｒｆｏｒｍａｎｃｅｏｆｔｈｅｒａｎｄｏｍｓｅｑｕｅｎｃｅｏｆｔｈｅＴＲＮＧｍｅｅｔｓｔｈｅｒｅｑｕｉｒｅｍｅｎｔ．Ｓｉｎｃｅｔｈｅ
ｃａｎ
ＴＲＮＧｏｎｌｙｃｙｃｌｅ．
ＵｓｅＳｃｏｍｍｏｎｌｏｇｉｃｕｎｉｔｅｓ，ｉｔ
ｌｉｎｅａｒｆｅｅｄｂａｃｋｏｆｔｈｅ
ｒｅｇｉｓｔｅｒ（ＬＦＳＲ）ｉｓｕｓｅｄ
ａｓｐｏｓｔ－ｐｒｅｃｅｓｓｉｎＫＩｎｔｈｅ
ｔｅｓｔｓ
ｏｌｌ
ｌｐｌａｔｆｏｒｍ，ｔｈｅ
ｅ如ｃｔｓ
ｄｅｓｉｇｎ
ｔｅｓｔｓ
ｐａｒａｍｅｔｅｒｓ。ｓｕｃｈａｓｔｈｅｎｕｍｂｅｒｏｆｏｓｃｉｌｌａｔｏｒｓａｎｄｓａｍｐｌｉｎｇｆｒｅｑｕｅｎｃｙ，ａｒｅｄｉｓｃｕｓｓｅｄ．ＴｈｅｒｅｓｕｌｔｏｆＤＩＥＨＡＲＤｓｕｉｔｅ
ｂｅｑｕｉｃｋｌｙｔｒａｎｓｐｌａｎｔｅｄ
ｔｏ
ｔｈｅＡＳＩＣ
ｄｅｓｉｇｎ
ａｎｄ
ｓｈｏｒｔｅｎｔｈｅｄｅｖｅｌｏｐｍｅｎｔ
Ｋｅｙｗｏｒｄｓ：ｔｒｕｅ
ｒａｎｄｏｍｎｕｍｂｅｒ
ｇｅｎｅｒａｔｏｒ；ｏｓｃｉｌｌａｔｉｏｎｒｉｎｇ；ｐｈａｓｅｄｒｉｆｔ
ａｎｄｊｉｔｔｅｒ；ｍｅｔａｓｔａｂｉｌｉｔｙ；ＦＰＧＡ
第１９卷
Ｖ０１．１９
第ｌＯ期
Ｎｏ．１０
电子设计工程
ＥｌｅｃｔｒｏｎｉｃＤｅｓｉｇｎＥｎｇｉｎｅｅｒｉｎｇ
２０１１年５月
Ｍａｙ２０１１
一种基于ＦＰＧＡ的真随机数发生器设计与实现
张聪，于忠臣
（北京工业大学北京市嵌入式系统重点实验室。北京１００１２４）摘要：设计并实现了一种基于ＦＰＧＡ的真随机数发生器。利用一对振荡环路之间的相位漂移和抖动以及亚稳态作为随机源。使用线性反馈移位寄存器的输出与原始序列运算作为后续处理。在Ｘｉｌｉ啦Ｖｉｒｔｅｘ一５平台的测试实验中，探讨了振荡器数量以及采样频率等参数对随机序列的统计特性的影响。测试结果表明本设计产生的随机序列能够通过ＤＩＥＨＡＲＤ测试。性能满足要求。由于仅使用了普通逻辑单元，使得本设计能够迅速移植到ＡＳＩＣ设计。大大缩短了开发周期。关键词：真随机数发生器；振荡环；相位漂移与抖动；亚稳态；ＦＰＧＡ中图分类号：ＴＮ７８２
∞…∞一鸶矗图
（ａ）采样（＂￥ａｍｐｌｉｎｇ（ｂ）保持
《ｂ）ｈｏｌｄ ‘ｃ）ｔｒａｎｓｆｅｒｃｈａｌ＂ａｃｔｅｆｉｓｔｉｃ
（ｄ】ｍｅｃｈａｎｉｃａｌｄｉａｇｒａｍｏｆｍｅｔａ￥ｔａｂｌｅ
图１Ｆｉｇ．１
亚稳态
Ｍｅｔａｂｉｌｉｔｙ
１．３振荡器的设计如图２所示。二选一复用器既作为延迟单元又作为选通单元使用。当选通信号为‘１’时，形成两个相互独立、自由振荡的环形振荡器。当选通信号为‘０’时，两组反相器交叉相连形成双稳态器件。自由振荡时．两个振荡器之间存在着抖动和相位偏移。在振荡的停止时刻，即振荡环路断开、两组反相器交叉连接时。反相器的瞬时输出电压以及内部噪声的绝对和相对值决定了电路最终稳定在哪个逻辑值上。有时即使反相器跨接在一起。电路也会振荡很长・段时间才能稳定下来。形成亚稳态。综上所述，随机序列的来源用到了抖动和亚稳态两种机制。
－１７６．．稿件编号：２０１１０２０６３
使用诸如ＰＬＬ等特殊资源。便于设计由ＦＰＧＡ验证移植到芯片设计。其核心思想是使用反相器和延时单元构成两个相互独立的振荡器．由于内部噪声的差异引起的相位偏移作为熵源，经过一段时间振荡后。随机的状态由数字双稳态电路锁存。多组振荡器的输出。经过异或和同步处理后得到随机序列。该ＴＲＮＧ在ＦＰＧＡ物理平台上实现并进行了测试验证。１
好。但是如果振荡器的数目太多，会消耗过多的硬件资源，功耗也过大。因此，不宜通过单纯地增加振荡器数目的方法提高随机序列的性能。定性分析如下：将序列的每位看作是一个随机的二进制变量Ｘ，定义ｂ是序列的偏置。即
ｂ＝ｌＰ（Ｘ＝１）一ｌ／２１＝ＩＰ（Ｘ＝０）一１，２Ｉ（２）
测试。检验随机序列的性能。ＤＩＥＨＡＲＤ测试是由１６项测试组成的用来度量随机数发生器性能的一组统计学测试，它由ＧｅｏｒｇｅＭ躺羽ｉａ开发并于１９９５年首次发布。ＤＩＥＨＡＲＤ的测试结果叫做Ｐ－ｖＭｕｅ。它由方程Ｐ－ｖａｌｕｅ＝Ｆｉ（Ｘ）计算得到，其中Ｅ试图建立样本Ｘ在Ｏ和ｌ间服从均匀分布的分布函数。因为Ｅ是渐进逼近的，它在尾部的近似效果变差．所以数值接近Ｏ或１的Ｐ＿ｖａｌｕｅ在真随机序列中极少出现。当被测序列随机性能很差时。会有很多Ｐ－ｖａｌｕｅ的值是精确到小数点后数位的Ｏ或者１．例如．
ＴＲＮＧ的设计
１．１相位漂移与抖动由于受到电路中噪声的影响，数字电路中时钟信号的周期在每个不同的周期上可能缩短或者加长。这就是时钟抖动。抖动可以用许多方法来衡量和表征．它是一个均值为零的随机变量。振荡器起振时刻的差异和电路元件的工艺偏差，使得振荡器间存在相位漂移。因此抖动信号和相位漂移适合在数字电路中作为ＴＲＮＧ的随机源。１．２亚稳态锁存器是有逻辑‘ｌ’和‘０’两个稳定状态的双稳态器件。但是在特殊情况下其可能进入亚稳态［４１。此时它的输出是介
采样时钟选通信号振荡输出
Ｓｅｑｕｅｎｃｅ）ｔｓ的输出与采样得到的随机序列进
行异或运算作为后续处理，ＰＲＢＳ产生电路消耗资源少并且使用线性反馈移位寄存器实现，非常适合于在ＦＰＧＡ上实现。它的生成多项式是：Ｇ１１６ＦＸｌ６＋Ｘ１３＋Ｘ１２＋Ｘ“＋Ｆ＋Ｘ６＋Ｘ３＋Ｘ＋ｌ多项式表示如图５所示。２
真随机数发生器（ＴＲＮＧ）在统计学、信息安全等领域有着广泛的应用。在这些领域中。不仅要求数据序列分布均匀、彼此独立．而且要求其具有不可预测性．能够抵御针对随机性的攻击。Ｂ．Ｓｕｎａｒ。Ｗ．Ｊ．Ｍａｒｔｉｎ和Ｄ．Ｒ．Ｓｔｉｎｓｏｎ提出【”，真随机数发生器的性能受３个因素的影响：熵源（ＥｎｔｒｏｐｙＳｏｕｒｃｅ），采集方式（ＨａｒｖｅｓｔｉｎｇＭｅｃｈａｎｉｓｍ）和后续处理（Ｐｏｓｔ— Ｐｒｏｃｅｓｓｉｎｇ）。在电路系统中最常见的三种真随机数产生方法为田：１）直接放大法：放大电路中的电阻热噪声等物理噪声。通过比较器进行比较后获得随机数序列；２）振荡采样法：用带有抖动的慢振荡器通过Ｄ触发器采样一个周期固定的快振荡器，输出随机序列；３）离散时间混沌法：利用混沌电路不可预测以及对初始条件敏感的依赖性的特点产生随机序列。基于模拟电路的结构，熵源的统计分布更加理想，且熵源噪声不随采样周期的变化而改变；基于数字电路的结构，集成度高。便于在ＦＰＧＡ等通用可编程平台上实现，但熵源的统计特性与模拟电路相比不够理想１３１。本文尝试了一种用纯数字电路实现的ＴＲＮＧ结构，且不收稿日期：２０１１—０２—２４
于‘ｌ’和‘０’之间的中间电平。如图ｌ所示锁存器用两个反相器和两个开关表征。当锁存器导通时，采样开关闭合，保持开关打开（图ａ）；当锁存器关闭时，采样开关打开，保持开关闭合（图ｂ）。图ｅ展示了两个反相器的直流传输特性。当锁存器关闭时Ａ＝Ｂ，稳态是Ａ＝Ｂ－－０和Ａ＝Ｂ＝Ｖｎｏ，亚稳态为Ａ＝Ｂ＝Ｖ。。
稳态的传播会造成后续电路的错误动作。因此使用同步器将异或后的随机序列与后续电路隔离开来。同时也方便采集稳定的输出序列做性能分析。此处采用了三级寄存器的同步结构。由ＭＴＢＦ（Ｍｅａｎ
ＴｉｍｅＢｅｔｗｅｅｎ
Ｆａｉｌｕｒｅ）四的定义可知，平均需
要经过数百年时间才会发生一次亚稳态通过同步器向下传播的事件。因此是满足设计要求的。该模块电路图如图４所示。
图４随机源模块电路
Ｆｉｇ．４Ｃｉｒｃｕｉｔｏｆｒａｎｄｏｍ
ｓｏｕｒｃｅ
１．５后续处理模块的设计理想情况下．Ｄ触发器所采集的信号具有随机的统计特性。可是ＦＰＧＡ内部电路不可避免地会受到温度漂移、电压抖动等不良因素影响。从而导致采样得到的随机信号中存在
图２振荡器结构图
Ｆｉｇ．２Ｏｓｃｉｌｌａｔｏｒ
ｔｒｕｅ
ＳｙｓｔｅｍＫｅｙＬａｂ，ＢｅｌｌｉｎｇＵｎｉｖｅｒｓｉｔｙ
ｏｆＴｅｃｈｎｏｌｏｇｙ，Ｂｅ；ｉｉｎｇ１００１２４，Ｃｈｉｎａ）
ａ
ｒａｎｄｏｍｎｕｍｂｅｒ
ｔｏ
ｇｅｎｅｒａｔｏｒ（ＴＲＮＧ）ｉｓｐｒｅｓｅｎｔｅｄｉｎｔｈｉｓｐａｐｅｒ．Ｔｈｅｄｅｓｉｇｎｕｔｉｌｉｚｅｓ
ｐｏｉｎｔ．ｔｈｅｆｒｅｅ－ｒｕｎｎｉｎｇｏｓｃｉｌｌａｔｏｒｓ
作者简介：张聪（１９８５一），男，辽宁铁岭人，硕士研究生。研究方向：集成电路数字前端设计。
万方数据
张聪．等
一种基于ＦＰＧＡ的真随机数发生器设计与实现
其中Ｖ。不是一个合理的逻辑值。因为电平在该点是相互稳定的并且可以无限期停留，所以称该点为亚稳态。但是，任何噪声或者其他干扰都会使得Ａ和Ｂ最终稳定在两个稳态中的一个状态。图ｄ非常形象地表征了亚稳态。它就好像处于山顶的小球任何干扰都会使小球滚落到山两端的稳定状态。
ｓｔｒｕｃｔｕｒｅ
偏置．影响结果的统计特性。所以在采样得到随机序列后要对数据进行消偏处理．使Ｏ和ｌ出现的概率相当。本设计采用１６位最大长度二进制伪随机序列（Ｐｓｅｕｄｏ
ＲａｎｄｏｍＢｉｎａｒｙ
波形如图３所示，为了方便数据采集选通信号是由时钟经过分频得到的。在自由振荡阶段，输出信号快速变化不属于任何稳定状态。在图中用斜线表示。在解析阶段，电路是双稳态器件。此时应该保持解析时间足够长。从而使输出电平在大多数情况下稳定在逻辑‘ｌ’或‘０’。
ａｒｅａｒｅ
ｐａｉｒｏｆｖｉａ
ａ
ｔｈａｔａ弛ｐｅｒｍｉｔｔｅｄ
ｆｒｅｅ－ｒｕｎ．Ａｔｓｏｍｅ
ｃｏｅｒｃｅｄ
ｔｏ
ｍａｔｃｈ
ａ
ｓｔａｔｅｓ
ｄｅｖｉｃｅ．Ｍｅｔａｓｔａｂｉｌｉｔｙａｎｄｏｓｃｉｌｌａｔｏｒｄｒｉｆｔ

一种基于FPGA的真随机数发生器设计与实现

基于 FPGA 一种真随机数生成器的设计和实现

一种基于FPGA的真随机数发生器设计与实现 (1)

一种基于FPGA的真随机数发生芯片设计

基于FPGA的伪随机序列发生器设计方案

最新 利用FPGA产生真随机噪声技术分析-精品

随机数发生器设计原理及实现

基于FPGA的高速高斯随机数发生器

基于FPGA的快速均匀分布随机数发生器_宋克俭

一种基于FPGA的真随机数发生器设计与实现

基于FPGA的简易智能函数发生器设计

一种基于FPGA的真随机数发生芯片设计

最新利用FPGA产生真随机噪声技术分析-精品