数电计数器&置数课程报告

沈阳工业大学

课题设计：100进制计数器及显示电路设计班级：电子信息工程1003班

学生姓名：杨慕晨

学号：100402320

指导老师：孙洪林

摘要 (02)

第一篇课程设计要求 (03)

第二篇设计思路 (03)

2.1.0设计方案 (04)

2.2.0系统总体设计流程 (05)

第三篇模块构成 (06)

3.1.0 模块方案 (06)

3.2.0 置数模块 (06)

3.2.1 计数模块 (06)

3.2.2 显示模块 (07)

3.2.3 时钟脉冲模块 (07)

3.2.4 电源模块 (08)

3.3.0 系统实现方案 (08)

3.3.1 系统工作流程 (08)

第四篇100进制计数器及显示电路图 (09)

第五篇总结 (10)

5.0.0 心得体会 (10)

5.1.0 改进意见 (11)

附录参考文献 (11)

本设计是一个100进制的计数器，包括原理设计方案以及硬件实现方法。计数器由两个十进制计数器160构成，并由555脉冲信号触发器实现信号触发，实现计数功能，并且通过编码器编码的方式使用按键对计数器进行置数，使其能够从任意两位数开始计数，从而达到了100进制计数及显示的设计要求。

关键词：计数器；脉冲发生；数码管显示；

第一篇：课程设计要求

● 1.0.0课程设计要求

设计一个100进制计数器，能够从任意数字开始计数，并且拥有暂停计数，清零计数功能,计数器由脉冲信号触发。

第二篇：设计思路

● 2.1.0设计方案

同步十进制计数器原理：

图2-001所示电路是用T触发器组成的同步十进制加法计数器电路，它是在同步二进制加法计数器电路的基础上略加修改而成的。

由图2-001可知，如果从0000开始计数，则直到输入第九个计数脉冲为止，它的工作过程与同步二进制计数器相同。计入第九个计数脉冲后电路进入1001状态，这时Q’ 3 的低电平使门G1的输出为0，而Q0和Q3的高电平使门G3的输出为1，所以4个触发器的输入控制端分别为T0=1、T1=0、T2=0、T3=1。因此，当第十个计数脉冲输入后，FF 1 和FF 2 维持0状态不变， FF0和FF3从1翻转为0，故电路返回0000状态。

从逻辑图上可写出电路的驱动方程为

T0=1

T1=Q0Q’3

T 2 =Q 0 Q 1

T3=Q0Q1Q2+Q0Q3

将上式代入T触发器的特性方程即得到电路的状态方程

Q 0 *=Q’ 0

Q1 *=Q0Q’3Q’1+ (Q0Q’3)’Q1

Q 2 *=Q 0 Q 1 Q’ 2 +(Q 0 Q 1 )’Q 2

Q3 * =(Q0Q1Q2+Q0Q3)Q’3+( Q0Q1Q2+Q0Q3)’Q3

根据公式还可以进一步列出(表2-004)所示的电路状态转换表，并画出图2-002所示的电路状态转换图。由状态转换图上可见，这个电路是能够自启动的。

路状态转换图。由状态转换图上可见，这个电路是能够自启动的。

它在图2-001的基础上又增加了同步预置数、异步置零和保持的功能。 74160的功能表如下表2-003所示。

表格2-003

表格2-004

图2-001

图2-002

2.2.0系统总体设计流程

核心为计数模块，用时钟脉冲模块产生触发脉冲，驱动计数模块计数，通过显示模块显示计数器状态，并通过置数模块将预期的数字置入计数器，系统由电池模块统一供电。

第三篇：模块构成

● 3.2.0 置数模块

置数模块主要是通过向计数器的置数端

输入BCD码来进行置数，所以置数模块实际

上就是一个BCD编码器，置数模块采用一片

10-4优先编码器（74LS147）和9个拨码开关

组成。置数模块的原理图如图3.2.0所示。

图3.2.0

● 3.2.1 计数模块

由于设计要求为100进制计数器，那么通过两片十进制计数器组合便可形成100进制的计数器，采用的方案是用两块74LS160（十进制计数器）构成计数模块，74160 成本低廉，并且本身就是十进制的计数器，并不需要外加组合电路，种种优点使其成为本设计的最佳选择。

两片74160构成100进制计数器有两种构成方法，并行工作和串行工作。

串行工作方式，个位的计数器在计满后会通过RCO位输出高电平，向十位计数器进位，而十位计数器的时钟信号采用个位计数器的进位端，这样两块计数器串行异

因此改用并行进位方式以第一片的进位输出C作为第二片的EP和ET的输入，当第一片记成9（1001）时C变为1，下一个CLK信号到达时第二片为计数状态，计入1，而第一片记成0（0000），它的C端回到低电平。第一片的EP和ET

始终处于计数状态。如下图3.2.1所示。

图3.2.1

● 3.2.2 显示模块

显示模块采用了低成本的数码

管作为显示输出元件，并用显示译

码器对计数器输出的BCD码进行译

码，送到数码管进行显示，这里方

案就直接定为了74LS48+7 段共阴

数码管作为显示模块的最终方案。

由于购买元件的时候发现数码管和

译码器合成为一体的显示模块过

于昂贵，所以放弃了购买直接接受

BCD码的数码管。显示模块的原理

示意图如图3.2.2

图3.2.2

● 3.2.3 时钟脉冲模块

由于计数器是由脉冲信号触发，因此时钟脉冲信号发生模块在整个设计中占有重要的地位。