5计算机组成原理第5章_中央处理机
计算机组成原理教案(第五章)
(1) I1: ADD R1，R2，R3 ； I2: SUB R4，R1，R5 ；
3.联合控制方式
此为同步控制和异步控制相结合的方式。 情况（1） 大部分操作序列安排在固定的机器周 期中，对某些 时间难以确定的操作则以执行部件的“回答”信号作为本次操 作的结束； 情况（2） 机器周期的节拍脉冲数固定，但是各条指令周期的 机器周期数不固定。
5.4 微程序控制器
5.4.1 微命令和微操作
控 制 字 段 判别测试字段
下地址字段
按照控制字段的编码方法不同，水平型微指令又分为三种：
I. 全水平型(不译法)微指令 II. 字段译码法水平型微指令 III. 直接和译码相混合的水平型微指令。
2.垂直型微指令
微指令中设置微操作码字段，采用微操作码编译法，由 微操作码规定微指令的功能 ，称为垂直型微指令。
下面举4条垂直型微指令的微指令格式加以说明。设微指 令字长为16位，微操作码3位。
(1)寄存器-寄存器传送型微指令 (2)运算控制型微指令
(3)访问主存微指令 (4)
3.水平型微指令与垂直型微指令的比较
(1)水平型微指令并行操作能力强，效率高，灵活性强，垂直型微 指令则较差。
(2)水平型微指令执行一条指令的时间短，垂直型微指令执行时间 长。
5.8.3 流水线中的主要问题
流水过程中通常会出现以下三种相关冲突，使流水线断流。
1. 资源相关
资源相关是指多条指令进入流水线后在同一机器时钟周 期内争用同一个功能部件所发生的冲突。
2. 数据相关
在一个程序中，如果必须等前一条指令执行完毕后，才能 执行后一条指令，那么这两条指令就是数据相关的。
5.8 流水CPU
5.8.1 并行处理技术
白中英第五版计算机组成原理第5章
计算机组成原理
共一百零六页
（1）加法(jiāfǎ)
“ADD R2，R0”
PC→AR
取指
M→DR
DR→IR
PCo，G，ARi
R/W=R DRo，G，IRi
PC→AR M→DR DR→IR
（2）减法(jiǎnfǎ) “SUB R1，R3”
PCo，G，ARi
R/W=R
DRo，G，IRi
R2→Y
R0→X
计算机组成原理
运行标志
(biāozhì)触 发器Cr
◆ 当计算机启动时，一定 要从第1个节拍脉冲前沿 开始工作。
◆ 停机时一定要在第4个 节拍脉冲结束后关闭时 序产生器。
计算机组成原理
共一百零六页
5.3.3 控制(kòngzhì)方式
控制器的控制方式：控制不同(bù tónɡ)操作序列时序信号的方法。
1. 同步控制方式
共一百零六页
MOV指令(zhǐlìng)的指令(zhǐlìng)周期——取指
计算机组成原理
共一百零六页
MOV指令的指令周期(zhōuqī)——执行
计算机组成原理
共一百零六页
play
5.2.3 LAD指令(zhǐlìng)的指令(zhǐlìng)周期
LAD R1, 6是一条(yī tiáo)RS指令
计算机组成原理
共一百零六页
计算机组成原理
共一百零六页
5.3 时序产生器和控制(kòngzhì)方式
[思考]
用二进制码表示的指令和数据都放在内存里， 那么CPU是怎样(zěnyàng)识别出它们是数据还是指令呢?
从时间上来说:
◆ 取指发生在指令周期的第一个CPU周期;
◆ 取数发生在后面几个CPU周期，即 “执行指令”阶段。
计算机组成原理(白中英)
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
系统结构
RAID4
I/O系统
❖ 专用奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉的方式存于各盘， 奇偶校验信息存在一台专用盘上
数据块
校验码 产生器
A0
A1
A2
A3
B0
B1
B2
B3
C0
C1
C2
C3
D0
D1
D2
D3
A校验码 B校验码 C校验码 D校验码
❖ 只写一次光盘
只写一次光盘（Write Once Only）：可以由用户写入 信息，不过只能写一次，写入后不能修改，可以多次读 出，相当于PROM。在盘片上留有空白区，可以把要修 改和重写的的数据追记在空白区内。
❖ 可檫写式光盘
可檫写式光盘（Rewriteable）：利用磁光效应存取信 息，采纳特殊的磁性薄膜作记录介质，用激光束来记录、 再现和删除信息，又称为磁光盘，类似于磁盘，可以重 复读写。
RAID6
I/O系统
❖ 双维奇偶校验独立存取盘阵列
❖ 数据以块（块大小可变）交叉方式存于各盘， 检、纠错信息均匀分布在全部磁盘上
系统结构
A0 A1 A2
3校验码 D校验码
B0 B1
2校验码 C校验码
B2
C0
1校验码 B校验码
C1 C2
0校验码 A校验码
D1 D2 D3
校验码 产生器
7.7 光盘存储设备
– 正脉冲电流表示“1”，负脉冲电流表示“0”； – 不论记录“0”或“1”，在记录下一信息前，记录电流
恢复到零电流 – 简洁易行，记录密度低，改写磁层上的记录比较困难，
计算机组成原理复习题带答案
计算机组成原理复习题带答案第1章计算机系统概述⼀、选择题1、在下列四句话中，最能准确反映计算机主要功能的是 C。
A、计算机可以存储⼤量信息B、计算机能代替⼈的脑⼒劳动C、计算机是⼀种信息处理机D、计算机可实现⾼速运算2、1946年2⽉，在美国诞⽣了世界上第⼀台电⼦数字计算机，它的名字叫（1）C，1949年研制成功的世界上第⼀台存储程序式的计算机称为（2）。
（1）A、EDVAC B、EDSAC C、ENIAC D、UNIVAC-Ⅰ（2）A、EDVAC B、EDSAC C、ENIAC D、UNIVAC-Ⅰ3、计算机硬件能直接执⾏的只能是B。
A、符号语⾔B、机器语⾔C、汇编语⾔D、机器语⾔和汇编语⾔4、对计算机软、硬件资源进⾏管理，是 A 的功能。
A、操作系统B、数据库管理系统C、语⾔处理程序D、⽤户程序⼆、填空题1、计算机的各⼤部件通过____总线____________连接在⼀起，它是各部件之间传输信息的通道。
2、计算机按内部信息形式可以分为___模拟____________和___数字信号_两类。
3、计算机硬件⼀般由_运算器，控制器_______、__存储器______、_输⼊_______和、____输出____和五⼤部分组成。
4、运算器是⼀个数据加⼯部件，主要完成⼆进制___算术_______运算及__逻辑________运算。
5、运算器的___位数________越多，计算的精度就越⾼，但是所费的电⼦器件也越多，成本越⾼。
三、简答题1、简述计算机的发展过程。
1、第⼀代电⼦管计算机1946年2⽉，诞⽣了世界上第⼀台电⼦数字计算机——ENIAC ，1949年研制成功的世界上第⼀台存储程序式的计算机EDSAC。
2、第⼆代晶体管计算机1947年在贝尔实验室制成第⼀个晶体管，进⼊20世纪50年代全球出现⼀场以晶体管代替电⼦管的⾰命。
3、第三代集成电路计算机4、⼤规模集成电路计算机5、超⼤规模集成电路计算机3、冯.诺依曼计算机的特点是什么？它包括哪些主要组成部分？各部分的功能是什么？1、计算机由运算器、存储器、控制器、输⼊设备和输出设备五⼤部件组成2、指令和数据以同等的地位存放在存储器内，并可以按地址寻访3、指令和数据均⽤⼆进制数表⽰4、指令由操作码和地址组成。
计算机组成原理.各章例题
第一章计算机系统概论例1，冯·诺依曼机工作的基本方式的特点是什么?解：冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行指令。
冯·诺依曼机工作原理为：例2，Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。
现发展为多级cache体系，C. ______分设体系。
解：A. 高速缓冲B. 速度C. 指令cache与数据cache例3，完整的计算机应包括那些部分？解：完整的计算机应包括配套的硬件设备和软件系统。
例4，计算机系统的层次结构是怎样的？解：计算机系统的层次结构如图：第二章 运算方法和运算器例 1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？ (2)定点原码小数表示时，最大正数是多少？最大负数是多少？ 解：（1最大正数：数值 = （231 – 1）10最大负数： 数值 = -（231 – 1）10 （2）定点原码小数表示： 最大正数值 = （1 – 231 ）10最大负数值 = -（1–231 ）10例2.已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出例3.设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。
计算机组成原理第6版(白中英)第5章中央处理器
5.2.1 指令周期的基本概念
也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 在一个CPU周期内，要完成若干个微操作。这些微操作有的 可以同时执行，有的需要按先后次序串行执行。因而需要把 一个CPU周期分为若干个相等的时间段，每一个时间段称为 一个节拍脉冲或T周期。 时钟周期通常定义为机器主频的倒数。
10
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。
CPU从内存中取出一条指令，并执行这条指令的时间总和； 指令周期常用若干个CPU周期来表示。 又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 一个CPU周期包含若干时钟周期。
3
3
5.1.2 CPU的基本组成
现代的CPU的组成
冯·诺依曼机的定义
• 运算器、控制器 、片内Cache；
控制器的主要功能
• 从内存中取出一条指令，并指出下条指令的存放位置；PC、IR
• 对指令进行译码，产生相应的操作控制信号；
ID、时序电路、操 作控制器
• 控制CPU、内存和输入/输出设备之间数据流动；
12
5.2.1 指令周期的基本概念
定长CPU周期的指令示意图：
单周期CPU：在一个时钟周期内完成从指令取出到得到结果的工作，
以最长指令为准，效率低，目前较少采用。
多周期CPU：将指令的执行分成多个阶段，每个阶段在一个时钟周期
内完成，因而时钟周期段，不同指令所用的周期数不同。以下仅讨论多周 期CPU。
求操作数 有效地址
14
5.2.1 指令周期的基本概念 一个简单的程序
地址 指令
说明
100
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机组成原理期末试题及答案
第一章电脑系统概论电脑的硬件是由有形的电子器件等构成的，它包括运算器、存储器、控制器、适配器、输入输出设备。
早起将运算器和控制器合在一起称为CPU〔中央处理器〕。
目前的CPU包含了存储器，因此称为中央处理器。
存储程序并按地址顺序执行，这是冯·诺依曼型电脑的工作原理，也是CPU自开工作的关键。
电脑系统是一个有硬件、软件组成的多级层次结构，它通常由微程序级、一般程序级、操作系统级、汇编语言级、高级语言级组成，每一级上都能进行程序设计，且得到下面各级的支持。
习题：4冯·诺依曼型电脑的主要设计思想是什么？它包括那些主要组成部分？主要设计思想是：存储程序通用电子电脑方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？存储器所有存储单元的总数称为存储器的存储容量。
每个存储单元都有编号，称为单元地址。
如果某字代表要处理的数据，称为数据字。
如果某字为一条指令，称为指令字7指令和数据均存放在内存中，电脑如何区分它们是指令还是数据？每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序第二章运算方法和运算器按对阶操作。
直接使用西文标准键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的输入编码、汉字内码、子模码等三种不同用途的编码。
1第三章 内部存储器即CPU 能直接访问内存〔cache 、主存〕，双端口存储器和多模块交叉存储器属于并行存储器结构。
cache 是一种高速缓冲存储器，是为了解决CPU 和主存之间速度不匹配而采用的一项重要的硬件技术，并且发展为多级cache 体系，指令cache 与数据cache 分设体系。
要求cache 的命中率接近于1适度地兼顾了二者的优点又尽量防止其缺点，从灵活性、命中率、硬件投资来说较为理想，因而得到了普遍采用。
习题： 1设有一个具有20位地址和32位字长的存储器，问：〔1〕该存储器能存储多少个字节的信息？ 〔2〕如果存储器由512K ×8位SRAM 芯片组成，需要多少片；〔3〕需要多少位地址做芯片选择？(1)字节M 4832*220= (2)片84*28*51232*1024==K K (3)1位地址作芯片选择 2 已知某64位机主存采用半导体存储器，其地址码为26位，假设使用4M ×8位DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问：〔1〕 假设每个内存条16M ×64位，共需几个内存条？〔2〕每个内存条共有多少DRAM 芯片？ 〔3〕主存共需多少DRAM 芯片？CPU 如何选择各内存条？(1). 共需模块板数为m ：m=÷2^24=4(块)(2). 每个模块板内有DRAM 芯片数为32 (片)(3) 主存共需DRAM 芯片为：4*32=128 (片)每个模块板有32片DRAM 芯片，容量为16M ×64位，需24根地址线(A23~A0) 完成模块板内存储单元寻址。
计算机科学与技术学科联考计算机组成原理考点归纳与典型题详解(中央处理器)【圣才出品】
第5章中央处理器5.1 考点归纳【考纲指定考点】【题型及考点分析】本章是计算机组成原理的重点，一般常考选择题与综合题。
综合题一般考查数据通路的分析，指令执行阶段的节拍与控制信号的安排、流水线技术与性能分析等。
选择题一般考各种寄存器的特点，指令执行的各种周期与特点，控制器的相关概念，流水线的相关概念。
复习本章首先就要弄懂数据通路，再在此基础上弄懂指令执行的个阶段的节拍与控制信号的安排。
一、CPU的功能和基本结构1．中央处理器（CPU）的功能中央处理器（CPU）：就是计算机完成取指令、分析指令及执行指令的功能部件，一般具有以下几个功能：（1）指令控制。
完成取指令、分析指令和执行指令的操作。
（2）操作控制。
CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件，从而控制这些部件按指令的要求进行运作。
（3）时间控制。
产生时序信号，对指令操作进行控制。
（4）数据加工。
对数据进行算术和逻辑运算。
（5）中断处理。
对计算机运行过程中出现的异常情况和特殊请求进行处理。
2．中央处理器的结构在计算机系统中，中央处理器主要有两大部件构成：控制器和运算器。
（1）控制器控制器由程序计数器，指令寄存器，指令译码器，时序产生器，和操作控制器等组成，完成协调与指挥整个计算机系统协调工作，其主要功能有：①从内存中取指令，并且指出下一条指令在内存中的位置。
②对指令进行译码，产生相应的控制信号，以便启动规定的动作。
③指挥并控制CPU，内存，输入输出设备间的数据流动方向。
（2）运算器运算器由算术逻辑单元，累加器，数据缓冲寄存器，状态条件寄存器组成，它是数据加工处理部件，运算器接受控制器发送过来的命令进行运作，其主要功能有：①执行所有算术运算。
②执行所有逻辑操作，并且进行逻辑测试，如零值测试或比较测试。
图5-1 CPU逻辑结构图（3）寄存器CPU中有很多寄存器，这些寄存器大致可以分为两类，一类是用户可见的寄存器，可对这类寄存器编程，如通用寄存器组、程序状态字寄存器；另一类是用户不可见的寄存器，对用户是透明的，不可以对这类寄存器编程，如存储器地址寄存器、存储器数据寄存器、指令寄存器。
【5A版】计算机组成原理习题解答
△E ＝－1，应修改x
△E＝Ex－Ey＝[Ex]补＋[－Ey]补＝11 101 ＋00 010＝11 111
修改后的x表示为：
[x]浮＝ 11 110，0.010010（1）
② 尾数求和 Mx+My ＝1 . 1 1 0 1 0 0 (1)
存储容量
存储器所能保存二进制数据的总数，常用单位为KB、MB等。
单元地址 用于识别存储器中每个存储单元的编号，即单元地址。 数据字 表示计算机所要处理数据的计算机字，称为数据字。 指令字 表示一条指令的计算机字，称为指令字。
5
1.6 什么是指令？什么是程序？
指令：
1
计算机组成原理习题解答
河南大学计算机与信息工程学院
2
第一章 计算机系统概论
3
1.4 冯诺依曼型计算机的主要设计思想是什么？ 它包括哪些主要组成部分？
冯诺依曼计算机的主要设计思想是： 存储程序并按地址顺序执行。
冯诺依曼计算机主要包括：
存储器、运算器、控制器、输入和输出五部分组成。
4
1.5 什么是存储容量？什么是单元地址？ 什么是数据字？什么是指令字？
15
2.7 用原码阵列乘法器、补码阵列乘法器分别计算x×y。 (1) x＝11011 y＝－11111 (2) x＝－11111 y＝－11011 (1) 输入数据的原码： [x]原＝0 11011
16
[y]原＝1 11111
符号位单独运算： 0⊕1＝1 算前求补器输出： |x|=11011 |y|=10011 乘法阵列： |x| ×|y| ＝ 1 1 0 1 0 0 0 1 0 1
西安电子科技大学_计算机组成原理第5章中央处理器_课件PPT
控制信号 指令译码 /控制器
F→IR
IR
总线B IR→B
设ALU的功能有： F = A + B (ADD)， F = A - B (SUB)， F = A + 1 (INC)， F = A - 1 (DEC)，
MAR F→MAR
ABUS
M
Read Write
DBUS
F→PC F→R0 F→R1
F→Rn-1
28
5了5条微指令I1～I5所发出的控制信号a～j。 设计微指令的控制字段，要求保持微指令本身的并 行性，需要最少的控制位数为______。
A. 6
B. 7
C. 8
D. 10
微指令
激活的控制信号
abcde f gh i j
I1 √
√√√
I2
√√
√√
I3
西安电子科技大学 计算机学院
计算机组成原理考研辅导
5 第 章 中央处理器
2021年9月3日 21:40:12
考研大纲
（一）CPU的功能和基本结构 （二）指令执行过程 （三）数据通路的功能和基本结构 （四）控制器的功能和工作原理
1. 硬布线控制器 2. 微程序控制器
微程序、微指令和微命令 微指令格式，微命令的编码方式 微地址的形成方式
水平型 垂直型 混合型
A1 A2 … An-1 An 判断测试字段 后续地址字段
操作控制
顺序控制
μOP 微操作码
Rd 目的地址
Rs 源地址
25
5.4 硬布线控制器和微程序控制器 二、微程序控制器 硬布线与微程序控制器的特点： 硬布线：速度快，不规整，修改及扩充困难 微程序：速度慢，规整，容易修改及扩充
白中英《计算机组成原理》(第5版)教材精讲(中央处理器 流水CPU)
5.6 流水CPUEnslow统计过：1965~1975间，反映器件性能级延迟大约为原来的1/10，而反映计算机系统性能之一的平均指令时间为1%。
结论：同一时期计算机系统性能比器件性能提高的速度快得多促使计算机性能提高的因素除了器件性能得提高外还有哪些呢？一、并行处理技术并行性（Parrelism）概念问题中具有可以同时进行运算或操作的特性。
例：在相同时延的条件下，用n位运算器进行n位并行运算速度几乎是一位运算器进行n位串行运算的n倍（狭义）（广义）含义只要在同一时刻（同时性）或在同一时间间隔内（并发性）完成两种或两种以上性质相同或不同的工作，他们在时间上相互重叠，都体现了并行性三种形式①时间并行（重叠）：让多个处理过程在时间上相互错开，轮流使用同一套硬件设备的各个部件，以加快硬件周转而赢得速度，实现方式就是采用流水处理部件②空间并行（资源重复）：以数量取胜，它能真正的体现同时性，LSI和VLSI为其提供了技术保证。
③时间+空间并行：Pentium中采用了超标量流水线技术。
二、流水CPU的结构流水计算机的系统组成①存储器体系：主存采用多体交叉存储器；Cache②流水方式CPU：指令部件、指令队列、执行部件③指令流水线④指令队列：FIFO⑤执行部件：可以有多个采用流水线方式构成的算术逻辑部件构成，可以将定点运算部件和浮点运算部件分开。
流水线CPU时空图IF（Instruction Fetch取指），ID（Instruction Decode指令译码），EX（Execution 执行），WB（Write Back写回）具有两条以上的指令流水线上图中流水线满载时，每一个时钟周期可以执行2条指令采用时间和空间并行技术。
流水线（Pipelining）的分类按级别分为：①指令流水线，②算术流水线，③处理机流水线（宏流水线）三、流水线中的主要问题1．瓶颈问题（流水线中有速度慢的段）再分成几个段，用资源重复的方法也可以解决。
计算机组成原理第五章(白中英版)PPT课件
取出CLA指令
算术逻辑单元
ALU
累加器AC
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
+ 1
c
20 CLA 21 ADD 30 22 STA 40 23 NOP 24 JMP 21
30 000 006 31 40
指令译码器
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
15
2
第5章 中央处理器 计算机组成原理
5.1 CPU的组成和功能 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 微程序设计技术 5.6 硬布线控制器 5.7 传统CPU
5.8 流水CPU 5.9 RISC CPU 5.10 多媒体CPU 5.11 CPU性能评价
3
5.1 CPU的功能和组成
30 000 006 31 40
CLA
c
CLA
c 指令寄存器IR
缓冲寄存器DR
数据总线DBUS
16
5.2.3 ADD指令的指令周期
一个CPU周期 一个CPU周期 一个CPU周期
取指令 开始 PC+1
执行加 操作
取下条指 令PC+1
对指令 译码
送操作 数地址
取出操 作数
取指令阶段
执行指令阶段
17
取出并执行ADD指令
☼ 第一章 计算机系统概论 ☼ 第二章 运算方法和运算器 ☼ 第三章 存储系统 ☼ 第四章 指令系统 ☼ 第五章 中央处理器 ☼ 第六章 总线系统 ☼ 第七章 外围设备 ☼ 第八章 输入输出系统 ☼ 第九章 并行组织
计算机组成原理第五章答案
可编辑ppt
8
16、判断以下三组指令中各存在哪种类型的数据相关？
① I1 LDA R1 , A ;M(A)R1 I2 ADD R2 , R1 ;(R2)+(R1)R2 写后读相关
② I3 ADD R3 , R4 ;(R3)+(R4)R3 I4 MUL R4 , R5 ;(R4) ×(R5) R4 读后写相关
第5章 中央处理机
2、参见图5.15的数据通路，画出存数指令STO R1，（R2） 的指令周期流程图，其含义是将寄存器R1的内容传送至 （R2）为地址的数存单元中。
指令 地址
数据单元 指令
数据 地址
数据
可编辑ppt
2
存数指令STO R1，（R2）
取指周期
执行周期
PC0 G (PC)AR ARi
R/W=1 (M)DR
③ I5 LDA R6 , B ;M(B)R6
写后写相关
I6 MUL R6 , R7 ;(R6) ×(R7) R6
可编辑ppt
9
微指令的数目为80×3+1=241条； 微指令字长为32/8=4字节； 故，控制存储器的容量为 241×4=964字节
该容量为控制存储器的最小容量。
可编辑பைடு நூலகம்pt
6
13、指令流水线有取指（IF）、译码（ID）、执行 （EX）、访存（MEM）、写回寄存器堆（WB） 五个过程段，共有20条指令连续输入此流水线。
DR0 G
(DR)IR
IRi
R20 (R2)AR G
ARi
R10 (R1)DR G
DRi
DRMM R/W=0
译码
可编辑ppt
3
3、参见图5.15的数据通路，画出取数指令LAD (R3)， R0的指令周期流程图，其含义是将(R3)为地址数存 单元的内容取至寄存器R0中。
计算机组成原理知识点总结
计算机组成原理白中英复习第一章计算机系统概论电子数字计算机的分类P1通用计算机超级计算机、大型机、服务器、工作站、微型机和单片机和专用计算机;计算机的性能指标P5数字计算机的五大部件及各自主要功能P6五大部件：存储器、运算器、控制器、输入设备、输出设备;存储器主要功能：保存原始数据和解题步骤;运算器主要功能：进行算术、逻辑运算;控制器主要功能：从内存中取出解题步骤程序分析,执行操作;输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收和识别的二进制信息形式;输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识别的信息形式;计算机软件P11系统程序——用来管理整个计算机系统应用程序——按任务需要编制成的各种程序第二章运算方法和运算器课件+作业第三章内部存储器存储器的分类P65按存储介质分类：易失性：半导体存储器非易失性：磁表面存储器、磁芯存储器、光盘存储器按存取方式分类：存取时间与物理地址无关随机访问：随机存储器RAM——在程序的执行过程中可读可写只读存储器ROM——在程序的执行过程中只读存取时间与物理地址有关串行访问：顺序存取存储器磁带直接存取存储器磁盘按在计算机中的作用分类：主存储器：随机存储器RAM——静态RAM、动态RAM只读存储器ROM——MROM、PROM、EPROM、EEPROMFlash Memory高速缓冲存储器Cache辅助存储器——磁盘、磁带、光盘存储器的分级P66存储器三个主要特性的关系：速度、容量、价格/位多级存储器体系结构：高速缓冲存储器cache、主存储器、外存储器;主存储器的技术指标P67存储容量：存储单元个数M×每单元位数N存取时间：从启动读写操作到操作完成的时间存取周期：两次独立的存储器操作所需间隔的最小时间 ,时间单位为ns;存储器带宽：单位时间里存储器所存取的信息量,位/秒、字节/每秒,是衡量数据传输速率的重要技术指标;SRAM存储器P67基本存储元：用一个锁存器触发器作为存储元;基本的静态存储元阵列P68双译码方式P68读周期、写周期、存取周期P70DRAM存储器P70基本存储元：由一个MOS晶体管和电容器组成的记忆电路;存储原理：所存储的信息1或0由电容器上的电荷量来体现充满电荷：1；没有电荷：0;一个DRAM存储元的写、读、刷新操作P71DRAM的刷新：集中式刷新和分散式刷新P73存储器容量的扩充P73位扩展——增加存储字长P73字扩展——增加存储字的数量P73字、位扩展P74例题P73只读存储器ROM P80掩模ROM、PROM、EPROM、EEPROM、Flash 存储器P80-86并行存储器P86双端口存储器：指同一个存储器具有两组相互独立的读写控制线路;多模块交叉存储器：连续地址分布在相邻的不同模块内,同一个模块内的地址都是不连续的;对连续字的成块传送可实现多模块流水式并行存取,大大提高存储器的带宽; cache基本原理P92避免 CPU“空等”现象CPU 和主存DRAM的速度差异程序访问的局部性原理cache由高速的SRAM组成cache的基本原理P93命中、未命中、命中率P93例题P94cache与主存的地址映射P94全相联映像：主存中的任一块可以映象到缓存中的任一块;直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块对应;组相联映像：某一主存块 j 按模 u 映射到缓存的第i 组中的任一块;替换算法P98先进先出算法FIFO：把一组中最先调入cache的块替换出去,不需要随时记录各个块的使用情况,所以实现容易,开销小;近期最少使用算法LRU：将近期内长久未被访问过的行块换出;每行设置一个计数器,cache每命中一次,命中行计数器清零,其它各行计数器增1;当需要替换时,比较各特定行的计数值,将计数值最大的行换出;最不经常使用LFU：被访问的行计数器增加1,换值小的行,不能反映近期cache的访问情况;随机替换：从特定的行位置中随机地选取一行换出; cache的写操作策略P99写回法、全写法、写一次法P99-100第四章指令系统指令系统P103程序、高级语言、机器语言、指令、指令系统、复杂指令系统计算机CISC、精简指令系统计算机RISCP103指令格式P105操作码：指令操作性质的二进制数代码地址码：指令中的地址码用来指出该指令的源操作数地址一个或两个、结果地址及下一条指令的地址;三地址指令、二地址指令、一地址指令、零地址指令；三种二地址指令SS、RR、RSP106指令字长度、机器字长P107例题P110操作数类型P110地址数据、数值数据、字符数据、逻辑数据寻址方式P112确定本条指令的操作数地址,下一条欲执行指令的指令地址指令寻址顺序寻址——PC+1跳跃寻址——转移类指令数据寻址P112-116立即寻址——形式地址就是操作数直接寻址——有效地址由形式地址直接给出隐含寻址——操作数地址隐含在操作码中间接寻址——有效地址由形式地址间接提供寄存器寻址——有效地址即为寄存器编号寄存器间接寻址——有效地址在寄存器中基址寻址——有效地址=形式地址+基地址变址寻址——有效地址=形式地址+变址寄存器的内容相对寻址——有效地址=PC的内容+形式地址堆栈寻址——栈顶指针段寻址例题P118指令的分类119数据处理、数据存储、数据传送、程序控制RISC技术P121RISC——精简指令系统计算机CISC——复杂指令系统计算机RISC指令系统的特点P121第五章中央处理器CPU的功能P127指令控制、操作控制、时间控制、数据加工CPU的基本组成P127控制器、运算器、cacheCPU中的主要寄存器P128数据缓冲寄存器DR、指令寄存器IR、程序计数器PC、数据地址寄存器AR、通用寄存器、状态字寄存器PSW操作控制器的分类P130时序逻辑型：硬布线控制器存储逻辑型：微程序控制器指令周期P131取出并执行一条指令所需的全部时间;指令周期、机器周期、时钟周期P131一个指令周期含若干个机器周期一个机器周期包含若干个时钟周期取指周期数据流P132执行周期数据流P133—138时序信号的作用和体制P141时序信号的基本体制是电位—脉冲制;数据加在触发器的电位输入端D ,打入数据的控制信号加在触发器的时钟脉冲输入端 CP;电位高低表示数据是1还是0,要求打入数据的控制信号来之前电位信号必须已稳定;节拍电位、节拍脉冲P142控制器的控制方式P144同步控制方式：即固定时序控制方式,各项操作都由统一的时序信号控制,在每个机器周期中产生统一数目的节拍电位和工作脉冲;异步控制方式：不受统一的时钟周期节拍的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式;联合控制方式：同步控制和异步控制相结合的方式,大部分指令在固定的周期内完成,少数难以确定的操作采用异步方式;微程序控制原理P145微程序控制是指运行一个微程序来实现一条机器指令的功能;微程序控制的基本思想：仿照计算机的解题程序,把微操作控制信号编制成通常所说的“微指令”,再把这些微指令按时序先后排列成微程序,将其存放在一个只读存储器里,当计算机执行指令时,一条条地读出这些微指令,从而产生相应的操作控制信号,控制相应的部件执行规定的操作;微程序、微指令、微命令、微操作P145机器指令与微指令的关系P150微命令的编码方法P151直接表示法：微指令的每一位代表一个微命令,不需要译码;编码表示法：把一组相斥性的微命令信号组成一个小组即一个字段,然后通过小组字段译码器对每一个微命令信号进行译码,译码输出作为操作控制信号;混合表示法：把直接表示法与字段编码表示法混合使用,以便能综合考虑微指令字长、灵活性、速度等方面的要求;微指令格式P153水平型微指令：是指一次能定义并能并行执行多个微命令的微指令;垂直型微指令：微指令中设置微操作码字段,采用微操作码编译法,由微操作码规定微指令的功能,称为垂直型微指令;垂直型微指令的结构类似于机器指令的结构;硬连线控制器P155基本思想：通过逻辑电路直接连线而产生的,又称为组合逻辑控制方式;这种逻辑电路是一种由门电路和触发器构成的复杂树形逻辑网络;三个输入：来自指令操作码译码器的输出；来自执行部件的反馈信息；来自时序产生器的时序信号,包括节拍电位信号M和节拍脉冲信号T;一个输出：微操作控制信号硬布线控制器的基本原理：某一微操作控制信号C用一个逻辑函数来表达;并行处理技术P161并行性的概念：问题中具有可以同时进行运算或操作的特性;时间并行：让多个处理过程在时间上相互错开,轮流使用同一套硬件设备的各个部件,以加快硬件周转而赢得速度,实现方式就是采用流水处理部件;空间并行：以数量取胜;它能真正的体现同时性时间+空间并行：综合应用;Pentium中采用了超标量流水线技术;流水线的分类P163指令流水线：指指令步骤的并行;将指令流的处理过程划分为取指令、译码、取操作数、执行、写回等几个并行处理的过程段;算术流水线：指运算操作步骤的并行;如流水加法器、流水乘法器、流水除法器等;处理机流水线：是指程序步骤的并行;由一串级联的处理机构成流水线的各个过程段,每台处理机负责某一特定的任务;流水线中的主要问题P164资源相关：指多条指令进入流水线后在同一机器时钟周期内争用一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕后,才能执行后一条指令;解决数据相关冲突的办法：为了解决数据相关冲突,流水CPU的运算器中特意设置若干运算结果缓冲寄存器,暂时保留运算结果,以便于后继指令直接使用,称为“向前”或定向传送技术;控制相关：由转移指令引起的;解决控制相关冲突的办法：延迟转移法、转移预测法;例题P165第六章总线系统总线的概念P184总线是构成计算机系统的互联机构,是多个系统功能部件之间进行数据传送的公共通路;总线的分类P184内部总线——CPU内部连接各寄存器及运算部件之间的总线;系统总线——CPU和计算机系统中其他高速功能部件相互连接的总线;按系统传输信息的不同,又可分为三类：数据总线,地址总线和控制总线;I/O总线——中、低速I/O设备之间互相连接的总线;总线性能指标P185总线宽度：指数据总线的根数;寻址能力：取决于地址总线的根数;PCI总线的地址总线为32位,寻址能力达4GB;传输率：也称为总线带宽,是衡量总线性能的重要指标;例题P193总线上信息传送方式P190串行传送：使用一条传输线,采用脉冲传送有脉冲为1,无脉冲为0;连续几个无脉冲的处理方法：位时间;并行传送：每一数据位需要一条传输线,一般采用电位传送电位高为1,电位低为0;分时传送：总线复用、共享总线的部件分时使用总线;总线接口P192I/O接口,也叫适配器,和CPU数据的交换一定是并行的方式,和外设数据的交换可以是并行的,也可以是串行的;总线的仲裁P193集中式仲裁：有统一的总线仲裁器;链式查询方式、计数器定时查询方式、独立请求方式P193—195分布式仲裁：不需要中央仲裁器,每个潜在的主方功能模块都有自己的仲裁器和仲裁号;P195总线的定时P196同步定时：事件出现在总线上的时刻由总线时钟信号来确定;异步定时：后一事件出现在总线上的时刻取决于前一事件的出现,即建立在应答式或互锁机制基础上;PCI总线P200PCI：外围设备互连,PCI总线：连接各种高速的PCI设备;PCI是一个与处理器无关的高速外围总线,又是至关重要的层间总线;它采用同步时序协议和集中式仲裁策略,并具有自动配置能力;PCI总线支持无限的猝发式传送;即插即用;第七章外围设备外围设备的定义和分类P209除了CPU和主存外,计算机系统的每一部分都可作为一个外围设备来看待;外围设备可分为输入设备、输出设备、外存设备、数据通信设备和过程控制设备几大类;磁记录原理P210计算机的外存储器又称磁表面存储设备;所谓磁表面存储,是用某些磁性材料薄薄地涂在金属铝或塑料表面作载磁体来存储信息;磁盘存储器、磁带存储器均属于磁表面存储器;磁性材料上呈现剩磁状态的地方形成了一个磁化元或存储元,是记录一个二进制信息位的最小单位;磁表面存储器的读写原理P211在磁表面存储器中,利用一种称为磁头的装置来形成和判别磁层中的不同磁化状态;通过电-磁变换,利用磁头写线圈中的脉冲电流,可把一位二进制代码转换成载磁体存储元的不同剩磁状态；通过磁-电变换,利用磁头读出线圈,可将由存储元的不同剩磁状态表示的二进制代码转换成电信号输出;磁盘的组成和分类P213硬磁盘是指记录介质为硬质圆形盘片的磁表面存储设备; 它主要由磁记录介质、磁盘控制器、磁盘驱动器三大部分组成;温彻斯特磁盘简称温盘,是一种采用先进技术研制的可移动磁头固定盘片的磁盘机;它是一种密封组合式的硬磁盘,即磁头、盘片、电机等驱动部件乃至读写电路等组装成一个不可随意拆卸的整体;磁盘上信息的分布P215记录面、磁道、扇区P215磁道编号P215磁盘地址由记录面号也称磁头号、磁道号和扇区号三部分组成;磁盘存储器的技术指标P216存储密度：存储密度分道密度、位密度和面密度;道密度：沿磁盘半径方向单位长度上的磁道数,单位道/英寸;位密度：磁道单位长度上能记录的二进制代码位数,单位为位/英寸;面密度：位密度和道密度的乘积,单位为位/平方英寸;平均存储时间=寻道时间+等待时间+数据传送时间P216数据传输率P217例题P217磁盘cacheP218磁盘cache是为了弥补慢速磁盘和主存之间速度上的差异;磁盘阵列RAIDP218RAID：独立磁盘冗余阵列廉价冗余磁盘阵列,或简称磁盘阵列;简单的说, RAID 是一种把多块独立的硬盘物理硬盘按不同方式组合起来形成一个硬盘组逻辑硬盘,从而提供比单个硬盘更高的存储性能和提供数据冗余的技术;组成磁盘阵列的不同方式成为 RAID 级别;RAID 0 提高存储性能的原理是把连续的数据分散到多个磁盘上存取, 这样,系统有数据请求就可以被多个磁盘并行的执行,每个磁盘执行属于它自己的那部分数据请求;这种数据上的并行操作可以充分利用总线的带宽,显着提高磁盘整体存取性能;第八章输入输出系统外围设备的速度分级P236在CPU和外设之间数据传送时加以定时：速度极慢或简单的外设：CPU只需要接受或者发送数据即可;慢速或者中速的设备：可以采用异步定时的方式;高速外设：采用同步定时方式;I/O和主机信息交换方式P237程序查询方式、程序中断方式、直接内存访问DMA方式、通道方式程序查询方式P239数据在CPU和外围设备之间的传送完全靠计算机程序控制;当需要输入/输出时,CPU暂停执行主程序,转去执行设备输入/输出的服务程序,根据服务程序中的I/O指令进行数据传送;这是一种最简单、最经济的输入/输出方式,只需要很少的硬件;但由于外围设备动作很慢,程序进入查询循环时将浪费CPU时间;中断的概念P242中断是指CPU暂时中止现行程序,转去处理随机发生的紧急事件,处理完后自动返回原程序的功能和技术;程序中断方式的原理P242在程序中断方式中,某一外设的数据准备就绪后,它“主动”向CPU发出请求中断的信号,请求CPU暂时中断目前正在执行的程序而进行数据交换;当CPU响应这个中断时,便暂停运行主程序,并自动转移到该设备的中断服务程序;当中断服务程序结束以后,CPU又回到原来的主程序;中断处理过程中的几个问题P243CPU只有在当前一条指令执行完毕后,即转入公操作时才受理设备的中断请求;保存现场P243中断屏蔽P243中断处理过程P243单级中断和多级中断P245单级中断系统中,所有的中断源都属于同一级,所有中断源触发器排成一行,其优先次序是离CPU近的优先权高; 当响应某一中断请求时,执行该中断源的中断服务程序;在此过程中,不允许其他中断源再打断中断服务程序,既使优先权比它高的中断源也不能再打断;多级中断系统是指计算机系统中有相当多的中断源,根据各中断事件的轻重缓急程度不同而分成若干级别,每一中断级分配给一个优先权;优先权高的中断级可以打断优先权低的中断服务程序,以程序嵌套方式工作;一维多级中断是指每一级中断里只有一个中断源,二维多级中断是指每一级中断里又有多个中断源;DMA的基本概念P253直接内存访问DMA是一种完全由硬件执行I/O交换的工作方式;在这种方式中,DMA控制器从CPU完全接管对总线的控制,数据交换不经过CPU,而直接在内存和I/O设备之间进行;DMA方式一般用于高速传送成组数据;DMA方式的优点P253DMA能执行的一些操作P254从外围设备发出DMA请求；CPU响应请求,把CPU工作改成DMA操作方式,DMA控制器从CPU接管总线的控制；由DMA 控制器对内存寻址,即决定数据传送的内存单元地址及数据传送个数的计数,并执行数据传送的操作；发中断,向CPU报告DMA操作的结束;DMA传送方式P254停止CPU访问内存、周期挪用、DMA与CPU交替访内P254 DMA数据传送过程P257传送前预处理；正式传送；传送后处理;P257通道的基本概念P261通道是一个特殊功能的处理器,它有自己的指令和程序专门负责数据输入输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;这样,通道与CPU 分时使用内存,实现了CPU内部运算与I/O设备的平行工作;通道的功能P253通道具有两种类型的总线：存储总线：承担通道与内存、CPU与内存之间的数据传输任务;通道总线即I/O总线,承担外围设备与通道间的数据传送任务;从逻辑结构上讲,I/O系统一般具有四级连接：CPU与内存通道设备控制器外围设备优先级别：由于大多数I/O设备的读写信号具有实时性,不及时处理会丢失数据；所以通道与CPU同时要求访内时,通道优先权高于CPU;CPU对通道的管理P262CPU是通过执行I/O指令以及处理来自通道的中断,实现对通道的管理;来自通道的中断有两种,一种是数据传送结束中断,另一种是故障中断;通道对I/O模块的管理P262通道通过使用通道指令控制I/O模块进行数据传送操作,并以通道状态字接收I/O模块反映的外围设备的状态;通道的类型P262选择通道、数组多路通道、字节多路通道P263第九章操作系统支持虚拟存储器的概念P282虚拟存储器是借助于磁盘等辅助存储器来扩大主存容量,使之为更大或更多的程序所使用;是一个容量非常大的存储器的逻辑模型,不是任何实际的物理存储器;它指的是主存-外存层次;以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间;实地址：或物理地址,计算机物理内存的访问地址,由CPU引脚送出,是用于访问主存的地址,对应的存储空间——物理存储空间或主存空间;虚地址：或逻辑地址,在编制程序时独立编址,使用的地址,对应的存储空间——虚存空间或逻辑地址空间;虚地址到实地址的转换过程——程序的再定位;虚存的访问过程P283虚拟存储器的用户程序以虚拟地址编址并存放在辅存中；程序运行时CPU以虚地址访问主存,由辅助硬件找出虚地址和物理地址的对应关系,判断这个虚地址指示的存储单元是否已装入主存：如果在主存,CPU就直接执行已在主存的程序；如果不在,要进行辅存向主存的调度;虚存与cache的异同P283几种虚拟存储器P284段式、页式、段页式页式虚拟存储器P284页、页表：页式虚拟存储系统中,虚地址空间被分成等长大小的页,称为逻辑页；主存空间也被分成同样大小的页,称为物理页;相应地,虚地址分为两个字段：高字段为逻辑页号,低字段为页内地址偏移量；实存地址也分两个字段：高字段为物理页号,低字段为页内地址;通过页表可以把虚地址逻辑地址转换成物理地址;页式虚存地址映射：地址变换时,用逻辑页号作为页表内的偏移地址索引页表,并找到相应物理页号,用物理页号作为实存地址的高字段,再与虚地址的页内偏移量拼接,就构成完整的物理地址;虚页内容若没有调入主存,则计算机启动输入输出系统,把虚地址指示的一页内容从辅存调入主存,再提供CPU访问;转换后援缓冲器P285段式虚拟存储器P286段式虚拟存储器,是以程序的逻辑结构所形成的段如主程序、子程序、过程、表格等作为主存分配单位的虚拟存储器管理方式的存储器;每个段的大小可以不相等;每个程序都有一个段表映象表,用于存放该道程序各程序段从辅存装入主存的状况信息;段表一般驻留在主存中;段式虚存地址映射P287段页式虚拟存储器P287把程序按逻辑单位分段以后,再把每段分成固定大小的页;程序对主存的调入调出是按页面进行的,但它又可以按段实现共享和保护,兼备页式和段式的优点;虚存的替换算法P289虚拟存储器中的替换策略一般采用LRU Least Recent1y Used算法、LFU算法、FIFO算法,或将两种算法结合起来使用;例题P289。
《计算机组成原理-白中英版》习题答案
第二章运算方法和运算器1.写出下列各数的原码、反码、补码、移码表示（用8位二进制数）。
其中MSB是最高位（又是符号位）LSB是最低位。
如果是小数，小数点在MSB之后；如果是整数，小数点在LSB之后。
(1) -35/64 (2) 23/128 (3) -127 (4) 用小数表示-1 (5) 用整数表示-1解：(1)先把十进制数-35/64写成二进制小数：(-35/64)10=(-100011/1000000)2=(-100011×2-6)2=(-0.100011)2令x=-0.100011B∴ [x]原=1.1000110 (注意位数为8位) [x]反=1.0111001[x]补=1.0111010 [x]移=0.0111010(2) 先把十进制数23/128写成二进制小数：(23/128)10=(10111/10000000)2=(10111×2-111)2=(0.0001011)2令x=0.0001011B∴ [x]原=0.0001011 [x]反=0.0001011[x]补=0.0001011 [x]移=1.0001011(3) 先把十进制数-127写成二进制小数：(-127)10=(-1111111)2令x= -1111111B∴ [x]原=1.1111111 [x]反=1.0000000[x]补=1.0000001 [x]移=1.0000001(4) 令x=-1.000000B∴ 原码、反码无法表示[x]补=1.0000000 [x]移=0.0000000(5) 令Y=-1=-0000001B∴ [Y]原=10000001 [Y]反=11111110[Y]补=11111111 [Y]移=011111115.已知X和Y, 用变形补码计算X+Y, 同时指出运算结果是否溢出。
（2）X=0.11011 Y= -0.10101解：x+y = 0.00110无溢出6.已知X 和Y, 用变形补码计算X-Y, 同时指出运算结果是否溢出。
计算机组成原理章节题库-中央处理器(圣才出品)
第5章中央处理器一、单项选择题1．条件转移指令执行时所依据的条件来自（）。
A．指令寄存器B．标志寄存器C．程序计数器D．地址寄存器【答案】B【解析】A项，指令寄存器用于存放当前正在执行的指令；B项，程序状态字寄存器用于保存系统的运行状态。
条件转移指令执行时，需对标志寄存器的内容进行测试，判断是否满足转移条件；C项，程序计数器用于存放下一条指令的地址；D项，地址寄存器用于暂存指令或数据的地址。
2．CPU中决定指令执行顺序的是（）。
A．指令寄存器IRB．程序计数器PCC．程序状态字寄存器PSWRD．主存地址寄存器MAR【答案】B【解析】CPU中用程序计数器PC来跟踪下一条将要执行的指令的地址，即通过程序计数器PC来决定指令执行顺序。
3．在CPU的寄存器中，（）对用户是透明的。
A．程序计数器B．状态寄存器C．指令寄存器D．通用寄存器【答案】Ｃ【解析】指令寄存器中存放当前执行的指令，不需要用户的任何干预，所以对用户是透明的。
其他三种寄存器的内容可由程序员指定。
4．在计算机系统中，表征系统运行状态的部件是（）。
A．程序计数器B．累加计数器C．中断计数器D．程序状态字【答案】D【解析】计算机系统中，程序状态字保存系统运行状态。
5．在CPU中用来存储指令后继地址的寄存器是（）。
A．主存地址寄存器B．程序计数器C．指令寄存器D．状态条件寄存器【答案】B【解析】为了保证程序能够连续地执行下去，CPU必须具有某些手段来确定下一条指令的地址。
而程序计数器正是起到这种作用，所以通常又称为程序计数器。
当程序转移时，转移指令执行的最终结果就是要改变PC的值，此PC值就是下一条要执行的指令的地址。
有些机器中也称PC为指令指针IP。
6．关于微指令操作控制字段的编码方法，下面叙述正确的是（）。
A．直接控制法、最短编码法和字段编码法都不影响微指令的长度B．一般情况下，直接控制法的微指令位数多C．一般情况下，最短编码法的微指令位数多D．一般情况下，字段编码法的微指令位数多【答案】B【解析】对于相同的微命令数，微指令位数按最短编码法、字段编码法和直接控制法的顺序依次增加。
计算机组成原理”统考试题分析
IAV．．仅(dI+和f)II- d == f 大Bd约．=为1仅.150eI，1和0两0I,I数变I相成加浮，点阶数差阶为码32大0，约f为相3当30于，0f，=1被.5舍67去8e，3,再变减成d浮，点结数果阶为码0， 和Cf．相仅比较II，和结I果II为假。 D．仅III和IV
2012年真题
14.float类型（即IEEE754单精度浮点数 格式）能表示的最大正整数是： 分A析．：2126－2103 B．IE2EE17275－4单2精10度4 浮点数的真值为：
x=(-1)S×(1.M)×2E-127，其中M为23位
C．当2表1示27－最大21正03整数时： S=D0 ．2128－2104
二、综合应用题（两大题，共23分） 43题（11分）分析计算题（指令执行和运算器）：
涉及第2、5章 44题（12分）设计题（存储器）：涉及第3章
第一章 计算机系统概论
2009年真题
11.冯·诺依曼计算机中指令和数据均以 二进制形式存放在存储器中，CPU区分它们 的依据是（ ） A.指令操作码的译码结果 B.指令和数据的寻址方式 C.指令周期的不同阶段 D.指令和数据所在的存储单元
出
（1）R1：86H，R5：90H，R6：7C
（2）m：-122，n：-10
（3）可以利用同一个加法器及辅助电路实现。因 为无符号整数和有符号整数都是以补码形式存储， 所以运算规则都是一样的。但是有一点需要考虑， 由于无符号整数和有符号整数的表示范围是不一 样的，所以需要设置不一样的溢出电路。
（4）判断溢出方法：
双符号位：
单符号位：
K2会发生溢出
2012年真题
13.在C语言中，int型占32位，short型占16位， 若有下列语句： unsigned short x=65530 unsigned int y=x 则执行分析后：，y的16进制表示为： A．000X0=6755F3F0AD=FFFAH B．高0位00补X0和0F，Y都F则F是A 无符号整数，由16位扩展到32位， C．FFFYF=0700F0FAFFFAH D．FFFF FFFA
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
动画演示 5.14.swf
P139 图5.14方框图语言表示的指令周期
MOV R0 , R1 LAD R1 , 6
ADD R1 , R2 STO R2 , (R3) JMP 101
2014年5月2日星期五
33
课本P139 【例1】
图5.15所示为双总线结构机器的数据通路，各构成部件如图， 线上标注有小圈表示有控制信号，未标字符的线为直通线。
方框
代表一个CPU周期； 方框中的内容表示数据通路的操作或某种控制操作。 菱形 通常用来表示某种判别或测试； 时间上依附于之前一个方框的CPU周期，而不单独占用一 个CPU周期； ~（公操作符号） 表示一条指令已经执行完毕，转入公操作。 所谓公操作就是一条指令执行完毕后，CPU所开始的一些 操作，比如对外围设备请求的处理等。
指令周期应包括取指 周期和执行周期；
→ (R0)+(R2)→R0
取指周期 执行周期 R20 G Yi R00 G Xi
PC读 指令Cache启动
③ PC PC+1，为取下条指令做好准备； PC增量
④ IR中的操作码被译码或测试，CPU识别出是指令MOV。 2.
R1读 ① R1ALU，R1中数据通过ALU传送； ALU传送控制 ALU输出 ② ALU DBUS DRR0； DR锁存 R0写
2014年5月2日星期五 19
① “ADD R2，R0”指令完成(R0)+(R2)→R0的功能操作，画 出其指令周期流程图，并列出相应的微操作控制信号序列。
② “SUB R1，R3”指令完成(R3)-(R1)→R3的操作，画出其 指令期流程图，并列出相应的微操作控制信号序列。
2014年5月2日星期五
34
(1) “ADD R2，R0”
PC、IR 从内存中取出一条指令，并指出下条指令的存放位置；
操作控制器
冯· 诺依曼机的定义
运算器、控制器 、片内Cache；
对指令进行译码，产生相应的操作控制信号； CU、时序电路、 控制CPU、内存和输入/输出设备之间数据流动；
运算器的主要功能：
执行所有的算术运算； 执行所有的逻辑运算，并进行逻辑测试。
该过程为间址周期；
R2读 数据Cache写
R3读 AR锁存
R2DBUS数据Cache；
2014年5月2日星期五
28
5.2.6 JMP 101指令的指令周期
JMP指令是一条无条件转移指令，用来改变程序的 执行顺序；
JMP指令的执行需要两个CPU周期： ①取指周期（略） ②执行周期
使用JMP指令中的直接地址为PC赋值；
100
LAD R1,6
①
②
103 102
动画 演示
LAD ③ 6
2014年5月2日星期五 21
LAD R1 , 6指令周期中的控制信号
D取指周期
CPU动作与取MOV指令的取值周期中一样。
D指令的执行周期
IR DBUS AR；
该过程为寻址周期；
IR读 AR锁存
ARABUS数据Cache ，译码并启动； 数据Cache启动 数据Cache DBUS DRR1；
2014年5月2日星期五 11
采用时序逻辑技术实现； 采用存储逻辑实现；
③ 前两种方式的结合；
数据通路的建立
写入 读出 运算 类型 写入 读出 写入 写入 读出
读出
增量
写入
锁存
锁存
读出
写入
读出
2014年5月2日星期五 12
5.2 指令周期
5.2.1 指令周期的基本概念 5.2.2 MOV R0 , R1指令的指令周期 5.2.3 LAD R1 , 6指令的指令周期 5.2.4 5.2.5 ADD R1 , R2指令的指令周期 STO R2 , (R3)指令的指令周期
16
2014年5月2日星期五
5.2.2 MOV R0 , R1指令的指令周期
MOV是一条RR型指令，它需 要两个CPU 周期： 取指周期
① 从存储器中取出指令；
② 程序计数器PC加1；
③ 译码或测试指令操作码，
发出控制信号；
执行周期
在控制信号的作用下，
将R1中的数据经过ALU 送入R0；
2014年5月2日星期五 9
5.1.3
CPU中的主要寄存器（3/3）
5.程序计数器（PC） 始终存放下一条指令的地址，对应于指令Cache的访问； 其内容变化分两种情况
顺序执行： PC+1PC
转移执行： (指令OPR)PC
计数功能 寄存功能
6.指令寄存器（IR） 保存当前正在执行的一条指令。 指令寄存器中操作码字段的输出就是指令译码器的输入。
③执行周期
将寄存器R2中的数据送入指定的存储单元；
2014年5月2日星期五
26
STO R2 , (R3)指令的执行过程演示
①
STO R2,(R3)
120 30
②104 105源自动画 演示STO③
2014年5月2日星期五 27
STO R2 , (R3)指令周期中的控制信号
1. 取指周期（略） 2. 执行周期 R3DBUSAR，发出地址启动数据Cache；
控制程序的执行顺序； 操作控制 对指令操作码译码后产生控制信号 产生和发送各操作信号； 时间控制 维持各类操作的时序关系 控制指令、或操作的实施时间； 数据加工 由ALU完成具体的运算 对数据进行算术逻辑运算；
2014年5月2日星期五 4
5.1.2 CPU的基本组成
现代的CPU的组成 控制器的主要功能
2014年5月2日星期五 10
5.1.4 操作控制器与时序产生器
数据通路
寄存器之间传送信息的通路。 操作控制器
根据指令操作码和时序信号，产生各种操作控制信号；
建立正确地数据通路，从而完成指令的执行。 根据设计方法不同，操作控制器可分为 ① 硬布线控制器： ② 微程序控制器： 时序产生器 对各种操作实施时间的控制。
2014年5月2日星期五 17
MOV R0 , R1指令的执行过程演示
MOV R0 , R1
① ④ 10 ②
101 102
动画 演示
MOV ③
2014年5月2日星期五 18
MOV R0 , R1指令周期中的控制信号
1.
① PCABUS指令Cache ，译码并启动；
Cache读 ② 指令Cache IR； 指令 IR写
LAD R1 , 6
ADD R1 , R2
取数指令LAD从6号单元中取数100R1
加法指令ADD执行(R1)+(R2)R2,结果为(R2)=120
STO R2 , (R3) 存数指令STO用(R3)间接寻址,(R2)=120写入30号单元 JMP 101 AND R1 , R3
转移指令JMP改变程序执行顺序,转到101号单元 逻辑与指令AND执行(R1) · (R2) R3
第5章 中央处理机
目录
5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 传统CPU ——掌握 ——掌握 ——了解 ——掌握 ——了解 ——了解
5.7 流水CPU
——掌握
2014年5月2日星期五
2
5.1 CPU的组成和功能
2014年5月2日星期五 14
关于指令周期
一个完整的指令周期由若干机 器周期：
取指周期——间址周期—— 执行周期——中断周期 本教材上，间址周 求操作数 有效地址
期和执行周期统称 所有指令的第一个机器周期必 为取指周期； 为执行周期！
一个基本的CPU周期包含4个时 钟周期，对于某些CPU周期可 以包含更多的时钟周期。 不同指令的指令周期所包含的 时钟周期个数不一定相同。
数据Cache读 DR锁存 R1写
22
2014年5月2日星期五
5.2.4 ADD R1 , R2指令的指令周期
ADD指令的指令周期由两个CPU周期组成 。
①取指周期（略） ②执行周期
从寄存器R1、R2中取出数据，作为源操作数； 将两数据送往ALU，并使ALU进行加运算； 结果保存到R1中。
2014年5月2日星期五
ALU、通用寄存器组、 标志寄存器
5
CPU模型图
运算器
动画演示：5-1.swf
Cache
控制器
2014年5月2日星期五 6
5.1.3
CPU中的主要寄存器
各种计算机的CPU可能有这样或那样的不同，但 是在CPU中至少要有6类寄存器： ①指令寄存器（IR） ②程序计数器（PC） ③数据地址寄存器（AR） ④缓冲寄存器（DR） ⑤通用寄存器（R0～R3） ⑥状态字寄存器（PSW）
5.2.6 JMP 101指令的指令周期
5.2.7 用方框图语言表示指令周期
2014年5月2日星期五 13
5.2.1 指令周期的基本概念
CPU执行程序是一个“取指令—执行指令”的循环过程。 指令周期 CPU从内存中取出一条指令，并执行的时间总和；
CPU周期
又称机器周期，一般为从内存读取一条指令字的最短时间； 一个CPU周期可以完成CPU的一个基本操作。 时钟周期 也叫节拍脉冲或T周期，是计算机处理操作的基本时间单位。 动画演示：5-2.swf
2014年5月2日星期五
7
5.1.3
CPU中的主要寄存器（1/3）
1. 数据缓冲寄存器（DR）
暂时存放CPU与外界传送的数据，可以是指令字或数据字。 作用
① ②
作为CPU和内存、外部设备之间信息传送的中转站； 补偿CPU和内存、外围设备之间在操作速度上的差别；