阻抗板生产制作规范
有阻抗要求产品的制作工艺
4.2过程控制
4.2.1下料工序控制：下料时按《有阻抗要求产品的验收标准》要求严格控制板厚公差,每批尽量使用厚度一致的板料，将测量值的范围记录在“阻抗测试记录表”中。
注意以上方法一定只能在中间隔有一个或多个电或地的不同导线层才能使用。
F、互连试样的添加位置：每拼版加1条，拼板后加在保留板边较大的一边。或多拼版的中间。
G、互连试样的补偿：用于阻抗测试的连线也要同板内线条一同按《线宽加大的规定》补偿，如有特殊补偿要求的，按要求补偿。
4.1.4流程与生产指示的编制：
A、流程编制：要求阻抗测试的产品，在常规流程编制的基础上增加半检后与外形前，两个阻抗测试作业。
阻抗测试线的长度：6inch
连接方式：方型焊盘连GND与POWER；圆型焊盘连测试线。
差分线的连接一定要确保测试时两侧有GND连接。
D、互连试样制作时如果遇到长度不够时可采用走蛇形线的方法增加线条长度。如图所示：
E、互连试样制作时如果遇到宽度不够时，为约用料可只连接一个测试焊盘，采用隔电地层交叉放线。如：每一层放一条测试导线连右侧测试焊盘，第二层为GND.OR.POWER,第三层左侧测试盘。如图所示：
4.2.2图形转移控制：线路检验时测量线宽，其宽度相对加宽后的线宽，应按《有阻抗要求产品的验收标准》要求控制，将测量值记录在“阻抗测试记录表”中。
4.2.3蚀刻控制：蚀刻后的线宽，应按《有阻抗要求产品的验收标准》要求控制，将测量值记录在“阻抗测试记录表”中：
4.2.4电镀厚度控制：沉铜加厚与电镀加厚时应严格将所加厚度控制在18-35um以内，特殊要求除外，此要求在有怀疑时制作金相切片分析并记录。
各类型板工程注意事项
各类型板产前工程制作注意事项一、阻抗板：1.单端阻抗值，在用软件计算阻值时，一般要比理论的阻抗值偏小2--3欧姆，板生产出来，就基本是与实际要求一致。
2.差分阻抗时，一般用软件计算时，与实际值相符，才能生产。
3.阻抗线宽补偿，一般按底铜0.5OZ，补0.04mm：（最好是在模拟阻值线宽的中心值基础上进行线宽的补偿）便于阻抗值低时，修改菲林，返工等。
4.在实际的蚀刻流程控制：A依据我司差分阻抗，在蚀刻后的阻抗值是比完成阻抗值大7-10欧姆，B在上绿油后，按实际阻抗植要求。
A依我司单端阻抗，在蚀刻后的阻抗值是比完成阻抗值大3-5欧姆， B在上绿油后，按实际阻抗植要求。
5.在拼板时，尽量把阻抗线放在PANEL的中间，不会因电镀铜的薄与厚，使测得的阻抗条的准确性受到影响。
6.当阻抗值偏低时，在客户处会有噪音发出，（如客户声音类的板）。
(当信号在印制板的信号线中传播时，如果阻抗值超出公差时会出现反射；散失；衰减或延误等问题，严重时会传错信号，死机等。
)7.当底铜用H/HOZ无法达到阻抗值，可换用1/3OZ底铜会增大阻抗值，（当客户没有要求时）。
8.单端的阻抗，线越宽（120MIL），绿油对阻抗值的影响越小。
9．Coupon条阻抗线长度最佳6inch,最小不得低于4inch.（空间不足的情况下可以采用绕线的方式制作，但需符合一般要求）二、起模注意事项：1.模拄的位置和方向。
（参照PNL拼版方向，以便利于送板冲板）2.管位孔要防呆，管位孔要比完成孔径位小0.05mm.3.加防曝孔，能加防曝孔的，尽量。
（比槽小单边0.15mm）4）面出模和底出模需注意区分。
（底出模的管位孔须在有效单只板外）5）为确保生产线操作工的人身安全，冲板排版时尽量倒扣拼版（结合线路的分布均匀情况）。
6.如银灌孔板，碳油板，相应灌孔,碳油位置模位需掏入。
7．注意有电镀边的冲模，要加大冲模尺寸。
三、无铅喷锡板注意事项：1.如果有塞孔的，可能会起泡，原因是孔内会成锡珠。
PCB阻抗设计准则
PCB阻抗设计准则PCB（Printed Circuit Board）阻抗设计是在高速电路设计中的一个关键环节，它直接影响到电路的性能和稳定性。
合理的阻抗设计可以减少信号的反射、串扰和损耗，提高信号的传输质量和稳定性。
在进行PCB阻抗设计时，有一些准则需要遵循。
下面将详细介绍这些准则。
1.根据电路需求确定PCB层次：根据电路的复杂程度，确定PCB的多层设计，其中内层可以用作阻抗控制层。
2.定位器研究和优化：通过研究信号的传输路径和布线，确定合适的定位器位置，使信号的功率尽量平均分布在整个PCB中。
3.地的设计：地是阻抗设计中非常重要的一部分，良好的地设计可以减少信号的反射和串扰。
要避免地回流，需使用地孔。
4.差分信号的布局：差分信号的布局能使得信号平等的分布在PCB上，减少串扰和不匹配引起的损耗。
5.控制合理的层间间距：层间间距会影响信号的传输速度，通常的层间距是4H，其中H为标准PCB高度。
6.保持合适的阻抗匹配：根据信号的频率和阻抗需求选择合适的线宽和距离，以确保阻抗的匹配。
7.特殊形状的布线：对于高速信号，可以采用宽度变化、走线方式变化等布线技巧来优化阻抗控制。
8.合理绘制地平面：在整个PCB中布满地平面，以减少信号的反射和串扰，提高信号的质量。
9.足够的缝隙：为了避免因成本考虑太小的缝隙导致信号失效，需要仔细考虑线宽和缝隙的选择。
10.验证和优化设计：在完成阻抗设计后，通过使用仿真工具和实际测试来验证设计的正确性，如果有必要，则进行优化。
以上是PCB阻抗设计的一些准则，实际设计过程中还需根据具体的电路需求和工艺条件来做出适当的调整。
通过合理的阻抗设计，可以提高电路的性能和稳定性，满足高速电路的要求。
阻抗设计制作规范
1.0 目的：保证特性阻抗板工程设计和制作质量。
2.0 适用范围：适用于特性阻抗板的工程设计和制作。
3.0 职责：3.1 工程设计人员采用CITS25软件进行辅助设计；3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格。
3.3 工程人员负责阻抗板工程制作处理；3.4 工程QA人员负责对阻抗设计和制作的检查；3.5 资料室人员负责菲林的检查。
4.0 阻抗测试合格标准：4.1阻抗要求值50以下，则其允许公差为+/-5欧姆；4.2阻抗要求值50以上，则其允许公差为+/-10%；4.3不在公差范围之内的均判定为不合格；4.4其中测试有效位置为测试附连片的3-7INCH处，单点均在范围内视为合格。
5.1 制作程序：5.1.1工程人员根据客户资料确定阻抗设计阻抗值要求及提供的参数要求；5.1.2工程人员采用CITS25进行阻抗设计计算，根据要求确定各对应参数；若有参数与客户提供参数要求有所到之处不符则需要重新考虑设计或与客户沟通确认设计参数；5.1.3工程人员确定好各参数则在制作工程文件时按客户要求参数和《工程MI制作规范》制作工程资料，并填写《特性阻抗制作说明》。
6.0 规范内容：6.1阻抗设计相关参数：6.1.1介质层厚度与介电常数(生益材料):如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
半固化片的计算6.1.1.2芯板厚度参数表：6.1.1.3介电常数：不同的组合介质、厚度介电常数：对介电常数的取值，要关键看其介质的厚度来对应查找其对应的介电常数，可以按最接近的原则进行选择。
如果客户提供板材，则按客户客户提供板材的介电常数取值。
6.1.2线宽/线距常规下侧蚀因子在2.0~2.5左右。
为了方便计算，在常规板制作计算时，使用计算线宽如下表：（对于非常规铜厚时则需要参考侧蚀因子进行计算及与工艺人员进行确认）。
使用计算间距为客户设计间距。
（注：W0=客户设计线宽）6.1.3铜厚常规下，内层基铜厚为1OZ、0.5OZ，外层基铜铜厚为HOZ。
阻抗制作规范操作指引
1、目的：为规范制作阻抗PCB的阻抗计算和阻抗图形设计方法，确保成品的阻抗符合规定,使阻抗制作标准化，简单化。
2、范围：适用于本厂客户要求阻抗控制的PCB阻抗设计及CAM制作的阻抗图形设计。
3、参考文件无4、定义4.1特性阻抗(Characteristic Impedance)当一条导线与大地绝缘后，导线与大地彼此之间的阻抗。
4.2 差分阻抗(Differential Impedance)二条平行导线与大地绝缘后的阻抗，两条导线与大地彼此之间的阻抗。
5、职责5.1 PE工程部：负责客户阻抗资料的确认和设计制作；5.2 PROD生产部：按照操作指示和制作指示进行生产；5.3 QA品保部：阻抗板在制作过程中的品质监控及确认；5.4 ME工艺部：为阻抗板在制作中提供技术支持。
6、作业内容6.1 客户资料确认6.1.1确认客户压合结构可否满足阻抗控制要求。
6.1.2确认阻抗控制范围是否合理，一般情况下公差标准为±10%。
6.1.3阻抗层控制阻抗线粗设计是否合理，无阻抗线层尽量不做阻抗控制，以降低制作难度。
6.1.4评估客户阻抗控制有否特殊要求，厂内能力能否满足客户要求。
6.2阻抗设计基本原则6.2.1抗设计计算采阻抗计算软件进行计算，根据客户阻抗要求，分别输入介电常数、铜厚、线宽、线距、介电层厚度等相关参数，然后根据我司生产能力制作我司生产工作指示（MI），以指导现场生产。
6.2.2压合结构的确认根据客户要求设计压合结构，除客户指定的压合结构外，压合结构设计的一般原则如下： 6.2.1优先选用厚度较大的基板（尺寸稳定性较好）；6.2.2优先选用低成本（或低成本组合）PP；备注：对于同种玻璃布型prepreg，树脂含量高低基本不影响价格，pp厚度与价格无必然联系，特殊PP（如2113，2112，3113，1506，106）价格一般较普通PP（7628， 7630，1080，2116）贵30%以上，为节约成本，在保证压合品质的前提下，PP张数尽量少用，尽量避免使用特殊PP。
阻抗制作规范
规范制作阻抗PCB的阻抗计算和阻抗图形设计方法，确保成品的阻抗符合规定。
2、适用范围：
适用于本厂客户要求阻抗控制的PCB的阻抗设计及之CAM制作的阻抗图形设计。
3、名词解释：
3.1特性阻抗(Characteristic Impedance)：当一条导线与大地绝缘后，导线与大地彼此之间的阻抗。
7.2.9外层方形PAD对应接地层为Thermal Pad或直接与铜面导通。
7.2.10线宽/线距必须符合流程单要求。
7.2.11两层板设计如下：
6.2.12四层板设计如下：
7.2.13六层板设计如下：
7.2.14八层板设计如下：
ቤተ መጻሕፍቲ ባይዱ7.3特殊阻抗设计：
特殊阻抗设计时除了一般注意事项以外须根据实际情况进行修改。
4.3.3特性阻抗：成品60欧姆±10%
4.3.3.1要求理论值计算特性阻抗控制的范围为60欧姆±8%：
4.3.3.2产品的制作参数要求如下：
1）客户原本设计的特性阻抗线线宽：150um,
2）客户原本设计的与特性阻抗线相邻的线距最小为：100um
3）与特性阻抗线相邻的介层的厚度要求为:105um±15um
RC% 68压合后的介质厚度为71±8UM，RC%62压合后的介质厚度为65±8UM
5）当选用几种Prepreg同时压合时，则采用最高的介电常数与最低的介电常数的平均值进行计算。
6）内层板材铜厚计算数据:
板材铜厚是70um用62um计算，板材铜厚是35um用30um计算，板材铜厚是18um用16um计算.
3) 2116 Prepreg
A、介电常数为4.3±0.2
B、压合后的介质厚度为(内层100%残铜理论值)：
PCB生产工程阻抗制作规范
工程阻抗制作规范1.目的规范制作阻抗P C B的阻抗计算和阻抗图形设计方法，确保成品的阻抗符合规定。
2.适用范围适用于本厂客户要求阻抗控制的P C B的阻抗设计及之C A M制作的阻抗图形设计。
3.名词解释3.1特性阻抗(C h a r a c t e r i s t i c I m p e d a n c e)：当一条导线与大地绝缘后，导线与大地彼此之间的阻抗。
3.2差分阻抗(D i f f e r e n t i a l I m p e d a n c e)：二条平行导线与大地绝缘后的阻抗，两条导线与大地彼此之间的阻抗。
4.阻抗控制的制作规格范围一般地，对于成品产品来说，我司控制的阻抗值的规格范围为±10%,如客户又特别要求，可根据客户设计的产品结构或客户要求的阻抗规格制作。
4.1 与阻抗控制计算有关的各个材质的计算参数如下：⑴. 芯板：介电常数为4.5±0.2操作中，根据客户要求，以及产品的需要，可向板材供应商了解芯板的具体层压结构，然后依照该芯板的Prepreg配方的介电常数来计算。
⑵. 7628 PrepregA、介电常数为4.5±0.2B、压合后的介质厚度为(内层100%残铜理论值)：RC%47 压合后的介质厚度为190±10UM，RC%43 压合后的介质厚度为180±15UM。
⑶. 2116 PrepregA、介电常数为4.3±0.2B、压合后的介质厚度为(内层100%残铜理论值)：RC%54 压合后的介质厚度为118±10UM，RC%50 压合后的介质厚度为105±10UM。
⑷. 1080 PrepregA、介电常数为4.2±0.2B、压合后的介质厚度为(内层100%残铜理论值)：RC68% 压合后的介质厚度为71±8UM，RC%62 压合后的介质厚度为65±8UM。
⑸. 当选用几种Prepreg同时压合时，则采用最高的介电常数与最低的介电常数的平均值进行计算。
PCB做板阻抗要求
PCB做板阻抗要求PCB (Printed Circuit Board)是电子产品中常见的元件基板，在现代电子技术中扮演着重要的角色。
在PCB设计和制造过程中，一个关键的要求就是满足特定的板阻抗要求。
本文将详细介绍PCB板阻抗要求的重要性、应用、设计考虑因素和制造过程中的技术。
首先，了解什么是PCB板阻抗要求是很重要的。
在电路板上的信号传输中，阻抗是指信号线上的电阻、电感和电容等的总和。
正确地控制板阻抗对于设计和制造高性能电路板至关重要。
当信号通过PCB时，如果线路上的阻抗不匹配，会引起信号反射、干扰和信号失真等问题，进而影响电路的性能和可靠性。
对于不同的应用场景，PCB板阻抗要求也不同。
例如，在高速数字通信系统、宽频带射频通信系统和高频率电子设备中，要求更严格的板阻抗控制，以确保信号传输的稳定性和准确性。
而在一般的低频电子产品中，对板阻抗的要求相对较低。
因此，设计和制造过程中需要根据不同应用场景来确定PCB板阻抗的要求。
在PCB板阻抗设计方面，需要考虑的因素有很多。
首先是PCB的层堆栈构造。
层堆栈是指PCB板上不同层的结构和排列方式。
通常情况下，高速和高频率应用需要更多的层来实现更好的阻抗控制。
其次是PCB板上线路的布局和走线方式。
规划合理的线路布局和走线方式可以降低信号的干扰和互相影响，提高整体的信号完整性。
此外，还需要考虑信号线的宽度和间距、板材的介电常数等因素。
PCB板阻抗的制造过程中，也有一些关键的技术需要注意。
首先是选用合适的板材。
不同的板材具有不同的介电常数和损耗切角等特性。
正确选择板材可以满足所需的板阻抗要求。
其次是合理的堆叠方式。
通过优化层堆栈结构、调整层间距等方法可以减小信号之间的干扰和影响。
还需要注意制造工艺中的控制参数，例如线路的涂覆厚度、铜层的厚度控制等。
总的来说，PCB板阻抗要求是电子产品成功设计和制造的重要因素之一、合理的板阻抗设计可以保证电路的高性能和可靠性，有效地解决信号传输中的问题。
阻抗设计规范
一.阻抗：（Impedance,Z）1电流在交流线路中流动时，其所遭遇的阻力。
2对印制电路板而言，是指在某一高频之下，某一线路层对一项对层(通常指最近的接地层)总合之阻抗。
（电阻、电容抗、电感抗）简而言之，亦即评估线路之均匀性及介质层厚度之均匀性。
3阻抗控制的目的：就是要将双面及多层板讯号线在高频工作中的阻抗值，控制在某一数值范围内。
二.单端阻抗（Characteristic Impedance）在计算机，无线通信等电子信息产品中、PCB的线路中的传输的能量，是一种由电压与时间所构成的方形波信号（Square wave signal）称为脉冲（Pulse）它所遭遇的阻力则称为特性阻抗，其理论公式为，引起特性阻抗的重要原因：无损耗条件下，导体间的电感L与电容C Z。
=//三.差动阻抗（Differential Impedance）由两根差动信号线组成的控制阻抗的一种复杂结构,驱动端输入的信号为极性相反的两个信号波形,分别由两根差动线传送,在接收端这二个差动信号相减,由于感应噪声同时作用于二根信号线,从而相互抵消.这种方式主要用于高速数模电路中以获得更好的信号完整及抗噪声干扰.四阻抗匹配三要素输出阻抗(原始主动零件)、特性阻抗（传输线）、输入阻抗（被动零件）阻抗匹配能减少在信号传输途中或终端所产生的能量反射和损失，降低杂波及串扰，杜绝失真及减少信号传输中的延迟，使信号的能量得到完整的传输。
所以阻抗控制其实就是让系统中每一个部分都具有相同的阻抗值，而其目的则在消除介面的反射杂讯。
五影响阻抗之因素2:阻抗COUPON设计单端阻抗:信号线设计长度为6 Inch差分阻抗: 信号线设计长度为6 Inch单端与差分的COUPON设计模块相同,只是一个为单线一个为双线.无论是单端模块还是差分模块,测试孔的位置必须与以上模块相同,否则将造成无法测试.3 COUPON的放置方式1.依据客户原稿设计2.设在折断边上(工艺边上)3.另设阻抗条(见以上附图所示)4 屏蔽层的判定5.Polar SI8000阻抗计算软件的应用.外层单端阻抗计算模块H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内) 注:1.阻焊越厚阻值越低,影响值会在3ohm以内,如成品板实测阻值偏高,可多盖两次阻焊膜,以降低阻值2.阻值控制范围:单端35-75 ohm差分90-140 ohm外层差分计算模块H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度C3 基材部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)内层差分阻抗计算模块H1 绝缘层的厚度(与对应屏蔽层间的厚度)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)H2绝缘层的厚度(与对应屏蔽层间的厚度)Er2介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)差分阻抗与周围铜皮有间距,计算模块.H1 绝缘层的厚度(对阻抗影响极大)Er1 介电常数值(普通FR-4板材一般在4.2-4.8之间)W1 成品线底宽度W2 成品线面宽度(线面宽度一般会比线底宽度小1mil左右)S1 成品线间距G1信号线周围铜皮的大小(按101输入)G2信号线周围铜皮的大小(按100输入)D1信号线与周围铜皮的间距T1 成品铜铂厚度(成品铜铂厚度一般在1.2-1.4mil)C1 基材部分阻焊厚度(阻焊厚度一般在0.4-0.8mil)C2 信号线部分阻焊厚度C3 基材部分阻焊厚度CEr 阻焊介电常数Impedence 最终理论阻抗值(计算出来的理论值与客户要求的实际值不得相差2 ohm以内)。
阻抗制作规范 CAM
保证特性阻抗板工程设计和制作质量。
2.0 适用范围：适用于特性阻抗板的工程设计和制作。
3.0 职责：3.1 工程设计人员采用CITS25或SI6000软件进行辅助设计；3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格；3.3 工程人员负责阻抗板工程制作处理；3.4 工程QA人员负责对阻抗设计和制作的检查；3.5 资料室人员负责菲林的检查。
4.0 阻抗测试合格标准：4.1阻抗要求值50以下，则其允许公差为+/-5欧姆；4.2阻抗要求值50以上，则其允许公差为+/-10%；4.3不在公差范围之内的均判定为不合格；4.4测试有效位置为测试附连片的3-7 INCH处，单点均在范围内视为合格。
5.0 制作程序：5.1工程人员根据顾客资料中提供的设计参数，采用CITS25或SI6000进行阻抗值计算，确定能否满足顾客阻抗值要求，若能满足其要求，按正常制作程序进行即可；若不能满足顾客阻抗值要求，则需要考虑重新设计及与顾客沟通确认设计参数，其具体的操作参照《非常规合同评审规范》；5.2工程人员确定好各参数，则在制作工程文件时按顾客要求的参数或经顾客确认的参数和《工程MI制作规范》制作工程资料，并填写《制造说明》、《特性阻抗制造说明》中的相应项目。
6.0 规范内容：6.1阻抗设计相关参数：6.1.1介质层厚度与介电常数(生益材料):6.1.1.1半固化片的厚度参数表：介质厚度HOZCopper/Gnd Gnd/Gnd Copper/Signal Gnd/Signal Signal/Signal1080 2.8 2.6 2.5 2.4 2.22116 4.6 4.4 4.2 4.0 3.87628 7.3 7.0 6.8 6.7 6.61OZ1080 2.8 2.6 2.5 2.4 2.22116 4.5 4.3 4.1 3.9 3.77628 7.1 6.8 6.6 6.5 6.4如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
阻抗板的制作培训
阻抗板的制作培训1.线宽/线距常规下侧蚀因子在2.0-2.5左右。
为了方便计算，在常规板制作计算时，使用计算线宽如下表：（对于非常规铜厚时则需要参考侧蚀因子进行计算及与工艺人员进行确认）。
使用计算间距（S ）为顾客设计间距。
（注：W 0=顾客设计线宽）铜厚常规下，内层基铜厚为1OZ 、0.5OZ 、2OZ ，外层基铜铜厚为HOZ 、１OZ 、2OZ 。
常规情况下内层的基铜厚就是其成品的计算厚度。
阻焊的厚度与对阻抗值的影响阻焊厚度为10um 对单端的阻抗值影响为1-3ohm （4%-6%），计算时定为减小2ohm ，外层设计计算时采用不盖阻焊的方法进行软件计算，再减去阻焊对阻抗值的影响而得到设计阻抗值。
阻焊厚度对差分阻抗影响较大，减小为5-12ohm ，计算时采用盖阻焊的模式来进行计算。
制作阻抗附连片用于阻抗测试：1阻抗附连片设计在板边，方向与阻抗线布方向平行，若阻抗线两个方向，原则上选用短边，但若短边长度不足9英寸或出现特殊情况如金手指等则将其设计在长边。
如图示。
100mil2 阻抗附连片与板平行，距离成品板间距100mil 。
3 测试线设计不小于7.5英寸,测试孔为PTH 孔,成品孔径要求1.25mm ，一般线路焊盘为80mil,而其阻焊盘为88mil,内层隔离焊盘和花焊盘按相关规范设定，要求阻抗最靠近板边的测试焊盘距离板边距离为30mil 左右，设计最小开料尺寸为佳。
4在开料尺寸比较小的情况下，为满足阻抗线的长度的情况下，往往需要另外加大开料，在阻抗线对不是很多情况下，可以将阻抗线做为曲线。
如下图示d=100mil 。
5 对于每组测试线，只需要一端有测试焊盘（孔）即可，另一端为悬空。
如下图所示：L1 6 从减小附连边角度出发，相邻对阻抗线的间距越小越好，但太近，会产生耦合干扰，所以同层相邻阻抗线对的间距需保证有100mil 。
L17单端测试要求：测试线对应的测试的孔与PLANE 层对应测试的孔间距为X 和Y 方向上均为100MIL 。
PCB设计生产通用规范
PCB设计生产通用规范为规范PCB设计和生产加工质量，减少模块产品检验和装配中的不良率，制定本规范，福润得与PCB加工厂应共同遵守。
PCB加工厂在制作模具过程中发现有不符合本规范的设计，应要求福润得改正或书面说明，福润得IQC在进厂检验或生产过程中发现有不符合本规范的PCB且无福润得工程部书面说明的，可要求退货或赔偿损失。
12345、MARK点处于小板对角位置，必须1圆1方，且与电源、地、信号不相连。
6、拼版为保证PCB和钢网的一致性，福润得发出的只能是已完成拼版的PCB图，以避免PCB制造厂自行拼版可能导致的与钢网不一致的问题，PCB制造厂有权拒绝不符合本要求的投板申请。
7、定位孔对于有工艺边的PCB，在工艺边设置定位孔，否则使用PCB天线端子RFIN作为定位孔，该孔为ø1.5。
注意：在PCB上随意开定位孔可能造成生产过波峰时锡面溢出到贴片面造成短路8、焊盘防氧化处理福润得认可两种防氧化处理模式，分别是无铅沉锡和OSP，OSP工艺要求能承受三次回流仍能保证可靠焊接。
注意：因考虑贴片焊接质量，福润得不接受采用喷锡工艺的PCB。
9、针床检测样板及小批必须使用针床或飞针全检。
批量供货使用针床检查。
1011、冲板模具加工对于批量生产，制作冲板模具前，必须提前和福润得联系，以避免福润得后续改版所造成的模具浪费。
12、样品与批量PCB厂家在样品工程设计过程中，应充分考虑批量生产工艺，样品得到确认后，批量应完全按照样品来生产，尤其是拼版和小板尺寸、定位孔等，以避免批量生产使用冲板模具而样品使用数控铣带来的误差。
13、送货要求1）每个拼版问题小板不能超过1块，且必须将问题产品用ROHS笔明显标识出来；2）所有有问题小板的拼版应单独包装；3）送货时除订货数量外，应多送一个拼版且单独包装，以作为进厂检验留样样板；4）在正常储存条件下，不开封12个月内，产品包装应能保证PCB的可焊性要求。
福润得数码科技有限责任公司工程部。
PCB阻抗制作过程控制
阻抗制作过程控制一、目的：自进入信息时代以来，信号传输高频化和高速数字化的发展是极快的，其应用也越来越广泛，当今的互联网、物联网、云计算，到即将出现的“工业4.0”（中国版为“中国制造2025”）等的工业技术和信息技术，都需要信号传输（或处理）高频化或高速数字化。
如何保证各种信号完整性，也就是保证信号质量，成为难题，此时，需要借助传输线理论进行分析，控制信号线的阻抗匹配成为关键。
二、阻抗介绍：1、信号完整性在信号在传输过程中，会因为阻抗问题导致损耗或失真，影响传输效果。
信号传输图见图1所示。
图1 信号传输眼图2、阻抗模块介绍常见的阻抗要求（差分阻抗&特性阻抗），及对应的阻抗线宽、线距、介质层、应用，如表1、表2。
表1 差分阻抗要求表2 特性阻抗要求三、阻抗影响因素及各因子影响度3.1 线宽与阻抗关系线宽与阻抗成反比，线宽越大阻抗越小，线宽越小阻抗越大；线距与阻抗成正比，线距越大阻抗越大，线距越小阻抗越小。
（1）当外层特性阻抗线宽W≤127μm，线宽变化13μm时，阻抗变化4.1Ω~3Ω，当线宽W在127 μm＜W≤254 μm时，线宽变化13 μm时，阻抗变化2.7~1.8Ω；（2）当外层差分阻抗线宽W≤152 μm，线宽变化13 μm时，阻抗变化6.7Ω~4.3Ω；当外层差分阻抗线宽在152μm＜W≤254μm时，线宽变化13μm时，阻抗变化3.7Ω~2.2Ω；线距S≤114 μm，线距离变化13 μm，阻抗变化4.1Ω~3.1Ω，线距114 μm＜S ≤152 μm，线距离变化13 μm，阻抗变化2.5Ω~2.1Ω。
参考图3。
综上，当阻抗线宽W≤152 μm时，线宽偏离中值上限或偏离下限对阻抗影响度较大，如表。
图2 外层特性阻抗线宽与阻抗变化关系图图3 外层差分阻抗线宽与阻抗变化关系图3.2 介质层厚度与阻抗关系介质层厚度与阻抗成正比，介质层厚度越厚阻抗越大；介质层厚度薄厚阻抗越小。
特性阻抗板的制作
特性阻抗板的制作1．特性阻抗的含义：直流电的电流通过一个导体时会受到一个阻力，这个阻力称为电阻（R）。
当交流电的电流通过一个导体时，同样也受到一个阻力，但所不同的是，这种阻力和前面所述的直流电流所遇到来自电阻的阻力外，还有感抗（XL）和容抗（XC）的阻力的问题。
因此，电路或元件对通过其中的交变电流所引起的阻碍作用，称为阻抗（impedance）。
在计算机、无线通信等电子信息产品中，PCB的线路中的传输的能量，是一种由电压与时间所构成的方形波信号（square wave signal），称为脉冲（pulse）。
它所遭遇的阻力则称为特性阻抗。
当发送器件和接受器件的阻抗与线路一致时，信号才能比较完整的从发送器件传送到接受器件。
在pcb板中，金属导线长度大于信号传送波长的1/7时，就应按信号线处理，要考虑它的特性阻抗。
2．特性阻抗板的工程制作首先根据用户的阻抗要求，查找用户要求的阻抗线在用户文件中是否存在，如果不存在，应及时与用户沟通，确认是否有该种阻抗线和阻抗要求。
用阻抗计算软件Polar si8000计算出层压结构。
固定的参数设定如下：FR4基材，半固化片，阻焊油墨的介电常数暂定为4.2，18u铜箔厚度为0.7mil，35u铜箔为1.4mil。
外层如果采用18u 铜箔，成品后其铜厚为1.9mil。
阻焊油墨厚度都设置为0.8mil。
同时请注意采用相对应的结构模式（模式种类很多）。
通过对各种可变参数（线宽，间距，介质层厚度，铜厚）的调整，计算出适用于我厂工艺要求的层压结构和各阻抗线条的理论宽度。
如果线宽调整比较大，应与用户沟通，取得用户的同意。
计算出线条宽度后要考虑线条补偿后，间距是否符合工艺要求。
3．阻抗测试板的制作原理。
阻抗测试板具有和主 PCB 相同的分层和迹线构造（线宽和间距），同时和 PCB 的阻抗相同，这是非常精确的。
进而测试试样就足以确定线路板的阻抗是否正确了。
3.1 单端阻抗。
方焊盘和圆焊盘中心距离为140mil，两端圆焊盘与圆焊盘中心距离为大于或等于6in（约160mm）。
阻抗设计制作规范
1.0 目的：保证特性阻抗板工程设计和制作质量。
2.0 适用范围：适用于特性阻抗板的工程设计和制作。
3.0 职责：3.1 工程设计人员采用CITS25软件进行辅助设计；3.2 工程设计阻抗值应保证在阻抗要求值的+/-5%之内，不在公差范围之内的均不合格。
3.3 工程人员负责阻抗板工程制作处理；3.4 工程QA人员负责对阻抗设计和制作的检查；3.5 资料室人员负责菲林的检查。
4.0 阻抗测试合格标准：4.1阻抗要求值50以下，则其允许公差为+/-5欧姆；4.2阻抗要求值50以上，则其允许公差为+/-10%；4.3不在公差范围之内的均判定为不合格；4.4其中测试有效位置为测试附连片的3-7INCH处，单点均在范围内视为合格。
5.1 制作程序：5.1.1工程人员根据客户资料确定阻抗设计阻抗值要求及提供的参数要求；5.1.2工程人员采用CITS25进行阻抗设计计算，根据要求确定各对应参数；若有参数与客户提供参数要求有所到之处不符则需要重新考虑设计或与客户沟通确认设计参数；5.1.3工程人员确定好各参数则在制作工程文件时按客户要求参数和《工程MI制作规范》制作工程资料，并填写《特性阻抗制作说明》。
6.0 规范内容：6.1阻抗设计相关参数：6.1.1介质层厚度与介电常数(生益材料):如果介质在HOZ和1OZ铜箔之间，其厚度按HOZ情况计算。
半固化片的计算6.1.1.2芯板厚度参数表：6.1.1.3介电常数：不同的组合介质、厚度介电常数：对介电常数的取值，要关键看其介质的厚度来对应查找其对应的介电常数，可以按最接近的原则进行选择。
如果客户提供板材，则按客户客户提供板材的介电常数取值。
6.1.2线宽/线距常规下侧蚀因子在2.0~2.5左右。
为了方便计算，在常规板制作计算时，使用计算线宽如下表：（对于非常规铜厚时则需要参考侧蚀因子进行计算及与工艺人员进行确认）。
使用计算间距为客户设计间距。
（注：W0=客户设计线宽）6.1.3铜厚常规下，内层基铜厚为1OZ、0.5OZ，外层基铜铜厚为HOZ。
阻抗生产规范
阻抗板生产制作规范
4.7.4、显影放板时必须将有阻抗线控制那一面朝下放板，如两面都有阻抗线的板，阻 抗线较多或线路较密的一面朝下放板生产。 4.7.5、生产的阻抗板QA抽检时按AQL0.40 进行抽检,并严格按0收1退执行。 4.8图形电镀： 4.8.1、注意夹板方式及电镀参数的控制，保证板面铜厚尽可能一致；如果阻抗条设计 在板边，且上夹具后有阻抗条的一边靠近缸壁，那么电镀时最外边的夹具上应夹边条 。 4.8.2、没做过的板需做首板，按要求参数做一飞巴板后，随机抽1PNL送物理室打切片 确认孔铜、面铜、锡厚是否合格，合格后随机抽1-2PNL板进行蚀刻，蚀刻时确保线宽/ 线距在MI要求范围内,并送物理室进行阻抗值检测，根据具体结果再决定后面如何做板 。 (注:铜厚、线宽与阻抗值成反比) 4.9蚀刻： 4.9.1 、每批阻抗板蚀刻时需做1—2PNL首板送物理室检测阻抗值，首板生产时操作员 需记好生产的参数，依据阻抗仪检测的结果来调整蚀刻参数及线宽的大小。 4.9.2、生产过程中停机、未连续生产同一型号的阻抗板达1小时或超过1小时以上需按 4.9.1要求重做首板检测阻抗值确认OK后才能批量生产。
谢谢观赏
深圳市捷兴达电子有限公司
阻抗板生产制作规范
4.3内层蚀刻： 4.3.1、 阻抗线宽（阻抗条及板内阻抗线）要求控制在要求的中上限。例如：阻抗线宽 要求：0.20mm,公差+/-10%，那么蚀刻后要求阻抗线宽控制在0.20mm--0.22mm之间 。（因棕化时有微蚀或返工，对线宽有一定影响） 4.3.2、蚀刻放板时需将有阻抗线控制那一面朝下放板，如两面都有阻抗线的板，阻抗 线较多或线路较密的一面朝下放板生产。 4.3.3、阻抗板必须先做首板满足要求后才能批量生产，如不合格，需重新做首板，直 到合格后才可批量生产。 4.3.4、阻抗板批量生产过程中必须加严检测频率，每生产30PNL做一次线宽检测，发 现异常及时知会相关人员跟进改善。 4.4 AOI： 4.4.1、阻抗线如有开路及缺口，可以进行邦线，但邦线后必须加严检测，保证邦线后 的阻抗线线宽及结合力能够满 足要求。 4.4.2、阻抗条上如有开路及缺口，同样必须邦线，其在后序的阻抗检测中，检测阻抗 条的结果同样可以代表生产板的阻抗情况。
阻抗板注意事项
1.阻抗条GERBER由CAM制作，MI在拼版时留出间距。
2.阻抗条只能放到板的中间，尽量不要放置于板边，特殊情况如果阻抗条放置于板边时需要在阻抗条周围加铜皮保护(内外层均加铜皮)。
3.MI在拼版间尽量考虑其板材利用率，尽量不要因为加阻抗条影响板材利用率。
如果同一层有几种不同的阻抗线，尽量考虑将阻抗条分成两个和三个，以免阻抗条太宽影响板材利用率或留边宽度。
4.如果客户交货需要提供阻抗条，必须考虑成型前电脑V-CUT时阻抗条不被V断！成型后手工V-CUT可以不做考虑。
5.目前我司能制作的阻抗类型只有单线阻抗(single ended impedance)、差分阻抗(differential impedance)、共面阻抗(coplanar impedance)三种。
另外还有一种层间差分阻抗（Broadside Coupled Stripline），遇到层间差分阻抗时需要及时提出应该如何制作。
6.MI流程中设计有“蚀刻后阻抗测试”及“阻抗测试”，“阻抗测试”流程放置于“丝印阻焊”后面“丝印字符”前面。
7.外层“蚀刻后阻抗测试”因没有丝印阻焊，阻值会比成品阻值大。
外层“蚀刻后阻抗测试”阻值公差与成品阻值公差要求一致，如某特性阻抗线阻值要求为50+/-10%ohm，蚀刻后阻抗值用POLAR 9000计算出为53ohm，MI中阻值按53+/-5ohm填写！8.不同层的阻抗线在设计阻抗条时按附件“IMPEDANCE.JPG”图片中设计方法，尽量减少阻抗条的宽度，提高板材利用率。
9.相邻的阻抗线不能互相屏蔽（即互相重叠）。
如普通六层板，L2和L5层分别为大铜皮，L3和L4层的阻抗线都需要参考L2和L5层，在制作阻抗条时L3和L4层的阻抗线不能重叠。
10.在制作MI时如果L3面的阻抗线，参考层为L2和L5层，MI在线路菲林中注明：L3面*.**mm的特性阻抗线，成品阻值控制在50+/-10%欧姆！参考层为L2和L5层。
阻抗板生产制作规范
制作工艺H1变化较小，对阻抗的波动影响不大。
一般情况下基材25um时成品厚度为23-25um之间。
⑥C1、C2、C3是覆盖膜压合后在信号线及信号信层基材PI表面的厚度。
对阻抗有一定的影响。
由材料厚度决定,对改善阻抗关系帮助较小。
5.2.2 B类，阻抗线背面主为为PI基材，没有铜皮或网格此类结构阻抗值比A类明显大很多。
此类结构的差分阻抗模型中，台虹无胶基材Er1取3.5计算。
CEr取3.8进行模拟计算。
模拟计算时，覆盖膜FHT0520时 H1取24um，T1取17um，6.3.1沉铜后需检查背光，背光级数要求9.5级以上。
6.3.2闪镀铜需要检首挂板的输出电流，要求与设定电流一致，偏差在±10%之内可接受。
每个缸均需要测量。
6.3.3闪镀铜后，需抽测5%的面铜厚度，要求控制在2--6um之间。
同时首板需要检测孔铜厚度。
6.3.4图形电镀时，需严格控制二次铜厚度，要求孔铜总厚度在8-15um即可（特殊要求除外）。
因此二次镀铜只需电6-10um即可，要防止二次镀后孔环位置的高低差过大，导致做线路时，孔环位置断颈而开路。
一次铜与二次铜之间的高低差不得超过15um。
首板需要检测此数据。
取1PNL测5个点。
取4个角及中间测量，优先取切片孔。
6.3.5电镀阻抗板每款更换型号时需进行首挂板随机抽取1PNL、3个切片确认孔铜、面铜及孔环高低差是否合格,不合格时需及时调整参数。
6.4流程(菲林房)及湿流程(DES)：6.4.1贴膜：6.4.1.1贴膜需根据板的最小线间距选择干膜，线间距≤60um时，选用20或25um厚的干膜。
反闪镀菲林时选用25或30um干膜.6.4.1.2贴膜人员需要将选用的干膜规格厚度标注在流程卡贴膜位置，以便显影人员根据干膜厚度设定显影速度。
6.4.2曝光：6.4.21针对阻抗板，干流程需先要做首板，首板取2PNL经曝光、显影、蚀刻后测量阻抗值后才算完成，显影后需要测量线宽及线间距,要求线宽在菲林值正±10%之内。
制作阻抗设计原则
制作阻抗设计原则一．影响阻抗值的因素:<1> 介电质常数,与阻抗值成反比 [Er 值愈高 , Z0值愈低]<2> 线路层与垫地层间介电层厚度,与阻抗值成正比,参考基板及PP 之压合厚度 [介层愈厚 , Z0值愈高]<3> 线宽,与阻抗成反比 [线宽愈细 , Z0值愈高] <4> 铜厚,与阻抗值成反比 [铜愈厚 , Z0值愈低]=>内层为基板铜厚,厂内1OZ=1.2 MIL,外层为铜箔厚度+镀铜厚度 (ie.依据孔铜规格而定,孔铜min0.8时铜后取1.7mil)<5> 差动阻抗相邻线路与线路之间的间距,与阻抗值成正比 [Spacing 愈小 , Z0值愈低] <6> 线路层与线路层间介电层厚度,与阻抗值成反比 <7> 防焊漆厚度,与阻抗值成反比[绿漆愈厚 , Z0值愈低]二. 阻抗 Type 说明1.特性阻抗计算：1.1.Surface Microstrip1.2. Coated Microstrip1.3.Embedded Microstrip1.4. Symmetrical Microstrip1.5. Offset stripline2.差动阻抗计算：2.1. Edge-coupled Surface Microstrip2.2.Edge-coupled Coated Microstrip2.3.Edge-coupled Embedded Microstrip2.5.Edge-coupled Offset stripline3. Coplanar 阻抗计算:3.1 Surface Coplanar Line3.2 Coated Coplanar Line3.3 Embedded Coplanar Line3.4 Offset Coplanar Stripline。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
制作工艺H1变化较小，对阻抗的波动影响不大。
一般情况下基材25um时成品厚度为
23-25um之间。
⑥C1、C2、C3是覆盖膜压合后在信号线及信号信层基材PI表面的厚度。
对阻抗有一定的
影响。
由材料厚度决定,对改善阻抗关系帮助较小。
5.2.2 B类，阻抗线背面主为为PI基材，没有铜皮或网格
此类结构阻抗值比A类明显大很多。
此类结构的差分阻抗模型中，台虹无胶基材Er1取
3.5计算。
CEr取3.8进行模拟计算。
模拟计算时，覆盖膜FHT0520时 H1取24um，T1取17um，
6.3.1沉铜后需检查背光，背光级数要求9.5级以上。
6.3.2闪镀铜需要检首挂板的输出电流，要求与设定电流一致，偏差在±10%之内可接受。
每个缸
均需要测量。
6.3.3闪镀铜后，需抽测5%的面铜厚度，要求控制在2--6um之间。
同时首板需要检测孔铜厚度。
6.3.4图形电镀时，需严格控制二次铜厚度，要求孔铜总厚度在8-15um即可（特殊要求除外）。
因此二次镀铜只需电6-10um即可，要防止二次镀后孔环位置的高低差过大，导致做线路时，
孔环位置断颈而开路。
一次铜与二次铜之间的高低差不得超过15um。
首板需要检测此数据。
取1PNL测5个点。
取4个角及中间测量，优先取切片孔。
6.3.5电镀阻抗板每款更换型号时需进行首挂板随机抽取1PNL、3个切片确认孔铜、面铜及孔环
高低差是否合格,不合格时需及时调整参数。
6.4流程(菲林房)及湿流程(DES)：
6.4.1贴膜：
6.4.1.1贴膜需根据板的最小线间距选择干膜，线间距≤60um时，选用20或25um厚的干膜。
反
闪镀菲林时选用25或30um干膜.
6.4.1.2贴膜人员需要将选用的干膜规格厚度标注在流程卡贴膜位置，以便显影人员根据干膜厚
度设定显影速度。
6.4.2曝光：
6.4.21针对阻抗板，干流程需先要做首板，首板取2PNL经曝光、显影、蚀刻后测量阻抗值后才
算完成，显影后需要测量线宽及线间距,要求线宽在菲林值正±10%之内。
线间距在菲林要
求值的±0.015mm之内。
D1在±0.015mm.之内。
阻抗值合格后可方批量对位曝光。
工程需
在蚀刻后注明要求的阻抗值范围。
此首板的目的是确认菲林及研发设计是否正确。
6.4.2.2曝光生产过程中，每生产1PNL板用粘尘辘清洁菲林一次；每生产曝光5次用酒精对曝光
玻璃、麦拉清洗一次，每生产50PNL菲林进行检查一次、每生产100PNL更换一次沾尘纸。
每1小时清浩一次对位光台。