电工学-第13章时序逻辑电路

1
CP R S
2
3
4
多次翻转
Q
大连理工大学电气工程系
18
第 13 章 时 序 逻 辑 电 路
二、JK 触发器
1. 电路结构
主从型电路结构 S = J Qn R = K Qn SD 从触发器的输出状态 由主触发器的状态决定 CP：0 → 1 主触发器打开 — 接受信号 从触发器关闭 — 输出状态 不变 CP：1 → 0 主触发器关闭 — 不接受信号 从触发器打开 — 输出相应状态
大连理工大学电气工程系
10
第 13 章 时 序 逻 辑 电 路
13.2 钟控双稳态触发器
时钟脉冲：指挥各触发器动作的信号。 钟控触发器：又称同步触发器。 Q 按逻辑功能分类：
RS 触发器、JK 触发器、 D 触发器、T 触发器。
& 1 SD & 3 S 4 S′ 2 R′ Q
&
一、RS 触发器
1. 电路结构
大连理工大学电气工程系
3
第 13 章 时 序 逻 辑 电 路
一、输入为低电平有效的基本 RS 触发器
1. 电路
Q Q
触发器的状态： 规定: Q 端的状态为 触发器的状态。 逻辑状态相反 Q=0 Q=1
R
& 1 S 2
&
复位状态
Q=1 Q=0
置位状态
大连理工大学电气工程系
4
第 13 章 时 序 逻 辑 电 路
&
1 SD 2 R′ 4
& RD
0
&
S′ 3
0
&
R 0 0
S 0 1
Qn+1 Qn 1
0
1
S
1 1
CP R
1
1
0
1
不定
大连理工大学电气工程系
16
第 13 章 时 序 逻 辑 电 路
3. 触发方式
电平触发方式 CP ＝1 接受信号，并立即输出相应信号：高电平触发 CP ＝0 接受信号，并立即输出相应信号：低电平触发
1
1
0
1
大连理工大学电气工程系
13
第 13 章 时 序 逻 辑 电 路
1
Q Q
0
(2) CP = 1 时
导引门 3、4 打开， 接收 R、S 的信号。
&
1 SD 2 R′ 4
& RD
0
&
S′ 3
1
&
R 0 0
S 0 1
Qn+1 Qn 1
1
S
0 1
CP R
1
1
0
1
大连理工大学电气工程系
14
第 13 章 时 序 逻 辑 电 路
Q
Q Q Q
1S C1 1R SD S CP R RD 高电平触发
1S C1 1R
SD S CP R RD
低电平触发
大连理工大学电气工程系
17
第 13 章 时 序 逻 辑 电 路
[例 13.2.1] 已知高电平触发 RS 触发器，R 和 S 端 的输入 波形如图所示，而且已知触发器原为 0 态，求 输出端 Q 的波形。 [解]
1S C1 1R
0
J CP K
0
Q Q
1
(2) CP = 1 时
导引门 3、4 打开， 接收 R、S 的信号。
&
1 SD 2 R′ 4
& RD
1
&
S′ 3
0
&
R 0 0
S 0 1
Qn+1 Qn 1 0
0
S
1 1
CP R
1
1
0
1
大连理工大学电气工程系
15
第 13 章 时 序 逻 辑 电 路
1
Q
1
Q
(2) CP = 1 时
导引门 3、4 打开， 接收 R、S 的信号。
大连理工大学电气工程系
6
第 13 章 时 序 逻 辑 电 路
S ：直接置 1 端
直接置位端 置1 1
Q
R
0
Q
S 1
1 0 0
1
0 1
R
& 1 S 2
&
0
1
0
Qn Qn+1 0 Qn 1 0 0 1 0 1 1 1 1 0 1
大连理工大学电气工程系
7
第 13 章 时 序 逻 辑 电 路
R 不定 1
& 2 R′ & 4 RD
1
S
0
CP
R 设置初态为 0
大连理工大学电气工程系
12
第 13 章 时 序 逻 辑 电 路 Q
保持原态
Q
(2) CP = 1 时
导引门 3、4 打开， 接收 R、S 的信号。
&
1 SD 2 R′ 4
& RD
1
&
S′ 3
1
&
R 0 0
S 0 1
Qn+1 Qn
0
S
0 1
CP R
Q
Q
从触发器 1S C1 1R RD
主触发器 1S C1 1R
J CP K
大连理工大学电气工程系
19
第 13 章 时 序 逻 辑 电 路
保持不变
Q Q
2. 逻辑功能
J 0 0 K 0 1 Qn+1 Qn
SD 从触发器 1S C1 1R RD
1
1
0
1
S = J Qn R = K Qn
0
0
Q Q 主触发器
四门钟控型电路结构 门 1、2 组成基本 RS 触发器，门 3、4 组成 导引电路。
RD &
CP
R
大连理工大学电气工程系
11
第 13 章
2. 逻辑功能
Q
设置初态为 1 Q 时 序 逻 & 辑 1 电 路 SD 1 S′ & 3
(1) CP = 0 时
导引门 3、4 被封锁。 触发器保持原态： Qn+1 = Qn
大连理工大学电气工程系
9
第 13 章 时 序 逻 辑 电 路
二、输入为高电平有效的基本 RS 触发器
1. 电路
Q Q
2. 真值表 R S 0 0 0 1 1 0 Qn+1 Qn 1 0
≥1 1 2
≥1
R
S Q Q
3. 逻辑符号
1
1
不定
S
R
R 和 S 端部不加一个小 圆圈，表示输入信号为 高电平有效。
2. 逻辑功能
R 保持原态
Q Q
S
1 1 0
1 0 1
R
& 1 S 2
&
1
1
0
0
Qn Qn+1 0 0 Qn 1 1 0 1 0 1 0 1
大连理工大学电气工程系
5
第 13 章 时 序 逻 辑 电 路
R ：直接置 0 端
直接复位端
置0 0
Q
R
1
Q
S 1
1 0 0
1
0 1
R
& 1 2
&
S
1
0
0
Qn Qn+1 0 Qn 1 0 0 0 1 0 0 1 0 1
电子技术
第13章
13.1 13.2 13.3 13.4 13.5
时序逻辑电路
基本双稳态触发器 钟控双稳态触发器 寄存器 计数器 集成定时器
返回主页
上一章
下一章
2
第 13 章 时 序 逻 辑 电 路
13.1 基本双稳态触发器
双稳态触发器： 由门电路加上适当的反馈而构成的一种新 的逻辑部件。 双稳态触发器与门电路区别： 双稳态触发器输出电平的高低不仅取决于 当时的输入，还与以前的输出状态有关，是有 记忆功能的逻辑部件。
Q
S 1
1 0 0
1
Q
1
0 1
R
& 1 S 2
&
0
0
负脉冲有效
0
Qn Qn+1 0 Qn 1 0 0 1 0 1 1 0 1 不定 1 1
大连理工大学电气工程系
8
第 13 章 时 序 逻 辑 电 路
3. 真值表 R S Qn+1
4. 逻辑符号
Q Q
0 0
1 1
0 1
0 1
不定 0
1 Qn
源自文库
S
R
R 和 S 端部各加一个 小圆圈，表示输入 信号为低电平有效。