第十三章 几种常用的时序逻辑电路
数字电子技术基础第五章时序逻辑电路PPT课件
成本低、可靠性高、性能稳定。
缺点
灵活性较差，不易于修改和扩展。
应用场景
广泛应用于计算机、通信、工业控制等领域的基础电路。
基于可编程逻辑器件的时序逻辑电路实现技术
概述
可编程逻辑器件是一种可以通过编程来实现 各种逻辑功能的集成电路。
优点
灵活性高，可以通过编程来实现不同的逻辑 功能，易于修改和扩展。
。
状态转移分析
根据状态转换图或状态机模型 ，分析在给定输入下，电路的
状态转移情况。
输出分析
根据触发时刻和状态转移情况 ，分析电路的输出情况。
异步时序逻辑电路的分析方法
建立电路模型
根据给定的异步时序逻辑电路，建立相应的 状态转换图或状态机模型。
输出分析
根据状态转移情况，分析电路的输出情况。
状态转移分析
数字电子技术基础第五章时序逻辑 电路ppt课件
目 录
• 时序逻辑电路概述 • 时序逻辑电路的基本组成 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计方法 • 时序逻辑电路的实现技术 • 时序逻辑电路的应用实例
01 时序逻辑电路概述
时序逻辑电路的定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，其输出不仅取决于当 前的输入，还与之前的输入状态 有关。
数字信号发生器的原理与实现
数字信号发生器的原理
常用中规模时序逻辑电路
输入
输出
CP Cr LD P T A B C D QA QB QC QD
× 0 ××××× ×× 0 0 0 0
1 0 ××A B C D A B C D
× 1 1 0 ××× ××
保持
×1 1 × 0 ××××
保持
1 1 1 1 ××××
计数
异步清零 同步预置 保持 计数 当同步计数器加到“1111”时，OC=TQAQBQCQD=1
计数器是一种对输入脉冲进行计数的时序逻辑电路，被计 数的脉冲信号称为计数脉冲。
7．1．1．1 计数器概念－模的概念
计数器中的“数”是用触发器的状态组合来表示，它在运 行时，所经历的状态是周期性，即总是在有限个状态中循 环，通常一次循环所包含的状态总数称为计数器的“模”。
7．1．1．2 计数器分类
7．1．2．2 中规模异步计数器 1．电路符号和引脚含义 2．逻辑功能 3．应用
7．1．2．1 异步二进制计数器
1．异步二进制加计数器
1
J0 Q0
CP
CP0
K0 Q0
J1 Q1 CP1 K1 Q1
J2 Q2 CP2 K2 Q2
1
J0 Q0
CP
CP0
K0 Q0
J1 Q1 CP1 K1 Q1
QA
QA QB QC QD CPA 7490 CPB
数字电子技术第6章 时序逻辑电路
RD—异步置0端（低电平有效） 1 DIR—右移串行输入 1 DIL—左移串行输入 S0、S1—控制端 1 D0D1 D2 D3—并行输入
《数字电子技术》多媒体课件
山东轻工业学院
4、扩展：两片74LS194A扩展一片8位双向移位寄存器
《数字电子技术》多媒体课件
山东轻工业学院
例6.3.1的电路 （P276) 74LS194功能 S1S0=00,保持 S1S0=01,右移 S1S0=10,左移 S1S0=11,并入
Q1 * ( Q 2 Q 3 ) Q1 Q1Q 3 Q 2 Q 2 * Q1Q 2 Q * Q Q Q Q Q 1 2 3 2 3 3
图中3个触发器为主从结构，下降 沿动作；输入端悬空相当于接高电 平1。
2 .代入 JK 触发器的特性方程（ Q * J Q K Q ，得状态方程：
1、 定义：用ຫໍສະໝຸດ Baidu存储二进制代码的电路。
一个触发器能存储一位二进制代码， 所以N位寄存器需由N位触发器组成。
2、寄存器实例：四位寄存器74HC175
功能：异步清零；同步置数。 特点：并行输入、并出输出；触发器为边沿触发器， 抗干扰能力强。
《数字电子技术》多媒体课件
山东轻工业学院
二、移位寄存器
1、定义：
数器、二-十进制计数器、循环码计数器等。 为模2n的计数器
电子技术基础第9章 时序逻辑电路
9.2时序逻辑电路的分析
9.2.1同步时序逻辑电路分析 分析时序电路的一般步骤如下： （1）写出时序电路的逻辑方程组
①从给定的逻辑图中写出触发器的驱动方程（组） （存储电路中的每个触发器输入信号的逻辑函数式）
②把驱动方程代入对应触发器的特性方程，得出触发 器的状态方程（组）。
③根据给定的逻辑电路写出时序电路的输出方程。 （2）列出状态表。
9.3 常用时序逻辑电路
9.3.2 计数器 2.异步计数器
74LS290是集成二—五—十进制异步计数器。它包含两 个独立的下降沿触发的计数器，即模2(二进制)和模5(五进 制)计数器； R01、R02为异步清0端，S91、S92异步置9端， 均为高电平有效。
9.3 常用时序逻辑电路
9.3.2 计数器 2.异步计数器 （1）二进制计数器 （2）五进制计数器 （3）十进制计数器
同，触发器只有在它自己的CP脉冲到来才动作，而没有 时钟信号的触发器将保持原来的状态不变。因此异步时 序电路的分析应写出每一级的时钟方程，具体分析过程 与同步时序电路一样。
9.3 常用时序逻辑电路
9.3.1 寄存器 数字电路中通常需要存储一些数据或者指令，能够实现
存储数据或指令的器件就是寄存器。 寄存器按照功能不同可以分为数码寄存器和移位寄存器。 1.数码寄存器 数码寄存器也叫基本寄存器，它具有接收数码和清除原
第13章 时序逻辑电路
难点： 难点：
（1）不同类型触发器之间的转换； ）不同类型触发器之间的转换； （2）计数器逻辑功能的分析； ）计数器逻辑功能的分析； 定时器的应用电路。 （3） 555定时器的应用电路。 ） 定时器的应用电路
13.1 双稳态触发器
数字系统中另一类电路为时序逻辑电路。在时序 逻辑电路中，任何时刻的输出信号不仅取决于当时 的输入信号，还与此信号作用前的电路状态有关。 数字系统中最常用的时序逻辑器件有锁存器、寄存 器、计数器、序列脉冲发生器等，而组成这些逻辑 器件的基本单元是具有记忆功能的双稳态触发器。
双稳态触发器具有以下基本性能： （1）有两个稳定状态——0状态和1状态，能存 储1位二进制信息。 （2）如果外加输入信号为有效电平，触发器将发 生状态转换，即可以从一种稳态翻转到另一种新的稳 态。 为便于描述，今后把触发器原来所处的稳态用Qnຫໍສະໝຸດ Baidu表示，称为现态；而将新的稳态用Qn+1表示，称为 次态。我们分析触发器的逻辑功能，主要就是分析当 输入信号为某一种取值组合时，输出信号的次态 Qn+1的值。 （3）当输入信号有效电平消失后，触发器能保持 新的稳态。因此说触发器具有记忆功能，是存储信息 的基本单元。
Q n +1 = S + RQ n
RS = 0
其中RS = 0 是同步RS触发器输入信号R、S之间的约束条件。
第6章_时序逻辑电路
数字电子技术（第5版）
第6章时序逻辑电路
1.(334)利用（）可以把集成计数器设计成初态不为零的计数器。
答案.反馈置数法
2.(318)时序逻辑电路由( ) 和( ) 两部分组成。
答案.组合电路存储电路
3.(337)一个4位的扭环形计数器有（）个状态。
答案. 8
4.(335)集成计数器的级联方式有（）和（）两种方式。
答案.异步同步
5.(333)利用（）和（）可以改变集成计数器的计数长度。
答案.反馈归零法反馈置数法
6.(332)一个模为24的计数器，能够记录到的最大计数值是（）。
答案. 23
7.(331)计数器的模表示计数器的（）计数长度。
答案.最大
8.(329)构成时序电路的各触发器的时钟输入端都接在一起，这种时序电路称为（）。
答案.同步时序电路
9.(328)时序电路的输出不仅与电路的（）有关，还与电路的（）有关。答案.现态输入信号
10.(327)摩尔型时序电路的输出仅由电路的（）决定，而与电路的( ) 无关。（注：教材中没有讲述摩尔型电路的概念，故删去此题）
答案.现态输入信号
11.(326) 时序逻辑电路的功能描述有 ( ) 、 ( ) 、 ( ) 、 ( ) 。 答案. 逻辑方程式 状态表 状态图 时序图
12.(330) 异步时序电路中的各触发器的状态转换 （ ）同一时刻进行的。 答案. 不是在
13.(336) 一个4位的环形计数器有（ ）个状态。 答案. 4
14.(325) 时序逻辑电路可分为 （ ） 和 ( ) 两大类。 答案. 同步时序电路 异步时序电路
15.(354) 分析如图7307所示电路，说明其功能。
《数字电子技术基础》第五版阎石第6章
输出方程
Y (( AQ1Q2 ) ( AQ1Q2 )) AQ1Q2 AQ1Q2
③计算、 Y
列状态转 换表
输A入Q1Q2现 AQ态1Q2
A Q2 Q1
000
001
010
QQ102*1*
Q11 A0
Q1
1 0 Q2
101
110
111
次态
Q2* Q1*
Q1
Q2
K1 1 K2 (Q1 Q3 ) K3 Q2
同步时序电路，时钟方程省去。
输出方程 Y Q2 Q3
②求状态方程 将驱动方程代入JK触发器的特性方程
Q* JQ KQ 中得电路的状态方程:
QQ12**
J1Q1 J 2Q2
K1Q1 (Q2 Q3 ) Q1 K2Q2 Q1 Q2 Q1
无效状态：在时序电路中，凡是没有被利用的状态。 无效循环：无效状态若形成循环，则称为无效循环。
自启动：在CLK作用下，无效状态能自动地进入到 有效循环中，则称电路能自启动，否则称不能自启 动。
例6.2.1
解: ①写方程组
驱 动 方 程
J1 (Q2 J 2 Q1
Q3
)
Fra Baidu bibliotek
J3
寄存器和移位寄存器
第七章 几种常用的时序逻辑电路试题及答案
第七章 几种常用的时序逻辑电路
一、填空题
1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.（9-1易）触发器是数字电路中______（a.有记忆b.非记忆）的基本逻辑单元。
3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4.（9-1中）JK 触发器是________（a.CP 为1有效b.CP 边沿有效）。
5.（9-1易）1n n n Q J Q K Q +=+是_______触发器的特性方程。
6.（9-1中）1n n Q S RQ +=+是________触发器的特性方程，其约束条件为___________。
7.（9-1易）1n n n Q T Q T Q +=+是_____触发器的特征方程。
8. （9-1中）在T 触发器中，若使T=____，则每输入一个CP ，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T 触发器，它的特征方程是________________。
9.（9-1难）我们可以用JK 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器；令________________，即转换成D 触发器。 10.（9-1难）我们可以用D 触发器转换成其他逻辑功能触发器，令 __________________，即转换成T 触发器；令_______________， 即转换为'T 触发器。
常用时序逻辑电路及其应用
寄存器
总结词
寄存器是一种能够存储二进制数据的电路，它可以保存数据并按照时钟信号的节 拍进行数据的读写操作。
详细描述
寄存器由多个触发器组成，每个触发器存储一位二进制数。在时钟信号的上升沿 或下降沿时，寄存器会将输入的数据保存到触发器中，并在下一个时钟信号的上 升沿或下降沿时将数据输出。寄存器常用于数据的串行传输和并行传输。
用于将数据包从一个网络转发到另 一个网络。
03
02
交换机
用于连接通信网络中的各个节点， 实现数据交换。
光纤通信系统
利用光信号传输数据，具有高速、 大容量、低误码率等特点。
04
04 时序逻辑电路的设计与实 现
时序逻辑电路的设计方法
同步设计法
基于时钟信号同步时序逻辑电路的设计方法，通过触发器和寄存 器实现时序逻辑功能。
在计算机中的应用
内存
用于存储程序和数据，如RAM 、ROM等。
总线
用于连接计算机各部分，传输 数据和控制信号。
控制器
用于控制计算机各部分的工作 流程，如CPU、存储器等。
输入输出设备
用于输入输出数据，如键盘、 显示器等。
在通信系统中的应用
01
调制解调器
用于将数字信号转换为模拟信号或 反之。
路由器
常用时序逻辑电路及其应用
目录
• 时序逻辑电路概述 • 常用时序逻辑电路 • 时序逻辑电路的应用 • 时序逻辑电路的设计与实现
第12章 触发器与时序逻辑电路
数字电子技术
图12.4 同步RS触发器的状态图
图12.5 同步RS触发器的空翻现象
因此,对于同步触发器，在CP=1期间，不允许输入信号R和S 发生变化。否则会产生空翻现象。另外在同步触发器接成计数状 态时，也容易产生空翻现象。为了避免空翻现象的发生，必须改 进触发器的电路结构。 由于时钟控制RS触发器的上述缺点，使它的应用受到很大限 制。一般只用它作为数码寄存器而不宜用来构成具有移位和计数 功能的逻辑部件。
wenku.baidu.com
数字电子技术
3．状态表 归纳上面的工作分析，得到同步RS触发器的状态表如表12.2所 示。
数字电子技术 表12.2 同步RS触发器的状态表 输入信号 初始状态 S 0 0 0 0 1 1 1 1 R 0 0 1 1 0 0 1 1
Qn
输出状 态
Q n 1
逻辑功 能说明
Q n（维持
0 1 0 1 0 1 0 1
图12.2 例12.1图
12.1.2 基本RS触发器逻辑功能的其它表示方法
除了用状态表表示基本RS触发器的逻辑功能外，还可以用波 形图（也称为时序图）或者状态方程（特性方程）来表示基本RS 触发器的逻辑功能。 1．时序图 在给定或假设触发器的初始状态的情况下，根据已知的输入 信号波形，可以画出相应的输出端Q的波形，上下对应，按时间 轴展开，高电平代表1，低电平为0，这种波形图称为时序图，如
常用的时序逻辑电路
常用的时序逻辑电路
时序逻辑电路是数字电路中一类重要的电路，它根据输入信号的顺序和时序关系，产生对应的输出信号。时序逻辑电路主要应用于计时、控制、存储等领域。本文将介绍几种常用的时序逻辑电路。
一、触发器
触发器是一种常见的时序逻辑电路，它具有两个稳态，即SET和RESET。触发器接受输入信号，并根据输入信号的变化产生对应的输出。触发器有很多种类型，常见的有SR触发器、D触发器、JK 触发器等。触发器在存储、计数、控制等方面有广泛的应用。
二、时序计数器
时序计数器是一种能按照一定顺序计数的电路，它根据时钟信号和控制信号进行计数。时序计数器的输出通常是一个二进制数，用于驱动其他电路的工作。时序计数器有很多种类型，包括二进制计数器、BCD计数器、进位计数器等。时序计数器在计时、频率分频、序列生成等方面有广泛的应用。
三、时序比较器
时序比较器是一种能够比较两个信号的大小关系的电路。它接受两个输入信号，并根据输入信号的大小关系产生对应的输出信号。时序比较器通常用于判断两个信号的相等性、大小关系等。常见的时序比较器有两位比较器、四位比较器等。
四、时序多路选择器
时序多路选择器是一种能够根据控制信号选择不同输入信号的电路。它接受多个输入信号和一个控制信号，并根据控制信号的不同选择对应的输入信号作为输出。时序多路选择器常用于多路数据选择、时序控制等方面。
五、时序移位寄存器
时序移位寄存器是一种能够将数据按照一定规律进行移位的电路。它接受输入信号和时钟信号，并根据时钟信号的变化将输入信号进行移位。时序移位寄存器常用于数据存储、数据传输等方面。常见的时序移位寄存器有移位寄存器、移位计数器等。
时序逻辑电路
14.2.2 移位寄存器
在实际应用中，经常要求寄存器中数码能逐位向左或向右 移动。
一、单向移位寄存器
1．右移寄存器 各触发器的输出端 Q 与右邻触发器 D 端相连；各 CP 脉冲 输入端并联；各清零端并联。
工作过程：
寄存器初始状态 Q0Q1Q2Q3 = 0000，D0D1D2D3 = 0000，输入 数据为 1010； 第 1 个 CP上升沿出现前：Q3Q2 Q1Q0 = 0000，D3D2D1D0 = 0000 第 1 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0000，D0D1D2D3 = 1000 第 2 个CP 上升沿出现时：Q0Q1Q2Q3 = 1000，D0D1D2D3 = 0100 第 3 个 CP 上升沿出现时：Q0Q1Q2Q3 = 0100，D0D1D2D3 = 1010 第 4 个 CP 上升沿出现时：Q0Q1Q2Q3 = 1010
在电源 Vcc 和地之间接入一只 0.1 µF 的旁路电容。与 CT74LS194 相容的
组件有 CC40194 和 C422 等。
CT74LS194 功能表
CR
M1
M0
0
x
x
1
0
0
1
0
1
1
1
0
1
1
1
功能
清零 保持 右移 左移 并行输入
14.2.3 环形脉冲分配
数电 第6章时序电路
0 1 0 1 0 1 0 1
0 0 0 1 1 1 0 0
0 1 1 0 0 1 0 0
1 0 1 0 1 0 0 0
状态转换图： 以圆圈表示电路的各个状态； 以箭头表示状态之间的转换 方向；在箭头旁注明输入变 量的取值和输出值。
时序图：在CP脉冲序列的作 用下，电路状态、输出状态 的波形图。
几个概念：
这三组方程反映的电路中各个变量 之间的逻辑关系。
3、进行计算:从输出方程和状态方程，不能看出电路 状态的变化情况。还需要转换成状态转换表和状态转 换图。
状态转换表：把任一组输入变量的值和电路的初态值代入状态 方程和输出方程，得到电路的次态和输出值；把得到的次态作 为新的初态，和现在的输入变量值再代入状态方程和输出方程， 得到电路新的次态和输出值。如此继续下去，把每次得到的结 果列成真值表的形式，得到状态转换表。
1
时钟方程、 驱动方程和 输出方程
2
状态方程
3
判断电路 逻辑功能
5
状态图、 状态表或 时序图
4
计算
例1：分析以下时序电路的功能
1、写方程式：时钟 方程，输出方程， 驱动方程
ቤተ መጻሕፍቲ ባይዱ
CP1=CP2=CP3=CP
输出方程：Y Q2Q3
2、求状态方程:各触发器次态输出的 逻辑表达式 Q* JQ' K 'Q
时序逻辑电路习题
触发器
一、单项选择题：
(1)对于D触发器，欲使Q n+1=Q n，应使输入D=。
A、0
B、1
C、Q
D、
(2)对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T=。
A、0
B、1
C、Q
(4)请选择正确的RS触发器特性方程式。
A、
B、
C、 (约束条件为)
D、
(5)请选择正确的T触发器特性方程式。
A、
B、
C、
D、
(6)试写出图所示各触发器输出的次态函数(Q
)。
n+1
A、
B、
C、
D、
(7)下列触发器中没有约束条件的是。
A、基本RS触发器
B、主从RS触发器
C、同步RS触发器
D、边沿D触发器
二、多项选择题：
(1)描述触发器的逻辑功能的方法有。
A、状态转换真值表
B、特性方程
C、状态转换图
D、状态转换卡诺图
(2)欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A、J=K=0
B、J=Q,K=
C、J=,K=Q
D、J=Q,K=0
(3)欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A、J=K=1
B、J=0,K=0
C、J=1,K=0
D、J=0,K=1
(4)欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A、J=K=1
B、J=1,K=0
C、J=K=0
D、J=0，K=1
三、判断题：
(1)D触发器的特性方程为Q n+1=D，与Q
无关，所以它没有记忆功能。（）
n
(2)同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（）
(3)主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）
(8)同步RS触发器在时钟CP=0时，触发器的状态不改变( )。
时序逻辑电路的分析(3)
异步： 没有统一的时钟脉冲或没有时钟脉冲，电路的状态更
新不是同时发生的。
X
=1
Q1
Q2
“1”
1J
1J
&Z
1D
1D
CP
＞C1
＞C1
CP ＞
＞
1K
Q1
1K
Q2
Q0 FF0
FF1 Q1
&
FF1
FF2
Y
Q0
Q1
h
13
3. 根据输出信号的特点分为： 米利（Mealy）型和穆尔（Moore）型。 在米利型电路中， 输出信号不仅取决于存储电路的状态， 而且还取决于输入变量。 在穆尔型电路中， 输出信号仅仅取决于存储电路的状态。 穆尔型电路只是米利型电路的一种特例。
h
7
一、时序逻辑电路的特点
1. 时序逻辑电路：
任一时刻的输出信号不仅取决于当时的输入信号， 而且还取决于电路原来的状态， 即还与以前的输入状态有关。 具备这种逻辑功能特点的电路叫做时序逻辑电路。
h
8
2. 时序逻辑电路的特点：
⑴ 时序逻辑电路通常包含组合电路和存储电路两部分， 存储电路（触发器）是必不可少的。
第六章 时序逻辑电路
1
2
本章主要内容
6.1概述 6.2 时序逻辑电路的分析方法
时序逻辑电路
画出时钟脉冲作用下 的输入、输出波形图
得到电路的逻辑功能
例1：试分析如图所示同步时序逻辑电路的功能。
（1）写出驱动方程：
J1 (Q3Q2 ) K1 1
J 2 Q1 K 2 (Q1Q3 )
J 3 Q1Q2 K 3 Q2
(2) 写出状态方程
Q1 J1Q1 K1Q1 (Q2Q3 )Q1
Q2 J 2Q2 K 2Q2 Q1Q2 Q1Q3Q2
Q3 J 3Q3 K3Q3 Q1Q2Q3 Q2Q3
（3）写出输出方程：
Y Q2Q3
1 Q2Q1Q0 3 /Y
思考： Q3Q2Q1=111以后，电路 状态该如何改变？
0 1 1 1 0 0 0 1 0 0 1 0 1 0
1 0 1 1 1 0 0
1 1 0 1 1 1 1
1 1 1 0 0 0 1
3、状态图 在状态图中一圆圈表示电路的各个状态，以箭头 表示状态转换的方向。同时还在箭头旁注明了状态转 换前的输入变量取值和输出值。通常将输入变量取值 写在斜线上，将输出值写在斜线下。
分析时只要将状态变量和输入信号一起当作逻辑函数的输
入变量处理，那么分析组合逻辑电路的方法仍然可以使用。
不过，由于任意时刻的状态变量的取值都和电路的历史情况
有关，所以分析起来要比组合逻辑电路法杂一些。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第十三章几种常用的时序逻辑电路
一、填空题
1.与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与____________有关，还与____________有关，是______（a.有记忆性b.无记忆性）逻辑电路。
2.触发器是数字电路中______（a.有记忆 b.非记忆）的基本逻辑单元。
3.在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_________（a.不能保持下去 b. 仍能保持下去）。
4. JK触发器是________（a.CP为1有效b.CP边沿有效）。
+=+是_______触发器的特性方程。
5.1n n n
Q JQ KQ
6.1n n
+=+是________触发器的特性方程，其约束条件为Q S RQ
___________。
+=+是_____触发器的特征方程。
7.1n n n
Q TQ TQ
8.在T触发器中，若使T=____，则每输入一个CP，触发器状态就翻转一次，这种具有翻转功能的触发器称为'T触发器，它的特征方程是________________。
9.我们可以用JK触发器转换成其他逻辑功能触发器，令
__________________，即转换成T触发器；令_______________，
即转换为'T触发器；令________________，即转换成D触发器。10.我们可以用D触发器转换成其他逻辑功能触发器，令
__________________，即转换成T触发器；令_______________，
即转换为'T触发器。
11.寄存器存放数据的方式有____________和___________；取出数据的方式有____________和___________。
12.寄存器分为_________寄存器和__________寄存器。
13.双拍工作方式的数码寄存器工作时需_____________。
14.按计数器中各触发器翻转时间可分为_________，________。 15.在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成N 进制计数器，该方法有________置数和________置数两种。
16.将模为M 和N 的两片计数器________（a.串接 b.并接），可扩展成_________进制的计数器。
17.触发器有______个稳定状态，所以也称____________。 18. 74LS194是____________寄存器。 二、选择题
1. Q =1，0Q =，称为触发器的（ ）。
A.1态
B.0态
C.稳态
D.暂稳态
2．在下列触发器中，有约束条件的是（ ）。
A.JK 触发器
B.D 触发器
C.同步RS 触发器
D.T 触发器 3．一个触发器可记录一位二进制代码，它有（ ）个稳态。 A.0 B.1 C.2 D.3 4．存储8位二进制信息要（ ）个触发器。
A.2
B.4
C.8
D.16 5．对于T 触发器，若原态Q n =0，欲使新态Q n +1=1，应使输入
T =（ ）。
A.0
B.1
C.Q
D.以上都不对 6．对于T 触发器，若原态Q n =1，欲使新态Q n +1=1，应使输入
T =（ ）。
A.0
B.1
C.Q
D.以上都不对 7．对于D 触发器，欲使Q n +1=Q n ，应使输入D =（ ）。 A.0 B.1 C.Q D.Q
8．对于J K 触发器（特性方程1n n n
Q J Q K Q +=+），若J =K ，则可
完成（ ）触发器的逻辑功能。
A.RS
B.D
C.T
D.T ˊ
9．欲使JK 触发器（特性方程1n n n Q J Q K Q +=+）按Q n +1=Q n 工作，
不可使J K 触发器的输入端（ ）。
A.J=K=1
B.J =Q,K =Q
C. J=0,K=Q
D.J=Q,K=0
10．欲使J K 触发器（特性方程1n n n Q J Q K Q +=+）按Q n +1=Q n 工作，
可使J K触发器的输入端（）。
A.J=K=0
B. J=1,K=Q
C.J=K=Q,
D.J=Q,K=0
+=+）按Q n+1=0工作，11．欲使J K触发器（特性方程1n n n
Q J Q K Q
可使J K触发器的输入端（）。
A.J=K=0
B.J=Q,K=0
C.J=Q,K=1
D.J=K=1
+=+）按Q n+1=1工作，12．欲使J K触发器（特性方程1n n n
Q J Q K Q
可使J K触发器的输入端（）。
A.J=K=1
B.J=K=0
C.J=K=Q
D. J=Q,K=0
13．欲使D触发器按Q n+1=Q n工作，应使输入D=（）。
A.0
B.1
C.Q
D.Q
14．下列触发器中，不能在C P上升/下降沿翻转从而克服了空翻现象的是（）。
A.边沿D触发器
B.基本R S触发器
C.J K触发器
D.T触发器
15．下列触发器中，没有约束条件的是（）。
A.基本R S触发器
B.主从R S触发器
C.同步R S触发器
D.边沿D触发器
16．描述触发器的逻辑功能的方法没有（）。
A.状态转换真值表
B.特性方程
C.状态转换图
D.触发脉冲信号
17．为实现将J K触发器转换为D触发器，应使（）。
A.J=D,K=D
B. K=D,J=D
C.J=K=D
D.J=K=D
18. D触发器是一种（）稳态电路。
A.无
B.单
C.双
D.多
19.实验中用的功能较强的74LS194是（）。
A.右移寄存器
B.左移寄存器
C.双向移位寄存器
D.数码寄存器
20.集成同步二进制计数器74LS161不具有______功能。
A．置数B．保持C．清零D．锁存
三、判断题
1.时序逻辑电路的特点是任何时刻的输出信号仅与电路原来状态有关。（）
2.触发器是数字电路中具有记忆功能的基本逻辑单元。（）
3.触发器输出端有两个稳定状态，即0态和1态。（）
4.触发器也称单稳态触发器。（）