第八章时序逻辑电路学习资料

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

第八章时序逻辑电路

第八章时序逻辑电路

第一节寄存器

一、单项选择题

1.N个触发器可以构成能寄存位二进制数码的寄存器。()

A.N-1

B.N

C.N+1

D.2N

2.存储8位二进制信息要个触发器。

A.2

B.3

C.4

D.8

3.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中。

A.1

B.2

C.4

D.8

4.有一个左移移位寄存器,当预先置入1011后,其串行输入固定接0,在4个移位脉冲CP作用下,四位数据的移位过程是()

A.1011-0110-1100-1000-0000

B.1011-0101-0010-0001-0000

C.1011-1100-1101-1110-1111

D.1011-1010-1001-1000-0111

5.由三级触发器构成环形计数器的计数摸值为( )

A.8

B.6

C.3

D.16

6.如图8-7所示电路的功能为()A.并行输入寄存器

B.移位寄存器

C.计数器

D.序列信号发生器

7.由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。()

A.2

B.4

C.8

D.16

8.现欲将一个数据串延时4个CP的时间,则最简单的办法采用()

A.4位并行寄存器

B.4位移位寄存器

C.4进制计数器

D.4位加法器

二、判断题

1.时序电路中不含有记忆功能的器件。( )

2.移位寄存器74LS194可串行输入并行输出,但不能串行输入串行输出。()

仅供学习与交流,如有侵权请联系网站删除谢谢2

3.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。( )

4.时序电路一定不要组合电路。()

三、多项选择题

1.寄存器按照功能不同可分为()

A.数据寄存器

B.移位寄存器

C.暂存器

D.计数器

2.数码寄存器的特点是()

A.存储时间短

B.速度快

C.可做高速缓冲器

D.一旦停电后存储数码全部消失

3.移位寄存器按移位方式可分为()

A.左移移位寄存器

B.右移移位寄存器

C.双向移位寄存器

D.集成移位寄存器

第二节计数器

一、填空题1.触发器有个稳定状态,它可以记录位二进制码,存储8位二进制信息需要个触发器。

2.按进位体制的不同,计数器可分为计数器和计数器等;按计数过程中数字增减趋势的不同,计数器可分为计数器、计数器和计数器。

3.要构成五进制计数器,至少需要个触发器。

4.设集成十进制(默认为8421码)加法计数器的初态为Q3Q2Q1Q0=1001,则经过5个CP 脉冲以后计数器的状态为 .

5.在各种寄存器中,存放N位二进制数码需要个触发器。

二、单项选择题

1.按各触发器的CP所决定的状态转换区分,计数器可分为计数器。()

A.加法、减法和可逆

B.同步和异步

C.二、十和N进制

D.以上均不正确

2.将一个D触发器处于技术状态时,下列做法正确的是()

A.D端接固定高电平

B.D端悬空

C.D端与Q端相联

D.D与Q非端相联

仅供学习与交流,如有侵权请联系网站删除谢谢3

3.输出不仅与当时的输入信号有关,而且还与电路原来的状态有关的逻辑电路属于()

A.组合逻辑电路

B.时序逻辑电路

C.加法电路

D.显示电路

4.欲表示十进制的十个数码,需要二进制数码的位数是( )

A.2

B.3

C.4

D.5

5.某计数器的输出波形如图8-18所示,该计数器是进制计数器。()

A.三

B.四

C.五

D.六

三、判断题

1.计数器的模是指构成计数器的触发器的个数。()

2.把一个五进制计数器与一个十进制计数器串联可得到十五进制计数器。()

3.同步二进制计数器的电路比异步二进制计数器复杂,所以实际应用中较少使用同步二进制计数器。()

4.构成计数器的核心器件是具有记忆功能的触发器。()

5.计数器除了能对输入脉冲进行计数,还能作为分频器用。()

6.任何一个时序电路,可能没有输入变量,也可能没有组合电路,但一定包含存储电路。()

7.计数器的异步清零或置数端在计数器正常时应置为无效状态。()

8.左移寄存器的输入信号从高位到低位依次输入。( )

9.移位寄存器每输入一个时钟脉冲,电路不一定只有一个触发器翻转。()

10.在计数器电路中,同步置零与异步置零的区别在于置零信号有效时,同步置零还要等到时钟信号到达时才能将触发器置零,而异步置零不受时钟的控制。()

四、综合分析题

1.如图8-19所示的电路,设初态Q2Q1为00,试分析其为几进制计数器(画出状态转换图)。

2.电路图和波形图如图8-20所示,设触发器初始状态均为零,试画出在CP作用下Q1和Q2的波形(设各触发器初态Q=0)。

仅供学习与交流,如有侵权请联系网站删除谢谢4

相关文档
最新文档