多功能数字钟电路的设计与制作
多功能数字钟的电路设计
多功能数字钟的电路设计目录：一、设计题目二、设计任务和要求三、电路原理分析与程序设计四、元器件五、仿真图六、心得体会七、参考文献资料八、实物图一、题目：多功能数字钟的电路设计二、设计任务与要求1）时钟显示功能，能够以十进制显示“时”、“分”、“秒”。
2）具有校准时、分的功能。
3）整点自动报时，在整点时，便自动发出鸣叫声，时长1s。
选做：1）闹钟功能，可按设定的时间闹时。
2）日历显示功能。
将时间的显示增加“年”、“月”、“日”。
三，电路原理分析与程序设计1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
一个具有计时、校时、报时、显示等基本功能的数字钟主要由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等七部分组成。
石英晶体振荡器产生的信号经过分频器得到秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器译码，并通过显示器显示时间。
数字钟的整机逻辑框图如下：译码显示电路时计数器分计数器秒计数器振荡器校时电路报时电路多级分频器1)555秒脉冲发生电路与晶振秒脉冲发生电路的比较555与RC组成的多谐振荡器，产生频率 f=1kHz的方波信号，则可设计出相应的电路，其中RP可微调振荡器的输出频率f。
555由电阻分压器、电压比较器、基本R-S触发器、放电三极管和输出缓冲器5部分组成。
要产生秒脉冲既可以采用555脉冲发生电路也可以采用晶振脉冲发生电路。
但是相比二者的稳定性，晶振电路比555电路能够产生更加稳定的脉冲，所以最后决定采用晶振脉冲发生电路。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整，它是电子钟的核心，用它产生标准频率信号，再由分频器分成秒时间脉冲。
晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
多功能数字钟电路的设计与制作
多功能数字钟电路的设计与制作一、设计任务与要求设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。
方案设计与论证1．数字钟设计原理数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。
振荡器产生的1Hz 的方波，作为秒信号。
秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
用4个与非门构成调时电路，通过改变方波的频率，进行调时。
最后用与非门和发光二极管构成整点显示部分。
2．总体结构框图如下：图14 总体框图单元电路设计与参数计算3．脉冲产生电路图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图振荡器可由晶振组成(如图15)，也可以由555定时器组成。
图16是由555定时器构成的1HZ 的自激振荡器，其原理是：第一暂态2、6端电位为Vcc 31，则输出为高电平，三极管不导通，电容C 充电，此时2、6端电位上升。
当上升至大于Vcc 32时，输出为低电平，三极管导通，电容C 放电，此时2、6端电位下降，下降至Vcc 31时，输出高电平，以此循环。
根据公式C R R f )2(43.121+≈得，此时频率为0.991。
图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图4．时间计数电路图19 74LS161引脚图74LS161功能表O来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。
用第二个六进制计数器得信号得到“时”个位、十位。
多功能数字钟的设计与制作
电子技术课程设计报告书课题名称 多功能数字钟电路的设计与制作姓 名 *************** 学 号 **************** 院、系、部 **************** 专 业 **************** 指导教师*****************2011年 **月**日※※※※※※※※※ ※※ ※※ ※※ ※※※※※※※※※****级学生电子技术 课程设计多功能数字钟电路的设计与制作1 设计目的（1）掌握数字钟的设计、组装和调试方法。
（2）掌握集成电路的使用方法。
2 设计思路（1）设计脉冲发生电路。
（2）设计时钟逻辑电路。
（3）设计时、分校准电路。
3 设计过程3.1总体框图数字钟电路总体方框图如图1所示。
系统总体框图图11.晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
2.分频器电路：分频器电路将32768HZ的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
3.时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，根据设计要求，时个位和时十位计数器为24进制计数器。
4.译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
5.整点报时电路：在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。
3.2方案设计与论证3.2.1脉冲产生电路方案一：由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。
图1 555与RC组成的多谐振荡器图用555组成的脉冲产生电路: R1=15*103Ω，R2=68*103Ω，C=10μF ，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用。
多功能数字钟电路设计
多功能数字钟电路设计1设计内容简介数字钟是一个简单的时序组合逻辑电路，数字钟的电路系统主要包括时间显示，脉冲产生，报时，闹钟四部分。
脉冲产生部分包括振荡器、分频器；时间显示部分包括计数器、译码器、显示器；报时和闹钟部分主要由门电路构成，用来驱动蜂鸣器。
2设计任务与要求Ⅰ以十进制数字形式显示时、分、秒的时间。
Ⅱ小时计数器的计时要求为“24翻1”，分钟和秒的时间要求为60进位。
Ⅲ能实现手动快速校时、校分；Ⅳ具有整点报时功能，报时声响为四低一高，最后一响为整点。
Ⅴ具有定制控制（定小时）的闹钟功能。
Ⅵ画出完整的电路原理图3主要集成电路器件计数器74LS162六只；74LS90三只；CD4511六只；CD4060六只；三极管74LS191一只；555定时器1只；七段式数码显示器六只，74LS00 若干；74LS03(OC) 若干；74LS20 若干；电阻若干，等4设计方案数字电子钟的原理方框图如图（1）所示。
该电路由秒信号发生器、“时，分，秒”计数器、译码器及显示器、校时电路、整点报时电路、闹钟定时等电路组成。
秒信号产生器决定了整个计时系统的精度，故用石英晶体振荡器加分频器来实现。
将秒信号送入“秒计时器”，“秒计时器”采用六十进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用六十进制计数器，每60分钟，发出一个“时脉冲”，该信号经被送到“时计数器”作为“时计数器”的时钟脉冲，而“时计数器”采用二十四进制计数器，实现“24翻1”的计数方式，可实现对一天二十四小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过七段式显示译码器译码，通过刘伟LED 七段显示器显示出来。
整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后触发一音频发生器实现整点报时，定时电路与此类似。
校时电路是用“时”、“分”、“秒”显示数5电路设计5.1秒信号发生器秒信号发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体整荡器产生的脉冲经过整形、分频获得1 Hz的秒脉冲。
多功能数字钟电路报告
目录一、设计总体思路 (1)1．1．1、晶体振荡电路及分频器电路 (1)1．1．2、时间计数器电路 (1)1．1．3、译码驱动电路以及LED显示电路 (1)1．1．4、校时电路 (1)1．1．5、整点报时电路 (2)二、工作流程图 (2)三、单元电路设计......................................................................错误！未定义书签。
3．1．1、时间脉冲电路.....................................................错误！未定义书签。
3．1．2、计数电路 (4)3．1．3、LED显示译码电路 (7)3．1．4、校时电路 (7)3．1．5、整点报时电路 (8)四、总电路图 (9)五、电路的安装调试 (10)六、故障分析与改进 (11)七、心得体会 (11)八、附录（元件清单） (12)九、参考文献 (13)一、设计总体思路1．1．1、晶体振荡电路及分频器电路：数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。
振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。
1．1．2、时间计数器电路：时间计数电路由秒个位和秒十位计数器，分个位和分十位计数器以及是时个位和时十位计数器电路构成。
（1）六十进制计数电路。
秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器（2）二十四进制计数电路。
时个位和时十位计数为24进制计数器。
1．1．3、译码驱动电路以及LED显示电路：译码驱动电路将计数器输出的8431BCD码转换为数码管需要的逻辑状态，一般译码驱动电路选用74LS48。
需要注意的是译码驱动电路的选择和数码管LED要配套使用。
用74LS48为高电平输出有效，对应选择LED为共阴极数码管。
若选用74LS47，则选择LED为共阳极数码管。
1．1．4、校时电路：数字钟在启动及运行的过程中，每当与标准的实际时间不相符时，需要对数字钟显示系统按标准时间进行校正。
多功能数字钟的设计与制作
一、多功能数字钟的设计与制作(一)相关知识：多位数（DlGIT）的驱动方式1．如采用直接驱动法驱动4个七段显示器，共需要4×8=32条的I／O线：而采用解码器驱动也要4X4=16条的I／O线，形成了I/O端口的浪费。
2．扫描显示法所需的I/O数为8+n条（n个显示器)，可节省硬件电路。
3．扫描显示法要注意两点：(1)点亮时要让LED得到最大的顺向电流，通常一个LED需要10mA。
在做四位数的扫描时，每一个LED的平均电流值只有1／4的最高电流值，因此扫描时要得到适当的亮度最好有30mA以上的瞬间电流，即将LED的限流电阻降低到20～100Ω。
(2)在切至下一个显示器时，应把上一个先关闭一段时问(约50μs)，再将下一个显示器扫描信号送出，以避免上一个的显示数据显示到下一个显示，即避免鬼影(TBLANK) 的产生．下图为显示器切换时间差示意图。
显示器切换时间差示意图。
4．扫描频率必须高于视觉暂留频率16Hz以卜(即62毫秒以上（二）功能说明1．开机时，显示12：00：00的时间开始计时。
2．P0．0控制“秒”的调整．每按一次加1秒，P0．1控制“分”的调整．每按一次加1分P0.2控制“时”的调整，每按一次加1个小时；（三）硬件：如图所示时钟电路图(四)程序：shiz．ASMORG 00H ;主程序起始地址AJMP START ;跳至主程序ORG 0BH ；TIMER0中断起始地址AJMP TIM0 ；跳至TIMER0中断子程序TIM0START：MOV SP,#70H ；设置堆栈在70HMOV 28H，#00 ；显示寄存器初值为0 0MOV 2AH，#12H ；“时”寄存器l忉值为12HMOV 2BH，#00 ；“分”寄存器初值为0 0HMOV 2CH，#00 ：“秒”寄存器初值为00HMOV TMOD，#00000001B ：设TIMER0为MODElMOV TH0,#HIGH(65536—4000) ；计时中断为4000微秒MOV TL0，#LOW(6553 6—4000)MOV IE，#10000010B ；TIMER0中断使能MOV R4，#250 ；中断250次SETB TR0 j启动TIMER0LOOP：JB P0.0，N2 ；PO．O (秒)按了?不是则跳至N2检查PO．1 ACALL DELAY ；消除抖动MOV A,2CH ；将秒寄存器的值载入AADD A，#01 ；A的内容加1DA A ；做十进位调整MOV 2CH，A ；将A的值存入秒寄存器CJNE A，#60H，N1 ；是否等于60秒？不是则跳至N1MOV 2CH，#00 ；是则清除秒寄存器的值为00N1：JNB P0．0，$ ；P0．0(秒)放开了?ACALL DELAY ；消除抖动N2：JB P0．1，N4 ；p0．1 (分)按下了吗?不是则跳至N4检查P0．2 ACALL DELAY ；消除抖动MOV A，2BH ；将分寄存器的值载入AADD A，#01 ；A的内容加1DA A ；做十进位调整MOV 2BH．A ；将A的值存入分寄存器CJNE A，#60H，N3 ；是否等于60分?不是则跳至N1MOV 2BH．#00 ；是则清除分寄存器的值为00N3：JNB P0．1，$ ；p0．1 (秒)放开了?CALL DELAY ；消除抖动N4：JB P0．2，LOOP ；P0．2 1秒)按下了吗?不足则跳至LOOP CALL DELAY ；消除抖动MOV A，2AH ；将时寄存器的值载入AADD A．#01 ：A的内容加1DA A ；做十进位调整MOv 2AH，A ；将A的值存入时寄存器CJNE A，#24H，N5 ；是否等于24时?不是则跳至N5MOV 2AH，#00 ；是则清除时寄存器的值为00N5：JNB P0．2，$ ；P0．2（秒）放开了?CALL DELAY ：消除抖动JMP LOOPTIM0：MOV TH0，#HIGH(6 553 6—4000) ；重设计时4 000微秒NOV TL0，#LOW(6553 6—4 000)PUSH ACC ：将A的值暂存于堆栈PUSH PSW ；将PSW的值暂存于堆栈DJNZ R4 X2 ：计时1秒MOV R4，#250CALL CLOCK ；调用计时子程序CLOCKCALL DISP ：调用显示子程序X2：CALL SCAN ；调用扫描子程序POP PSW ；至堆栈取叫PSW的值POP ACC ：至堆栈取回ACC的值SCAN：MOV R0，#28H ；(28H)为扫描指针INC @R0 ；扫描指针加lCJHE @R0．#6，X3 ；扫描完6个显示器?不是跳至X3MOV @R0,#0 ；是则扫描指针为0x3: MOV A,@R0 ;扫描指针载入AADD A,#20H ;A加常数20H(显示寄存器地址)=各时间；显示区地址；存入R1=各时间显示地址MOV R1，A ；扫描指针存入AMOV A，@R0 ；将A高低4位交换(P1高4位为扫描值，SW AP A ；低4位为显示数据值）ORL A，@R1 ；扫描值+显示值MOV P1，A ；输出至P1RETCLOCK：MOV A，2CH ；（2CH）为秒寄存器ADD A，#l ；加1秒DA A ；做十进制调整MOV 2CH，A ；存入秒寄存器CJNE A，#60H，X4 ；是否超过60秒?不是则跳至X4MOV 2CH，#00 ；是则清除为00MOV A，2BH ；（2BH)为分寄存器ADD A，#l ；加1分DA A ；做十进制调整MOV 2BH，A ；存入分寄存器CJNE A，#60H．X4 ；是否超过60分?不是则跳至X4MOV 2BH，#00 ；是则清除为0 0MOV A，2AH 7(2AH)为时寄存器ADD A，#l ；加l时DA A ；做十进制调整MOV 2AH，A ；存入时寄存器CJNE A，#24H，X4 ；是否超过24时?不是则跳至x4MOV 2AH．#00 ；是则清除为00X4：RETDISP：MOV R1，#20H ；（20H)为显示寄存器．R1=20HMOV A，2CH ；将秒寄存器的内容存入AMOV B，#10H ；设B累加器的值为10HDIV AB ；A÷B，商(十位数）存入A．余数（个位数) ；存入BNOV @R1，B ：将B的内容仔入（20H)INC R1 ；RI=21HMOV @R1，A ；将A的内容存入（21H)INC R1 ；R1=22HNOV A，2BH ；将分寄存器的内容仃入ANOV B，#10H ；设B累加器的值为10DIV AB ；A÷B，商（十位数)存入A，余数（个位数）；存入BMOV @R1，B ；将B的内容存入（22H）INC Rl ；R1= 23HNOV @R1，A ；将A的内容存入(23H)INC R1 ；R1=24HMOV A，2AH ；将时寄存器的内容存入AMOV B，#10H ；设B累加器的值为10HDIV AB ；A÷B，商（十位数）存入A．余数（个位数) ；存入BM0v @R1，B ；将B的内容存入（24H)INC R1 ；R1=25HMOV @R1，A ；将A的内容存入(25H)RETDELAY：MOV R6，#60 ；5毫秒D1：MOV R7，#248DJNZ R7，$DJNZ R6，D1RETEND。
多功能数字时钟的设计与制作
目录摘要 (1)引言 (2)一、方案选择 (4)（一）何谓单片机 (4)（二）单片机的选择 (4)（三）设计方案论证 (6)（四)具有整点报时和定时闹钟功能的设计 (7)二、硬件设计 (12)（一）最小系统设计 (12)（二）数字钟的外围电路设计 (13)（三）数字时钟设计方案 (18)图2-10 电路原理图 (18)（四）单元电路设计及分析 (18)三、软件设计 (22)（一）系统流程图： (22)（二）设备与仪器 (23)（三）系统调试与分析 (24)（四）分析结果 (25)总结 (27)致谢 (27)参考文献 (29)本系统的设计电路以凌阳单片机SPCE061A作为控制器。
主要由显示电路, 功能控制电路、传感器电路、电压转换电路、遥控电路五部分。
吸收了硬件软件化的思想，大部分功能通过软件来实现，使电路简单明了，系统稳定性大大提高。
本系统不仅成功的实现了要求的基本功能,发挥部分也得到完全的实现,而且有一定的创新功能。
通过多功能数字钟的设计思路，详细叙述了系统硬件、软件的具体实现过程。
论文重点阐述了数字钟硬件中MCU模块、语音模块、时钟模块和相关控制模块等的模块化设计与制作；软件同样采用模块化的设计，包括中断模块、闹钟模块、语音模块、时间调整模块设计，并采用简单流通性强的C语言编写实现。
本设计实现了时间与闹钟的修改功能、语音播报功能、年、月、日和星期的显示功能。
并且通过对比实际的时钟，查找出了误差的来源，确定了调整误差的方法，尽可能的减少误差，使得系统可以达到实际数字钟的允许误差范围内。
关键字：凌阳单片机光耦液晶数字钟单片机自1976年由Intel公司推出MCS-48开始，迄今已有二十多年了。
由于单片机集成度高、功能强、可靠性高、体积小、功耗地、使用方便、价格低廉等一系列优点，目前已经渗入到人们工作和生活的方方面面，几乎“无处不在，无所不为”。
单片机的应用领域已从面向工业控制、通讯、交通、智能仪表等迅速发展到家用消费产品、办公自动化、汽车电子、PC机外围以及网络通讯等广大领域。
多功能数字钟的设计及制作
目录整点报时单元电路设计 (1)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。
如图 1-1所示为数字钟电路系统的组成框图。
图1-1数字钟电路系统的组成框图方案一：首先构成一个NE555定时器产生震荡周期为秒的标准秒脉冲，在加一个74ls74分频电路。
由74LS390采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。
使用74ls74d的输出作为秒记数器的CP脉冲，把秒记数器地进位输出作为分记数器地CP脉冲，分记数器的进位输出作为时记数器的CP脉冲。
使用74LS48为驱动器，共阴极数码管作为显示器,再以基本RS锁存器构成校时电路。
方案二：首先构成一个由石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由CD4518采用清零法分别组成六十进制的秒计数器、六十进制分计数器、十二进制时计数器。
多功能数字钟电路设计
课程设计课程名称电子技术课题名称多功能数字钟专业班级学号姓名指导教师2012年12月3日设计内容与设计要求一．设计内容：1、准确计时，以数字形式显示时、分、秒的时间；2、小时计时要求“24翻1”，分和秒的计时为60进制。
3、可手动较正:能进行时、分、秒的时间校正，只要将开关置于手动位置，可对时、分、秒进行手动脉冲输入调整或连续脉冲输入的校正。
4、整点报时：整点报时电路要求在每个整点前鸣叫5次低音（500HZ）,整点时再鸣叫1次高音（1000HZ）。
5、闹铃功能。
二、设计要求：1、思路清晰，给出整体设计框图和总电路图；2、单元电路设计，给出具体设计思路和电路；3、写出设计报告；主要设计条件1．提供调试用实验室；2．提供调试用实验箱和电路所需元件及芯片；说明书格式1．课程设计封面；2．任务书；3．说明书目录；4．设计总体思路，基本原理和框图（总电路图）；5．单元电路设计（各单元电路图）；6．安装、调试步骤；7．故障分析与电路改进；8．总结与体会；9．附录（元器件清单）；10．参考文献11、课程设计成绩评分表进度安排第14周星期一:课题内容介绍和查找资料；星期二:总体电路设计和分电路设计；星期三:电路仿真,修改方案星期四:确定设计方案，拟订调试方案,画出调试电路图,安装电路；星期五:安装、调试电路；第15周星期一~二: 安装、调试电路；星期三：验收电路；星期四~五:,写设计报告，打印相关图纸；星期五下午:带调试电路板及设计报告书进行答辩；整理实验室及其它事情。
一设计总体思路 (1)1.总体思路 (1)2.基本原理和框图 (2)3.总电路图 (3)二单元电路设计 (4)1.秒计数单元 (4)2.分计数单元 (5)3.时计数单元 (5)4.调时电路 (6)5.闹钟电路 (7)6.分频器 (9)7.整点报时模块 (10)三安装、调试步骤 (11)四故障分析与电路改进 (12)五总结和体会 (12)一设计总体思路1．总体思路数字钟由函数脉冲发生器、分频器、计数器、译码显示、报时等电路组成。
多功能数字钟电路设计
多功能数字钟电路设计
1.使用4个74LS47或者74LS247芯片来驱动4个7段数码管。
2.将4个74LS47或74LS247芯片的BCD输入引脚连接到一个4位
BCD计数器芯片（例如74LS90）的输出引脚，以实现时间的计数功能。
3.使用一个555定时器芯片作为时钟源，通过调整电阻和电容值来实
现所需的时间间隔。
4.将555定时器芯片的输出连接到74LS90计数器芯片的时钟输入引脚，以驱动时间的累加。
5.通过连接开关和辅助电路来实现设置时间、闹钟和其他功能。
例如，可以使用一个74LS148编码器芯片和开关来设置钟表的时间。
7.使用逻辑门芯片（例如74LS32）来实现闹钟功能，可以通过设置
的开关来触发警报。
8.连接驱动电路和7段数码管，以实现显示功能。
这是一个基本的多功能数字钟电路设计，可以根据具体需求进行进一
步修改和扩展。
多功能数字钟的设计及制作
多功能数字钟的设计及制作1.设计分析本次设计的数字钟具有校时功能。
我们需要在先设计一个基本的数字钟，然后在此基础上增加校时电路。
一个基本的数字钟由三个部分组成：秒脉冲产生电路，计数电路，译码显示电路，然后就是加上校时电路，一个四部分构成了本次设计的多功能数字钟，其总体方框图如图1-1图1-1 总体方框图2.设计内容2.1秒脉冲产生部分本设计使用由555定时器构成的多谐振荡器来产生1HZ的信号。
虽然此振荡器没有石英晶体稳定度和精确度高，由于设计简单而成为了设计时的首选。
只要在555定时器电路外部配上两个电阻及两个电容元件，并将某些引脚相连，就可以方便地构成多谐振荡器。
555定时器是数字脉冲产生的核心芯片，所以在了解其原理之前，我们需了解555定时器。
555定时器逻辑符号如图2-1所示：图2-1 555定时器逻辑符号管脚功能如表2-1所示：图2-2 秒脉冲电路根据原理和元件图，结合一阶电路暂态过程的三要素法，可以计算出充放电的时间，两者相加即为脉冲周期，脉冲周期的倒数即为脉冲频率。
充电过程的方程式： 2/3Vcc=Vcc+（1/3Vcc-Vcc）e（t1/RC）t1=(R1+R2)C*㏑2=0.7（R1+R2）C放电过程的方程式： 1/3Vcc=0+（2/3Vcc-0）e（t1/RC）t2=R2*C㏑2=0.7R2*C脉冲周期为： t=t1+t2=0.7（R1+2R2）C脉冲频率为： f=1/t=1.43/（R1+2R2）C令R1=15k，R2=68k，C=0. 01F，（其中0.01F的电容的作用是防干扰的）代入数据，计算得，f=0.94HZ≈1HZ基本满足实验要求。
2.2计数部分计数部分的核心芯片是74LS9074LS90是二---五---十进制异步计数器。
它有两个时钟输入CKA和CKB，其中,CPA和Q0组成一位二进制计数器，CKB和Q1Q2Q3组成五进制计数器，若将Q0与CKB相连接，时钟脉冲从CKA输入，则构成了84212BCD码十进制计数器。
数电课程设计报告-多功能数字钟电路设计与制作
《多功能数字钟电路设计与制作》课程设计报告班级：建筑设施智能技术二班姓名：*****学号：********指导教师：*****2010年11月19日目录一、内容摘要 (3)二、设计内容及要求 (3)三、总设计原理 (3)四、单元电路的设计 (6)1、基于NE555的秒方波发生器的设计 (5)2、基于74LS160的12\60进制计数器的设计 (7)3、校时电路的设计 (9)五、设计总电路图 (10)六、主要仪器及其使用方法 (10)七、设计过程中的问题及解决方案 (10)八、心得体会 (12)九、附录 (13)多功能数字钟的电路设计与制作一、内容摘要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
它可以实现数字电子时钟功能、仿电台整点报时功能、定时功能这三项基本功能。
二、设计内容及要求：①基本功能：以数字形式显示时、分、秒的时间，小时计数器的计时要求为“12翻1”，并要求能手动快校时、快校分或慢校时、慢校分。
②扩展功能：定时控制，其时间自定；仿广播电台正点报时—自动报正点时数。
三、总设计原理：（1）数字电子计时器组成原理图1数字电子计时器的结构框图（2）用74LS160实现12进制计数器（3）校时电路当刚接通电源或时钟走时出现误差时，都需要进行时间的校准。
校时是数字钟应具有的基本功能，一般电子钟都有时、分、秒校时功能。
为使电路简单，这里只进行分和小时的校准。
校时可采用快校时和慢校时两种方式。
校时脉冲采用秒脉冲，则为快校时；如果校时脉冲由单次脉冲产生器提供则为慢校时。
图3中C 1、 C 2用于消除抖动。
图3 校时电路CLK图2 用整体置零法构成的12进制计数器进位3.3K3.3K1C 1=C 2=0.01校4、时基电路图4 由555定时器构成的多谐振荡器5、定时控制电路数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置进行控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。
多功能数字钟电路设计指导书及仿真图
课题一数字电子钟逻辑电路设计一、简述数字电子钟就是一种用数字显示秒、分、时、日得计时装置,与传统得机械钟相比，它具有走时准确,显示直观、无机械传动装置等优点，因而得到了广泛得应用。
小到人们日常生活中得电子手表,大到车站、码头、机场等公共场所得大型数显电子钟。
数字电子钟得电路组成方框图如图1、１所示.图1、１数字电子钟框图由图１、1可见，数字电子钟由以下几部分组成:石英晶体振荡器与分频器组成得秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制)计时计数器;秒、分、时得译码显示部分等。
二、设计任务与要求用中、小规模集成电路设计一台能显示日、时、分、秒得数字电子钟,要求如下：1.由晶振电路产生1Ｈｚ标准秒信号。
2.秒、分为０0~59六十进制计数器。
３、时为０0~2３二十四进制计数器。
４、周显示从1~日为七进制计数器。
5、可手动校时:能分别进行秒、分、时、日得校时。
只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入得校正.6、 整点报时。
整点报时电路要求在每个整点前呜叫五次低音(500Hz ）,整点时再呜叫一次高音(1０00Ｈz)。
三、可选用器材1、 通用实验底板2、 直流稳压电源3、 集成电路：C Ｄ4060、７4LS7４、74LS １61、7４L Ｓ2４8及门电路4、 晶振:32768 Ｈz5、 电容：１00μＦ／16V 、22pF 、3～2２pF 之间6、 电阻:200Ω、10K Ω、22ＭΩ7、 电位器：2、2K Ω或４、７K Ω8、 数显：共阴显示器L Ｃ５0１１—119、 开关:单次按键 1０、 三极管:８０50 １1、 喇叭：1 W /4，8Ω四、设计方案提示根据设计任务与要求，对照数字电子钟得框图，可以分以下几部分进行模块化设计。
1. 秒脉冲发生器脉冲发生器就是数字钟得核心部分,它得精度与稳定度决定了数字钟得质量，通常用晶体振荡器发出得脉冲经过整形、分频获得1Hz 得秒脉冲.如晶振为32７68 Hz ，通过15次二分频后可获得1H ｚ得脉冲输出，电路图如图1、２所示。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多功能数字钟电路的设计与制作
一、设计任务与要求
设计和制作一个多功能数字钟，要求能准确计时并以数字形式显示时、分、秒的时间，能校正时间，准点报时。
二、方案设计与论证
1．数字钟设计原理
数字电子钟一般由振荡器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。
振荡器产生的1Hz的方波，作为秒信号。
秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。
“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。
所有计时结果由七段数码管显示器显示。
用4个与非门构成调时电路，通过改变方波的频率，进行调时。
最后用与非门和发光二极管构成整点显示部分。
2．总体结构框图如下：
图14 总体框图
三、单元电路设计与参数计算
1．脉冲产生电路
图15 晶振振荡器原理图 图16 555定时器脉冲产生电路原理图 振荡器可由晶振组成(如图15)，也可以由555定时器组成。
图16是由555定时器构成的1HZ 的自激振荡器，其原理是：
第一暂态2、6端电位为Vcc 3
1
，则输出为高电平，三极管不导通，电容C 充电，此
时2、6端电位上升。
当上升至大于Vcc 3
2
时，输出为低电平，三极管导通，电容C 放电，
11 21 C 1
R
C 2
R
O
此时2、6端电位下降，下降至Vcc 3
1
时，输出高电平，以此循环。
根据公式C R R f )2(43.121+≈
得，此时频率为0.991。
图17 555定时器波形关系 图18 555定时器产生1Hz 方波原理图 2．时间计数电路
图19 74LS161引脚图
74LS161功能表
v V 2 3 V 1 3 v U 1
74L S 161D
Q A 14Q B 13Q C 12Q D
11R C O
15A 3B 4C 5D
6
E N P 7E N T
10
~L O A D 9~C L R 1
C L K
2
来自脉冲产生电路的信号先后经过一个十进制计数器和六进制计数器，分别得到“秒”个位、十位后，用六进制计数器得信号再经过一个十进制计数器和六进制计数器得到“分”个位、十位以及“时”个位、十位的计时。
用第二个六进制计数器得信号得到“时”个位、十位。
74LS161D
图20 六十进制计数器原理图
图20是十进制和六进制计时器原理图。
1Hz的方波信号作为脉冲信号进入74LS161 可预置四位二进制计数器(异步清除)的1引脚，当输出为1010即11，13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，作为六进制计时器的脉冲信号和进入十进制计时器清零端，分别使六进制计时器计数和使十进制计时器清零。
同理，当六进制输出为0110即11，12引脚都为高电平时，经过与非门取反，作为下一级计时器的脉冲信号和进入六进制计时器清零端，分别使下一级计时器计数和使六进制计时器清零。
各计数器输出接4511七段译码器的输入端。
图21 二十四进制计数器原理图
图21是二十四进制计时器原理图。
上一级信号作为脉冲信号进入个位74联赛161 可预置四位二进制计数器(异步清除)的1引脚。
当个位计时器输出为1010，或十位计时器输出0010，同时个位计时器输出为0100时，个位计时器清零。
可列出以下逻辑表达式：12*1313*11B A B B ，化简为12*13*13*11B A B B ，经过四个与非门进入个位的清零端。
同理十位计时器输出0010，同时个位计时器输出为0100，即U19的12引脚，U23的13引脚都为高电平时，由于清零端低电平有效，所以两信号经过与非门取反，进入十位计时器清零端清零。
各计数器输出接4511七段译码的输入端。
D1起隔离的作用，否则有信号对U23有干扰。
3．显示部分电路
如图23所示，译码显示电路选用4511芯片直接驱动共阳极的七段数码管。
六个4511芯片集成电路构成数字钟的七段数码显示管显示译码/驱动器。
4511七段显示译码器输出高电平有效，将8421BCD 码译成七段(a 、b 、c 、d 、e 、f 、g)输出，用以直接驱动LED 七段数码显示对应的十进制数。
4511输入接计数器的四个输出端(除进位输出)。
译码驱动电路将计数器输出的BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
4511功能表
图22 4511引脚图 图23 显示部分电路 4．校时电路
数字钟接通电源或者计时出现误差时，需要校正时间。
校时是数字钟应具备的基本功能。
一般电子手表都具有时、分、秒等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
其中S1为校“时”用的控制开关，S2为校“分”用的控制开关。
U2
4511BD_10V
DA 7DB 1DC 2DD 6OA 13OD 10OE 9OF 15OC 11OB 12OG
14
~EL 5~BI 4~LT
3
图24 校时电路原理图
如图24所示，当S1闭合时，无论“分”计时器清零信号秒脉冲为低还是高，由于U27的左侧输入总为低，所以输出没有变化，“分”计时器的脉冲无效，此时，U28为右侧输入为高，对输入的秒脉冲没有影响，所以秒脉冲进入“时”的CP端，作为“时”的计数信号，此时计数频率快于正常频率，达到调时的目的。
当S1断开时，正常由“分”计时器清零信号作为“时”的计数信号，此时计数频率为正常频率，达到计时目的。
同理，当S1闭合时，“分”调时。
当S1断开时，“分”计时。
需要注意的是，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能产生抖动，接电容C1、C2可以缓解抖动。
D2起隔离的作用。
5．整点报时电路的设计
图25 整点报时电路原理图
当时分电路为59分时，LED亮一分钟。
如图25所示，当“分”计数器的十位输出0101，个位计数器输出1001时，四路高电平信号取与运算，再去反，可得一个高电平，此时，LED1的阳极为高电平，阴极接地，可以导通。
起塔时刻，LED没有电位差，不导通，不亮。
四、总原理图及元器件清单
1．元件清单
.
2．总原理图
图26 总原理图
5V
V
24L S 161D
U A L
五、安装与调试
主要遇到的问题是：
1.到多路信号输入或输出时，信号之间有干扰。
如二十四进制计数器，如果高位清零端不加二极管，那么在高位数码管数字变化时，有很大的延时，同时低位数码管熄灭。
脉冲产生电路的输出端不加二极管的话，“秒”显高位数码管数字变化时，有很大的延时，且低位数码管不在亮起。
2.再加入校时电路后，无论开关S1与S2断开与否，在总开关开启时，“分”计数和“时”计数都自加一。
六、性能测试与分析
设计的电路能达到设计要求，能准确计时并以数字形式显示时、分、秒的时间，并且能校正时间，准点报时。
七、设计总结和心得
这次课程设计是我们第一次将所学的知识综合应用到实际中去。
为期一个星期的设计，本以为时间很充裕，但是整个设计方案、过程的完成遇到了很多之前想象不到的问题。
比如设计方案中如何利用现有的元件组装得到设计要求，如何找到错误的原因，如何利用计算机来画图等等。
在这个过程中我们查阅了大量的资料，主要是来自网上及模电、数电等参考书，同时咨询了学校的一些师兄和老师。
最终在大家的共同努力下，顺利完成了整个课程设计。
这次课程设计教会了我们在以后的学习和工作当中要养成严谨、耐心的工作态度，遇到困难要主动出击，而不是坐着等人给自己指导。
八、参考文献
[1] 童诗白，华成英.模拟电子技术基础.高教出版社，2006：11—29.
[2] 阎石.数字电子技术基础.高教出版社，2006：66—309.
[3] 金唯香，谢玉梅.电子测试技术.湖南大学出版社，2005：154—189.
[4] 彭介华.电子技术课程设计指导.高等教育出版社，2006：103—117
[5] 李国丽，朱维勇. 电子技术实验指导书. 中国科技大学出版社，2005：128—146
[6] 吕思忠施齐云. 数字电路实验与课程设计. 哈尔滨：哈尔滨工程大学出版社，2001.9。