实验三 CMOS集成逻辑门的逻辑功能与参数测试
实训任务4.2常用集成门电路功能和逻辑参数测试
2021/6/19
1
门电路：能实现基本逻辑运算的电路。 基本逻辑门电路：与门、或门和非门。 复合门电路：与非门、或非门、异或门、同或门等。 集成门电路：将这些逻辑电路的元件和连线制作在 一块 半导体基片上，然后封装起来。 目前使用较多的集成门电路主要有双极型的TTL门 电路和单极型的CMOS门电路。
TTL门电路输出端不允许直接接+5V或地。否则，将损坏器件。
2021/6/19
27
2． CMOS集成门电路
（1）电源电压 CMOS门电路的电源电压范围比TTL的范围宽。如CC4000系列
的集成电路可在3V～18V电压下正常工作；CMOS电路使用的标准 电压一般为+5V，+10V，+15V三种。
在使用中注意电源极性不能接反。 （2）CMOS门电路的多余端（不用端）的处理方法
“GND”表示。TTL门电路对电源电压要求较高，要保持 +5V(±10%)，过低不能正常工作，过高易损坏器件。 （2）TTL门电路多余端（不用端）的处理方法
对于实际应用时，有时门电路的输入端可能会不用，其不用的
端子称为多余端（不用端），其处理方法一般可根据门电路的逻辑 功能分别接高电平或低电平。
TTL门电路多余的输入端要进行合理的处理，实践表明TTL门 电路输入端悬空，相当于“1”状态（接高电平），但其抗干扰能力 较差。因此，TTL与门、与非门多余的输入端接高电平、悬空或并 联使用；而或门、或非门多余的输入端必须接地和并联使用。 （3）TTL门电路的门电路的安全问题
输出级改为三极管集电极开路输出， 并取消集电极负载电阻RL。集电极开 路后，输出端可以直接并联使用的特 殊逻辑门，称为集电极开路与非门。
Y AB CD EF
数字电子技术 第二章 集成逻辑门
第2章 集成逻辑门
本章要点 • TTL逻辑门 • CMOS逻辑门 • 集成逻辑门的功能测试
2.1 TTL逻辑门
TTL逻辑门是一种晶体三极管集成电路，通常一个集 成块内包含多个相同的逻辑门。由于TTL集成电路生产工
艺成熟、产品参数稳定、工作可靠、开关速度高，因此，
获得了广泛的应用。在实际应用中，TTL逻辑门产品型号 较多，国外型号有HD74××系列、SN74××系列等，国 内的型号是CT××。
2.2 CMOS逻辑门
CMOS逻辑门是另一种集成逻辑门，集成电路内部是 场效晶体管。由于场效晶体管集成电路制造工艺简单、集
成度高、功耗低，因此在实际应用中也非常普及。可供选
择的CMOS逻辑门产品的型号较多，国外型号有CD××系 列、SN74AC××系列等，国内的型号是CC××系列。
2.2.1 任务描述
基系列。4个系列中，以74LS××的综合性能最佳，应用 最广。
2.1.5 TTL逻辑门的使用
2. 参数识读 通常，TTL逻辑门的制造商会以产品说明书的形式给 出该产品推荐的工作条件、电气特性、外形尺寸、引脚间
距等参数。这些参数是正确使用TTL逻辑门的依据，在实
际应用中，应养成使用产品前查阅说明书的习惯。
图2.6 74LS02引脚排列
2.1.3 TTL或非门
1. 74LS27 74LS27是3个3输入端TTL或非门，每个或非门都能够 实现3个输入逻辑变量的“或非”逻辑功能。其中1、2、 13、12脚构成1个或非门，3、4、5、6脚构成1个或非门， 9、10、11、8脚构成1个或非门，14脚接供电电源，7脚为 接地端。其引脚排列如图2.7所示。
图2.19 （a） 与非门闲置输入端的处理方法
2.1.5 TTL逻辑门的使用
THD-1型数字电路实验箱使用说明书
（20)拔河游戏机-趣味性实验，综合性实验
（21)随机存取存储2114A及其应用-综合性实验
三、使用注意事项
1.使用前应先检查各电源是否正常。
(1)先关闭实验箱的所有电源开关，然后用随箱的三芯电源线接通实验箱的220V交流电源。
（2)开启实验箱的电源总开关（置开端），电源指示灯亮。
（1）带灯船形电源总开关一只
（2）高性能双列直插式圆角集成电路插座17只（其中40P 1只，28P 1只，24P 1只，20P1只，18P 1只，16P 5只，14P 4只，8P 2只）.
（3）400多个高可靠的锁紧式、防转、叠插式插座。它们与集成电路插座、镀银针管座以及其它固定器件、线路等已在印制板面连接好。正面板上有黑线条连接的地方，表示反面（及印制线路板面）已接好。
插件采用直插弹性结构，其插头与插座的导电接触面很大，接触电阻极其微小（接触电阻少于等于0.003欧，使用寿命大于10000次以上），插头与插头之间可以互插，从而可形成一个立体布线空间，使用极为方便。
（4）几十根镀银长（15mm)紫铜针管插座，供实验时接插小型电位器、电阻、电容等分立元件之用（它们与相应的锁紧插座已在印刷线路板面连通）。
整个试验功能板放置并固定在体积为0.46m*0.36m*0.14m的高强度ABS工程塑料保护箱内，实验箱净重6kg，造型美观大方。
实验五CMOS集成逻辑门的逻辑功能测试报告模板实验六 译码器及其应用
实验五CMOS集成逻辑门的逻辑功能测试一、实验目的1、掌握CMOS集成门电路的逻辑功能和器件的使用规则。
2、学会CMOS集成门电路逻辑功能的测试方法。
二、实验原理本实验将测定与门CC4081，或门CC4071，非门74LS04，与非门CC4011，或非门CC4001的逻辑功能。
各集成块的引脚排列图如下：CC4081四2输入与门CC4071四2输入或门74LS04六反相器（非门）CC4011四2输入与非门CC4001四2输入或非门CMOS电路的使用规则由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。
CMOS电路的使用规则如下：V DD接电源正极，V SS接电源负极（通常接地⊥），不得接反。
CC4000系列的电源允许电压在＋3～＋18V范围内选择，实验中一般要求使用＋5～＋15V。
所有输入端一律不准悬空，闲置输入端的处理方法：按照逻辑要求，直接接V DD（与非门）或V SS（或非门）。
在工作频率不高的电路中，允许输入端并联使用。
输出端不允许直接与V DD或V SS连接，否则将导致器件损坏。
在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。
焊接、测试和储存时的注意事项：电路应存放在导电的容器内，有良好的静电屏蔽；焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；所有的测试仪器必须良好接地。
三、实验设备与器件数字电路实验箱、CC4011、CC4001、CC4071、CC4081。
四、实验内容测试验证CMOS各门电路的逻辑功能，判断其好坏。
与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，其引脚见附录。
以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记录。
第二部分： 门电路功能测试
EMBED Equation.3
式中： EMBED Equation.3 ——OC门输出管截止时（输出高电平VOH）的漏电流（约为50uA）
EMBED Equation.3 ——OC门输出低电平VOL时允许最大灌入负载电流（约为20mA）
2. 整理分析实验结果，总结集电极开路门和三态输出门的优缺点。
3. 思考：在使用总线传输时，总线上能不能同时接有OC门与三态输出门？为什么？
实验五 集成逻辑电路的连接和驱动
实验目的
了解TTL门电路的输出特性。
了解CMOS门电路的输出特性。
掌握集成逻辑电路相互衔接时应遵守的规则和实际衔接方法。
五、实验步骤
1、将数字逻辑电路实验箱扩展板固定到主电路板上。
2、在扩展板上插上要测试的芯片，注意管脚数数与扩展板上所标数对应。芯片首先要接电源和地线（在主电路板上留有相应的插孔）。
3、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。
4、芯片的管脚分配见附录。
六、实验报告要求
测试CC4081(74HC08)（与门）的逻辑功能。
测试CC4071(74HC32)（或门）的逻辑功能。
测试CC4069(74HC04)（非门）的逻辑功能。
测试CC4011(74HC00)（与非门）的逻辑功能。
k) 测试CC4001(74HC02)（或非门）的逻辑功能。
l) 测试CC4030(74HC86)（异或门）的逻辑功能。
N——负载门个数
M——接入电路的负载门输入端总个数
EMBED Equation.3 值须小于 EMBED Equation.3 ，否则VOH将下降， EMBED Equation.3 值须大于 EMBED Equation.3 ，否则VOL将上升，又 EMBED Equation.3 的大小会影响输出波形的边沿时间，在工作速度较高时， EMBED Equation.3 应尽量选取接近 EMBED Equation.3 。
CMOS集成逻辑门的逻辑功能与参数测试实验报告
CMOS集成逻辑门的逻辑功能与参数测试实验报告CMOS集成逻辑门的逻辑功能与参数测试实验报告「篇一」集成门电路功能测试实验报告一、实验预习 1、逻辑值与电压值得关系。
２、常用逻辑门电路逻辑功能及其测试方法。
3、硬件电路基础实验箱得结构、基本功能与使用方法。
二、实验目得测试集成门电路得功能三、实验器件集成电路板、万用表四、实验原理 TTL 与非门７4LS０0 得逻辑符号及逻辑电路:双列直插式集成与非门电路CＴ74LS00：数字电路得测试：常对组合数字电路进行静态与动态测试，静态测试就是在输入端加固定得电平信号，测试输出壮态,验证输入输出得逻辑关系.动态测试就是在输入端加周期性信号,测试输入输出波形,测量电路得频率响应。
常对时序电路进行单拍与连续工作测试,验证其状态得转换就是正确。
本实验验证集成门电路输入输出得逻辑关系，实验在由硬件电路基础实验箱与相关得测试仪器组成得物理平台上进行。
硬件电路基础实验箱广泛地应用于以集成电路为主要器件得数字电路实验中,它得主要组成部分有:（１)直流电源：提供固定直流电源（+5Ｖ,—5Ｖ)与可调电源(+3～１５Ｖ，-3～1５V).(2)信号源：单脉冲源(正负两种脉冲）；连续脉冲。
（３）逻辑电平输出电路:通过改变逻辑电平开关状态输出两个电平信号：高电平“1”与低电平“0”。
（4）逻辑电平显示电路：电平显示电路由发光二极管及其驱动电路组成，用来指示测试点得逻辑电平.（5)数码显示电路：动态数码显示电路与静态数码显示电路，静态数码显示电路由七段LEＤ数码管及其译码器组成。
(6）元件库：元件库装有电位器、电阻、电容、二极管、按键开关等器件.(7)插座区与管座区：可插入集成电路，分立元件.集成门电路功能验证方法：选定器件型号，查阅该器件手册或该器件外部引脚排列图,根据器件得封装，连接好实验电路，以测试 74ＬＳ00 与非门得功能为例:正确连接好器件工作电源：７4LS00 得 1 4 脚与７脚分别接到实验平台得 5 V 直流电源得“＋5 V“与“GNＤ”端处,TＴＬ数字集成电路得工作电压为 5 V（实验允许±5％得误差）。
cmos逻辑门电路[最新]
![cmos逻辑门电路[最新]](https://img.taocdn.com/s3/m/6cf0544676232f60ddccda38376baf1ffc4fe3e0.png)
CMOS逻辑门电路CMOS是互补对称MOS电路的简称（Complementary Metal-Oxide-Semiconductor），其电路结构都采用增强型PMOS管和增强型NMOS管按互补对称形式连接而成，由于CMOS 集成电路具有功耗低、工作电流电压范围宽、抗干扰能力强、输入阻抗高、扇出系数大、集成度高，成本低等一系列优点，其应用领域十分广泛，尤其在大规模集成电路中更显示出它的优越性，是目前得到广泛应用的器件。
一、CMOS反相器CMOS反相器是CMOS集成电路最基本的逻辑元件之一，其电路如图11-36所示，它是由一个增强型NMOS管T N和一个PMOS管T P按互补对称形式连接而成。
两管的栅极相连作为反相器的输入端，漏极相连作为输出端，T P管的衬底和源极相连接电源U DD，T N管的衬底与源极相连后接地，一般地U DD>(U TN+|U TP|)，(U TN和|U TP|是T N和T P的开启电压)。
当输入电压u i=“0”（低电平）时，NMOS管T N截止，而PMOS管T P导通，这时T N 管的阻抗比T P管的阻抗高的多，（两阻抗比值可高达106以上），电源电压主要降在T N上，输出电压为“1”（约为U DD）。
当输入电压u i=“1”（高电平）时，T N导通，T P截止，电源电压主要降在T P上，输出u o=“0”，可见此电路实现了逻辑“非”功能。
通过CMOS反相器电路原理分析，可发现CMOS门电路相比NMOS、PMOS门电路具有如下优点：①无论输入是高电平还是低电平，T N和T P两管中总是一个管子截止，另一个导通，流过电源的电流仅是截止管的沟道泄漏电流，因此，静态功耗很小。
②两管总是一个管子充分导通，这使得输出端的等效电容C L能通过低阻抗充放电，改善了输出波形，同时提高了工作速度。
③由于输出低电平约为0V，输出高电平为U DD，因此，输出的逻辑幅度大。
CMOS反相器的电压传输特性如图11-37所示。
实验1TTL集成逻辑门的逻辑功能与参数测试
实验1TTL集成逻辑门的逻辑功能与参数测试绪论：集成逻辑门是计算机电路中最基本的部件之一，广泛应用于数字电路的设计与实现。
TTL（Transistor-Transistor Logic）是一种常见的集成逻辑门技术，通过使用晶体管和电阻来实现逻辑功能。
在本实验中，我们将测试TTL集成逻辑门的逻辑功能和参数。
实验目的：1.了解TTL集成逻辑门的基本原理和工作方式；2.测试TTL集成逻辑门的逻辑功能，包括与门、或门、非门等；3.测试TTL集成逻辑门的参数，包括输入电平、输出电平和功耗等。
实验设备：1.TTL集成逻辑门芯片（例如74系列）；2.逻辑状态测试仪；3.电源供应器；4.连接线。
实验步骤：1.连接电路：根据逻辑门芯片的引脚图，将芯片连接到电源供应器和逻辑状态测试仪上；2.逻辑功能测试：a.与门测试：将两个输入端分别接地和5V电压，测量输出电平，验证与门的功能；b.或门测试：将两个输入端分别接地和5V电压，测量输出电平，验证或门的功能；c.非门测试：将输入端接地，测量输出电平，验证非门的功能；3.参数测试：a.输入电平测试：按照逻辑门的输入电平要求，分别给输入端施加低电平和高电平，测量输出电平；b.输出电平测试：根据逻辑门芯片的DC参数表，给定适当的输入电平，测量输出电平；c.功耗测试：测量逻辑门芯片在不同输入电平下的功耗。
实验注意事项：1.在操作过程中，应注意芯片引脚的连接正确性；2.不要超过逻辑门芯片的最大电源电压和最大输入电压范围，以免损坏芯片；3.测量时，应使用适当的测量工具和方法，减少误差；4.为了保证实验结果的稳定性和可靠性，建议多次测量并取平均值。
实验结果分析：根据实验数据和测量结果，可以得出以下结论：1.TTL集成逻辑门具有良好的逻辑功能，能够实现与门、或门、非门等基本逻辑操作；2.TTL集成逻辑门具有较高的输入电平和输出电平容限，可以适应不同的输入和输出电平要求；3.TTL集成逻辑门具有适当的功耗，在允许的电源范围内，能够正常工作。
基本门电路逻辑功能的测试数电实验报告
实验一：TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图2－1(a)、(b)、(c)所示。
(b)（a） (c)图2－1 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）其逻辑表达式为 Y＝2、TTL与非门的主要参数(1)低电平输出电源电流ICCL 和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常I CCL ＞I CCH ，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL ＝V CC I CCL 。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
I CCL 和I CCH 测试电路如图2－2(a)、(b)所示。
[注意]：TTL 电路对电源电压要求较严，电源电压V CC 只允许在＋5V ±10％的范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
(a) (b) (c) (d)图2－2 TTL 与非门静态参数测试电路图(2)低电平输入电流I iL 和高电平输入电流I iH 。
I iL 是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
在多级门电路中，I iL 相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望I iL 小些。
实验一TTL 集成逻辑门的逻辑功能与参数测试报告(1)
数字电子技术2实验报告（人工智能与电气工程学院）实验课程：数字电子技术2专业班级：网安191班指导教师：杜永强学生姓名：陈胜迪学生学号：2019240401实验地点：第二实验楼320实验日期：2021.5.29贵州理工学院实验报告1、验证 74LS20 的逻辑功能在数字电路试验台上合适的位置选取一个 14P 插座，按定位标记插好74LS20 集成块。
按图 1-3 连线，门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。
门的输出端接由 LED 发光二极管组成的逻辑电平显示器。
图1-374LS20 有 4 个输入端，有 16 个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110 五项进行检测就可判断其逻辑功能是否正常。
2、74LS20 主要参数的测试(1)ICCL、ICCH、IiL与 IiH测试电路如图 1－4(a)、(b) 、(c)、(d)所示。
按图接线并进行测试将测试结果表 1-5 中。
由于 IiH较小，难以测量，一般免于测试。
图 1－4 TTL 与非门静态参数测试电路图(2)扇出系数 NONOL的测试电路如图 1－5 所示，门的输入端全部悬空，输出端接灌电流负载 RL，调节 RL使 IOL 增大，VOL随之增高，当 VOL达到 VOLm（手册中规定低电平规范值 0.4V）时的 IOL就是允许灌入的最大负载电流，则通常NOL≥8 。
按图接线并进行测试，将测试结果表 1-5 中，并计算出扇出系数 NO图 1－5 扇出系数试测电路(3)电压传输特性测试电路如图 1－6 所示，采用逐点测试法，即调节 RW，使得 Vi的值逐一达到表 1-6 中的值，记录此时对应的 VO，所有值测量完成后绘成曲线。
图 1－6。
cmos集成逻辑门的逻辑功能与参数测试误差原因分析
cmos集成逻辑门的逻辑功能与参数测试误差原因分析
在测试CMOS集成逻辑门的逻辑功能和参数时，常会出现误差。
造成这些误差的原因如下：
1. 温度变化：CMOS集成电路的电性能受温度影响较大。
因此，如果测试环境与使用环境的温度不同，测试误差就会发生。
2. 仪器误差：测试仪器的精度和灵敏度会对测试结果产生影响。
如示波器的带宽、深度、采样率等参数的误差都会导致测试误差。
3. CMOS门电路的特性：不同类型的CMOS门电路会有不同的传输延迟时间，有些CMOS 门电路的参数受电源电压、工作温度、载荷容量等因素影响较大，这些因素也会导致测试误差。
4. 测试电路的欠优化：测试电路本身的设计、电路布局等问题，也可能会导致测试误差。
设计和布局得不好，可能会导致信号存在失真、交叉耦合等问题。
5. 电源质量问题：电源干扰、电源波动等问题，也可能会对测试结果产生影响。
综上所述，测试误差产生的原因较为复杂，需要综合考虑多个因素，尤其是对测试环境和测试仪器要有足够的了解和掌握。
基本门电路逻辑功能的测试数电实验报告
实验一：TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。
其逻辑框图、符号及引脚排列如图2－1(a)、(b)、(c)所示。
(b)（a） (c)图2－1 74LS20逻辑框图、逻辑符号及引脚排列1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。
）其逻辑表达式为 Y＝2、TTL与非门的主要参数(1)低电平输出电源电流ICCL 和高电平输出电源电流ICCH与非门处于不同的工作状态，电源提供的电流是不同的。
ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。
ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。
通常I CCL ＞I CCH ，它们的大小标志着器件静态功耗的大小。
器件的最大功耗为P CCL ＝V CC I CCL 。
手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。
I CCL 和I CCH 测试电路如图2－2(a)、(b)所示。
[注意]：TTL 电路对电源电压要求较严，电源电压V CC 只允许在＋5V ±10％的范围内工作，超过5.5V 将损坏器件；低于4.5V 器件的逻辑功能将不正常。
(a) (b) (c) (d)图2－2 TTL 与非门静态参数测试电路图(2)低电平输入电流I iL 和高电平输入电流I iH 。
I iL 是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。
在多级门电路中，I iL 相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望I iL 小些。
数字实验教案
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
五、实验报告要求 1. 画出实验用逻辑门的逻辑符号，并写出逻辑表达式。 2. 整理实验表格和结果。 3. 总结三态门功能及正确的使用方法。 4. 通过本次实验总结TTL及CMOS器件的特点及使用的收获和体会。 5. 回答思考题。 六、思考题 1. 欲使1只异或门实现非逻辑，电路将如何连接，为什么说异或门是可控 反相器? 2. 对于TTL电路为什么说悬空相当于高电平?而CMOS集成门电路多余端为什 么不能悬空？ 返回
返回
实验内容
数字电子部分
实验3 实验3 中小规模集成电路组合逻辑设计
4） 题目D：2位二进制乘法器设计及验证（综合实验） 输入A1A0和B1B0两路二进制信号，输出为A1A0×B1B0的乘积，通过数码管 显示出来。例如A1A0和B1B0两路二进制信号假若为11和10时，则显示“6”， 具体电路形式不限。 设计实验要求 写出真值表、逻辑表达式（如何化简自己决定）。①试 用与非门设计该逻辑电路，选择尽可能少的器件。②可利用实验系统上 已连接好的BCD/七段译码显示电路和数码管，并在实验台上进行调试及 验证。 5） 题目E：2位二进制平方电路设计及验证（综合实验） 输 入 A2A1A0 三 位 二 进 制 数 ， 用 两 位 数 码 管 显 示 其 平 方 数 。 例 如 A2A1A0==111时，则应显示“49”。(具体电路形式不限) 返回
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
一、实验目的 1. 熟悉数字电路实验系统的正确使用。 2. 掌握各种常用门电路的逻辑符号及逻辑功能。 3. 了解TTL、CMOS集成电路外引线排列。 4. 了解TTL、CMOS集成电路的标示识别。 5. 了解 TTL、CMOS集成电路正确的使用方法。 6. 通过验证掌握常用的TTL、CMOS集成门电路的逻辑功能。 7. 熟悉并掌握OC门、三态门的典型应用。
CMOS逻辑门电路的不同输出结构及参数
高电平扇出数:
IIH
N OH
IOH ( 驱 动 门) I IH (负 载 门)
IIH
IOH :驱动门的输出端为高电平电流
IIH :负载门的输入电流为。
(b)带灌电流负载
当负载门的个数增加时，总的灌电流IOL将增加，同时也将引起 输出低电压VOL的升高。当输出为低电平，并且保证不超过输 出低电平的上限值。
L ABCD
AB CD
(2) 上拉电阻对OD门动态性能的影响
Rp的值愈小，负载电容的充电时间 常数亦愈小，因而开关速度愈快。 但功耗大,且可能使输出电流超过允
许的最大值IOL(max） 。
电路带电容负载
VDD
RP
A
L1
B
0
Rp的值大，可保证输出电流不能超
C D
CL
过允许的最大值IOL(max）、功耗小。
但负载电容的充电时间常数亦愈大，
开关速度因而愈慢。
当VO=VOL
最不利的情况： 只有一个 OD门导通， 为保证低电平输出OD门的输 出电流不能超过允许的最大值 IOL(max)且VO=VOL(max） ，RP不 能太小。
I OL(max)
VDD - VOL(max) Rp(min)
I IL(total)
6. 扇入与扇出数 扇入数：取决于逻辑门的输入端的个数。
几种CMOS系列非门的DP性能比较
系列 参数/单位
功耗电容CPD/pF 传输延迟时间 tpd/ns(CL=15pF)
74HC04 (VDD=5V)
21 6
功耗PD mW(10MHz)
9
延时功耗积DP/pJ
54
74AHC04 (VDD=5V)
12 3.8
TTL和CMOS集成门电路的逻辑功能分析方法
TTL和CMOS集成门电路的逻辑功能分析方法TTL集成门电路的逻辑功能分析方法：TTL电路常见的集成门电路有与门（AND）、或门（OR）、非门（NOT）、异或门（XOR）等。
逻辑功能分析的目的是确定输入和输出之间的关系，并确定电路的真值表。
以下是TTL集成门电路的逻辑功能分析步骤：1.确定电路的输入和输出端口：根据电路图或芯片手册，确定电路的输入和输出端口。
2.绘制真值表：根据电路的输入和输出端口，绘制真值表。
真值表列出了所有可能的输入组合以及对应的输出结果。
3.逐个输入组合进行分析：对每个输入组合，根据电路图和逻辑门的真值表，分析输出的结果。
可以使用布尔代数或卡诺图等方法进行分析。
4.验证和检查：通过验证输出结果是否与真值表中的结果一致来检查逻辑分析的正确性。
CMOS集成门电路的逻辑功能分析方法：CMOS电路由nMOS和pMOS晶体管组成，具有低功耗、高噪声免疫度和高集成度等优点。
类似于TTL电路，CMOS电路也可以实现与门、或门、非门和异或门等逻辑功能。
逻辑功能分析的步骤如下：1.确定电路的输入和输出端口：根据电路图或芯片手册，确定电路的输入和输出端口。
2.绘制真值表：根据电路的输入和输出端口，绘制真值表。
真值表列出了所有可能的输入组合以及对应的输出结果。
3.根据CMOS电路特性进行逻辑分析：CMOS电路具有与非门和与非门的组合，通过nMOS和pMOS晶体管的开关状态来实现逻辑运算。
根据这些特性，分析电路的逻辑功能。
4.验证和检查：通过验证输出结果是否与真值表中的结果一致来检查逻辑分析的正确性。
需要注意的是，在实际分析中，可以使用计算机辅助设计（CAD）工具来进行逻辑功能分析。
这些工具可以自动绘制真值表、生成逻辑图、模拟电路和验证结果。
总结：TTL和CMOS集成门电路的逻辑功能分析方法包括确定电路的输入和输出端口，绘制真值表，逻辑分析和验证结果。
逻辑功能分析是设计和实现数字逻辑电路的重要步骤，可以帮助工程师理解电路的逻辑关系，并确保设计的正确性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验三CMOS集成逻辑门的逻辑功能与参数测试
一、实验目的
1、掌握CMOS集成门电路的逻辑功能和器件的使用规则
2、学会CMOS集成门电路主要参数的测试方法
二、实验原理
1、CMOS集成电路是将N沟道MOS晶体管和P沟道 MOS晶体管同时用于
一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。
CMOS集成电路的主要优点是：
(1)功耗低，其静态工作电流在10－9A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。
(2)高输入阻抗，通常大于1010Ω，远高于TTL器件的输入阻抗。
(3)接近理想的传输特性，输出高电平可达电源电压的 99.9％以上，低电平可达电源电压的0.1％以下，因此输出逻辑电平的摆幅很大，噪声容限很高。
(4)电源电压范围广，可在＋3V～＋18V范围内正常运行。
(5)由于有很高的输入阻抗，要求驱动电流很小，约0.1μA，输出电流在＋5V电源下约为 500μA，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。
在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取10～20。
2、CMOS门电路逻辑功能
尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。
本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。
各集成块的逻辑功能与真值表参阅教材及有关资料。
3、CMOS与非门的主要参数
CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。
4、CMOS 电路的使用规则
由于CMOS 电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。
CMOS 电路的使用规则如下：
(1) V DD 接电源正极，V SS 接电源负极（通常接地⊥），不得接反。
CC4000系列的电源允许电压在＋3～＋18V 范围内选择，实验中一般要求使用＋5～＋15V 。
(2) 所有输入端一律不准悬空
闲置输入端的处理方法： a) 按照逻辑要求，直接接V DD （与非门）或V SS （或非门）。
b) 在工作频率不高的电路中，允许输入端并联使用。
(3) 输出端不允许直接与V DD 或V SS 连接，否则将导致器件损坏。
(4) 在装接电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。
(5) 焊接、测试和储存时的注意事项：
a 、电路应存放在导电的容器内，有良好的静电屏蔽；
b 、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接；
c 、所有的测试仪器必须良好接地； 三、实验设备与器件
1、+5V 直流电源
2、双踪示波器
3、连续脉冲源
4、逻辑电平开关
5、逻辑电平显示器
6、直流数字电压表
7、直流毫安表
8、直流微安表
9、CC4011、CC4001、CC4071、CC4081、电位器 100K 、电阻 1K 四、实验内容
1、CMOS 与非门CC4011参数测试（方法与TTL 电路相同）
(1)测试CC4011一个门的I CCL ，I CCH ，I iL ，I iH
(2)测试CC4011一个门的传输特性（一个输入端作信号输入，另一个输入端接逻辑高电平）
(3)将CC4011的三个门串接成振荡器，用示波器观测输入、输出波形，并计算出t pd 值。
2、验证CMOS 各门电路的逻辑功能，判断其好坏。
验证与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，其引脚见附录。
以CC4011为例：测试时，选好某一个14P 插座，插入被测器件，其输入端A 、B 接逻辑开关的输出插口，其输出端Y 接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表3－1中。
表3－1
图3－1 与非门逻辑功能测试
3、观察与非门、与门、或非门对脉冲的控制作用。
选用与非门按图3－2(a)、(b)接线，将一个输入端接连续脉冲源（频率为20KHz ），用示波器观察两种电路的输出波形，记录之。
然后测定“与门”和“或非门”对连续脉冲的控制作用。
(a) (b)
图3－2 与非门对脉冲的控制作用
五、预习要求
1、复习CMOS门电路的工作原理
2、熟悉实验用各集成门引脚功能
3、画出各实验内容的测试电路与数据记录表格
4、画好实验用各门电路的真值表表格
5、各CMOS门电路闲置输入端如何处理？
六、实验报告
1、整理实验结果，用坐标纸画出传输特性曲线。
2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。