EDA设计课程实验报告数码管动态显示实验报告
动态数码显示实验报告
一、实验目的1. 掌握动态数码显示的原理及实现方法；2. 熟悉单片机与数码管之间的接口连接；3. 学会使用C语言编写程序，实现数码管的动态显示；4. 提高对单片机硬件电路和编程的实践能力。
二、实验原理动态数码显示技术是通过减少段选线，分别控制位选线，交替显示各个数码管上的数字，同时确保在人眼无法分辨的时间间隔内刷新，通常不超过24ms。
这样，多个数码管可以共享段选线，从而降低硬件成本。
三、实验设备1. 单片机实验箱一台；2. 共阴极数码管8个；3. 74HC138译码器一个；4. 电阻若干；5. 连接线若干；6. 编程软件Keil uVision；7. 仿真软件Proteus。
四、实验步骤1. 设计电路图：根据实验要求，设计动态数码显示电路图，包括单片机、数码管、译码器等元件的连接方式。
2. 连接电路：按照电路图，将单片机、数码管、译码器等元件连接到实验箱上。
3. 编写程序：使用Keil uVision编写程序，实现数码管的动态显示。
主要步骤如下：（1）定义数码管段码表：根据数码管共阴极特性，定义0-9数字对应的段码。
（2）编写延时函数：实现动态显示的刷新间隔，通常不超过24ms。
（3）编写显示函数：实现逐位显示数字，包括位选和段选控制。
（4）编写主函数：实现循环调用显示函数，实现动态显示效果。
4. 仿真测试：使用Proteus软件对程序进行仿真，观察数码管动态显示效果。
5. 硬件调试：将程序烧写到单片机，连接实物电路，观察数码管动态显示效果。
五、实验结果与分析1. 实验结果：通过仿真和硬件调试，成功实现数码管的动态显示，数字0-9循环显示。
2. 结果分析：（1）动态显示效果：数码管动态显示效果良好，数字清晰，无闪烁现象。
（2）程序优化：在编写程序过程中，对延时函数和显示函数进行了优化，提高了程序运行效率。
（3）硬件连接：电路连接正确，元件性能良好，保证了实验的顺利进行。
六、实验总结本次实验成功实现了动态数码显示，掌握了动态数码显示的原理和实现方法。
数码管的显示的实验报告
数码管的显示的实验报告数码管的显示的实验报告引言：数码管是一种常见的数字显示装置，广泛应用于各种电子设备中。
本实验旨在通过实际操作，了解数码管的原理和工作方式，并通过一系列实验验证其显示效果和功能。
实验一：数码管的基本原理数码管是由多个发光二极管（LED）组成的，每个发光二极管代表一个数字或符号。
通过对不同的发光二极管进行点亮或熄灭，可以显示出不同的数字或符号。
本实验使用的是共阳数码管，即共阳极连接在一起，而阴极分别连接到控制芯片的输出引脚。
实验二：数码管的驱动电路为了控制数码管的显示，需要使用驱动电路。
常见的驱动电路有共阴极驱动和共阳极驱动两种。
本实验使用的是共阳极驱动电路。
驱动电路由控制芯片、电阻和电容组成。
控制芯片通过控制输出引脚的高低电平来控制数码管的点亮和熄灭。
实验三：数码管的显示效果通过控制芯片的输出引脚，可以实现数码管的显示效果。
本实验使用的是四位数码管，可以显示0-9的数字。
通过改变控制芯片输出引脚的电平，可以控制数码管显示不同的数字。
实验中通过编写程序，使数码管显示从0到9的数字循环显示，并通过按键控制数字的增加和减少。
实验四：数码管的多位显示除了显示单个数字外，数码管还可以实现多位显示。
通过控制不同位数的数码管，可以显示更多的数字或符号。
本实验使用的是四位数码管，可以同时显示四个数字。
通过编写程序，可以实现四位数码管的多位显示，例如显示当前时间、温度等信息。
实验五：数码管的亮度调节数码管的亮度可以通过改变驱动电路中的电阻值来实现。
本实验通过改变电阻值，调节数码管的亮度。
实验中通过编写程序，通过按键控制数码管的亮度增加和减少，从而实现亮度的调节。
结论：通过本次实验，我们深入了解了数码管的原理和工作方式。
数码管可以通过驱动电路的控制，实现数字和符号的显示。
同时，数码管还可以实现多位显示和亮度调节。
数码管作为一种常见的数字显示装置，具有广泛的应用前景，可以应用于各种电子设备中。
通过进一步的研究和实践，我们可以更好地利用数码管的功能，满足不同应用场景的需求。
数码管动态显示EDA实验三
实验三数码管动态显示姓名：赵佳伟学号：1002100449一、实验目的l、实现实现0~9十个数的动态显示。
2、掌握数码管的工作状态。
二、实验的硬件要求1、输入：CLK时钟信号2、输出：LED灯3、主芯片：ALTERA下载板三、实验内容用VHDL语言输入法设计一个数码管动态显示电路，要求能够使之在0~9循环显示。
四、实验步骤（1）进入windows操作系统，打开MAX+PLUSⅡ10.0。
1、启动File／Project Name菜单，输入设计项目的名字。
点Assign／Device菜单，选择器件(本设计全选用EPM7128) 。
见图2.2.1。
2、启动菜单File／New，选择Text Editor file，打开编程编辑器，进行原理图设计输入。
图2.2.1（2）输入代码（下图2.2.2）3、保存单击保存按钮，扩展名为.vhd，本实验中取名为：p4_5.vhd。
（3）编译启动MAX+PLUS II＼COMPILER菜单，按START开始编译，生成.SOF和.POF等文件，以便硬件下载和编程时调用，同时生成.RPT文件，如图2.2.3。
图2.2.3（4）仿真1、创建波形文件：①首先，将设计指定为当前项目。
②创建一个波形文件。
选择菜单MAX+PLUSⅡ＼Waveform Editor，打开仿真工具Waveform Editor，或选择新建一个Waveform Editor文件，将创建一个新的无标题波形文件，如图2.2.4所示：③储存波形文件。
选择File＼Save As，在File Name框中，输入相应文件名，单击OK 按钮存盘。
④设定时间轴网格大小。
选择菜单Option＼Grid Size，输入时间间隔（20ns），单击OK 按钮。
⑤设定时间轴长度。
选择菜单File＼End Time并输入文件的结束时间（1s ）。
图2.2.42、选择欲仿真的引线端子：①选择菜单Node＼Enter Nodes Nodes from SNF出现如图2.2.5所示对话框。
数码管动态显示实训报告
一、实训目的本次实训旨在通过实际操作，让学生掌握数码管动态显示的原理，了解数码管动态扫描显示电路的设计方法，提高学生使用Verilog HDL进行层次化设计电路的能力。
通过实训，学生能够理解并应用动态扫描显示数码管、数据选择器及其信号分配方法，同时熟悉使用可编程芯片（如FPGA/CPLD）控制多位动态扫描数码管的显示。
二、实训环境1. 实训设备：FPGA开发板、数码管、信号源、示波器等。
2. 软件工具：Quartus II、ModelSim等。
3. 实训教材：相关电子设计教材、Verilog HDL编程指南。
三、实训原理数码管动态显示技术是利用人眼的视觉暂留效应，通过快速切换显示不同的数码管，使观察者感觉多个数码管同时显示。
具体原理如下：1. 数码管结构：数码管由若干个LED段组成，通过点亮不同的段来显示数字或字符。
2. 共阳/共阴数码管：数码管分为共阳和共阴两种类型。
共阳数码管的阳极连接在一起，共阴数码管的阴极连接在一起。
3. 动态扫描：通过控制每个数码管的点亮和熄灭，实现多位数码管的动态显示。
4. 数据选择器：用于选择要显示的数字或字符对应的段编码。
四、实训过程1. 设计3位数码管动态扫描显示电路：- 使用Verilog HDL设计数码管显示模块，包括段编码生成、位选控制、时钟分频等。
- 设计数据选择器，用于选择要显示的数字或字符对应的段编码。
- 设计主控制器，用于控制动态扫描的时序。
2. 实现显示功能：- 将学号的后3位数字输入到数码管显示电路中。
- 使用可编程芯片（如FPGA/CPLD）实现电路的编译和下载。
3. 提高性实验：- 增加一个功能切换控制开关，实现数码管显示数字的自动循环移位。
- 设计其他显示功能，如显示不同的字符或图案。
4. 实验测试：- 使用示波器观察数码管显示电路的时序信号，确保电路正常工作。
- 使用Quartus II进行仿真测试，验证电路的功能。
五、实验结果与分析1. 3位数码管动态扫描显示电路：- 成功实现了学号后3位数字的动态显示。
数码管动态显示实验报告
一、实验目的1. 掌握数码管动态扫描显示的原理和编程实现方法；2. 熟悉单片机与数码管之间的接口连接；3. 学会使用定时器中断控制数码管的动态显示；4. 培养动手能力和问题解决能力。
二、实验原理数码管动态显示是通过单片机控制多个数码管同时显示不同的数字或字符，利用人眼的视觉暂留效应，实现快速切换显示内容，从而在有限的引脚数下显示更多的信息。
实验中，我们采用动态扫描的方式，依次点亮数码管，通过定时器中断控制扫描速度。
三、实验器材1. 单片机开发板（如51单片机、AVR单片机等）；2. 数码管（共阳/共阴自选）；3. 连接线；4. 电阻；5. 实验台；6. 编译器（如Keil、IAR等）。
四、实验步骤1. 设计电路图：根据实验要求，设计单片机与数码管的连接电路图，包括数码管的段码、位选信号、电源等。
2. 编写程序：使用C语言或汇编语言编写程序，实现数码管的动态显示功能。
（1）初始化：设置单片机的工作模式、定时器模式、端口方向等。
（2）显示函数：编写显示函数，实现数码管的点亮和熄灭。
（3）定时器中断服务程序：设置定时器中断，实现数码管的动态扫描。
3. 编译程序：将编写的程序编译成机器码。
4. 烧录程序：将编译后的程序烧录到单片机中。
5. 连接电路：将单片机与数码管连接好，包括数码管的段码、位选信号、电源等。
6. 运行实验：打开电源，观察数码管的显示效果。
五、实验结果与分析1. 实验结果：数码管按照预期实现了动态显示功能，依次点亮每位数码管，并显示出不同的数字或字符。
2. 分析：（1）通过调整定时器中断的周期，可以改变数码管的扫描速度，从而控制显示效果。
（2）在编写显示函数时，要考虑到数码管的共阳/共阴特性，选择合适的点亮和熄灭方式。
（3）在实际应用中，可以根据需要添加其他功能，如显示时间、温度等。
六、实验总结1. 通过本次实验，掌握了数码管动态显示的原理和编程实现方法。
2. 熟悉了单片机与数码管之间的接口连接，提高了动手能力。
数码管动态显示实验报告
数码管动态显示实验报告1.实验目的：本实验旨在通过使用单片机控制数码管的动态显示，了解数码管的原理和使用方法，加深对单片机控制的理解。
2.实验原理：数码管是由许多发光二极管（LED）组成的，每个数码管有7个发光二极管组成7段，再加上一个小数点（或8段数码管），通过控制每个发光二极管的亮灭状态，可以显示出数字、字母等字符。
本实验使用的是共阴极数码管，在通常情况下，数码管引脚为低电平时亮灯，为高电平时灭灯。
3.实验器材：-STC89C52单片机-共阴极数码管-电阻-面包板及连接线-电源4.实验步骤：步骤1：连接电路将数码管的7个引脚分别连接到单片机的7个I/O引脚上，并通过电阻限流。
连接电路后，确认连接无误。
步骤2：编写程序使用C语言编写程序，实现数码管的动态显示。
可以使用延时函数和位操作函数控制数码管的亮灭，通过改变每个数码管引脚的高低电平状态，实现显示不同的数字、字母。
步骤4：实验观察与分析观察数码管的显示效果，通过改变程序中的参数，可以实现不同的显示效果。
5.实验结果与分析：经过实验，我们成功实现了数码管的动态显示。
通过编写程序，我们可以实现数码管显示数字、字母等不同的字符。
调整程序中的参数，可以实现不同的动态显示效果，如流水灯、闪烁等。
数码管的动态显示是通过改变每个数码管引脚的高低电平实现的，通过快速改变引脚电平状态的时间间隔，创建了肉眼无法察觉的视觉效果，从而实现了动态显示。
此外，通过实验我们还了解到了单片机控制数码管的原理和方法，加深了对单片机控制的理解。
6.实验总结：通过本实验，我们了解到了数码管的动态显示原理和方法，并通过编写程序，成功实现了数码管的动态显示。
同时，我们还巩固了单片机控制的知识，提高了自己的动手能力和问题解决能力。
在今后的学习和工作中，我们将进一步掌握数码管的使用方法，并能够将其应用于更加复杂的应用场景中，实现更多有趣的功能。
(VHDL实验报告)数码管显示(一位数码管显示0-9,八位数码管显示学号后八位)
（1）一位数码管显示0-9：
电子科技大学成都学院学院
标准实验报告
（实验）课程名称 数字电路 EDA 设计与应用
姓名 乱弹的枇杷 学号 专业 指导教师
一、 实验名称 数码管显示（一位数码管显示 0-9，八位数码管显示学号
后八位）
二、 实验目的 1、了解数码管的工作原理。 2、学习七段数码管显示译码器的设计。 3、掌握 VHDL 的 CASE 语句及多层次设计方法。
信号名称 7SEG-A 7SEG-B 7SEG-C 7SEG-D 7SEG-E 7SEG-F 7SEG-G 7SEG-DP 7SEG-SEL0 7SEG-SEL1 7SEG-SEL2
对应 FPGA 管脚名
F13 F14 F15 E15 F16 F17 E18 F18 G18 G17 G16
说明 七段码管 A 段输入信号 七段码管 B 段输入信号 七段码管 C 段输入信号 七段码管 D 段输入信号 七段码管 E 段输入信号 七段码管 F 段输入信号 七段码管 G 段输入信号 七段码管 dp 段输入信号
7、分配完成后，再进行一次全编译，以使管脚分配生效。 8、新建波形文件，对程序进行仿真，其仿真波形如下所示：
（1）一位数码管显示0-9：
（2）八位数码管显示学号后八位：
9、用下载电缆通过JTAG 口将对应的sof 文件加载到FPGA 中。观察实验 结果是否与自己的编程思想一致。
六、实验现象及结果 以设计的参考示例为例，当设计文件加载到目标器件后，将数字
EDA设计课程实验报告数码管动态显示实验报告
EDA设计课程实验报告实验题目：数码管动态显示实验学院名称：专业：电子信息工程班级：姓名：高胜学号小组成员：指导教师：一、实验目的学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
二、设计任务及要求1、在SmartSOPC实验箱上完成数码管动态显示自己学号的后八个数字。
2、放慢扫描速度演示动态显示的原理过程。
三、系统设计1、整体设计方案数码管的八个段a,b,c,d,e,f,g,h（h是小数点）都分别连接到SEG0~SEG7，8个数码管分别由八个选通信号DIG0~DIG7来选择，被选通的数码管显示数据，其余关闭。
如果希望8个数码管显示希望的数据，就必须使得8个选通信号DIG0~DIG7分别被单独选通，并在此同时，在段信号输入口SEG0~SEG7加上该对应数码管上显示的数据，于是随着选通信号的扫描就能实现动态扫描显示的目的。
虽然每次只有1个数码管显示，但只要扫描显示速率足够快，利用人眼的视觉余辉效应，我们仍会感觉所有的数码管都在同时显示。
2、功能模块电路设（1）输入输出模块框图（见图1）图1（2）模块逻辑表达（见表1）表1（数码管显示真值表）clk_1k dig seg↑01111111 C0↑10111111 F9注：数码管显示为01180121（3）算法流程图（见图2）（4）Verilog源代码module scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0]count; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule四、系统调试（1）仿真代码`timescale 1ns/1nsmodule scan_ledfz;reg clk_1k;reg[31:0] d;wire[7:0] dig;wire[7:0] seg;parameter dely=100;scan_led u1(clk_1k,d,dig,seg);always #(dely/2)clk_1k=~clk_1k;initial beginclk_1k=0;d=32'h01180134;#dely ;#dely ;#dely ;#dely ;#dely ;#(dely*20);#dely $finish;endinitial $monitor($time,,,"%b,%d,%h,%h",clk_1k,d,dig,seg); endmodulemodule scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0] count=3'b000; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule位码代码仿真代码`timescale 1ns/1nsmodule smg_tp; //测试模块的名字reg [2:0] c; //测试输入信号定义为reg型wire[7:0] dig; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒wei u1(c,dig); //调用测试对象initial begin //激励波形设定c=3'b0;#DEL Y c=3'b001 ;#DEL Y c=3'b010 ;#DEL Y c=3'b100 ;#DEL Y c=3'b101 ;#DEL Y c=3'b110 ;#DEL Y c=3'b111 ;#DEL Y $finish;endinitial $monitor($time,,,"dig=%d,c=%b ",dig,c); //输出格式i定义endmodulemodule wei(c,dig); //命名模块名字input[2:0] c;output[7:0] dig; //定义输入与输出reg[7:0] dig_r;reg[2:0] c_r; // 定义dig_r与c_r2个reg型数据assign dig=dig_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin c_r=c;case (c_r)3'b000:dig_r=8'b11111110; //c_r的数据变化而dig_r对于的数据变化3'b001:dig_r=8'b11111101;3'b010:dig_r=8'b11111011;3'b011:dig_r=8'b11110111;3'b100:dig_r=8'b11101111;3'b101:dig_r=8'b11011111;3'b110:dig_r=8'b10111111;3'b111:dig_r=8'b01111111;default: dig_r=8'b11111111;endcase //结束case语句end //结束always语句endmodule //结束程序译码器代码仿真代码`timescale 1ns/1nsmodule duan_tp; //测试模块的名字reg[3:0] a; //测试输入信号定义为reg型wire[7:0] seg; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒duan u1(a,seg); //调用测试对象initial begin //激励波形设定a=4'b0;#DELY a=4'b0001;#DELY a=4'b0010;#DELY a=4'b0011;#DELY a=4'b0100;#DELY a=4'b0101;#DELY a=4'b0110;#DELY a=4'b0111;#DELY a=4'b1000;#DELY a=4'b1001;#DELY a=4'b1010;#DELY a=4'b1011;#DELY a=4'b1100;#DELY a=4'b1101;#DELY a=4'b1110;#DELY a=4'b1111;#DELY $finish;endinitial $monitor($time,,,"seg=%d,a=%b",seg,a); //输出格式i定义endmodulemodule duan(a,seg); //命名模块名字input[3:0] a;output[7:0] seg; //定义输入与输出reg[7:0] seg_r;reg[3:0] a_r; // 定义seg_r与a_r2个reg型数据assign seg=seg_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin a_r=a;case(a_r) //七段译码4'b0000:seg_r = 8'hc0; //显示04'b0001:seg_r = 8'hf9; //显示14'b0010:seg_r = 8'ha4; //显示24'b0011:seg_r = 8'hb0; //显示34'b0100:seg_r = 8'h99; //显示44'b0101:seg_r = 8'h92; //显示54'b0110:seg_r = 8'h82; //显示64'b0111:seg_r = 8'hf8; //显示74'b1000:seg_r = 8'h80; ///显示84'b1001:seg_r = 8'h90; //显示94'b1010:seg_r = 8'h88; //显示a4'b1011:seg_r = 8'h83; //显示b4'b1100:seg_r = 8'hc6; //显示c4'b1101:seg_r = 8'ha1; //显示d4'b1110:seg_r = 8'h86; //显示e4'b1111:seg_r = 8'h8e; ///显示f endcase //结束case语句end //结束always语句endmodule //结束程序（2）仿真波形图（3）引脚图五、实验感想通过这次实验，让我学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
数码管显示实验 实验报告
数码管显示实验实验报告一、实验目的本次数码管显示实验的主要目的是深入了解数码管的工作原理和显示控制方式，通过实际操作掌握数码管与微控制器的接口技术，并能够编写相应的程序实现各种数字和字符的显示。
二、实验原理数码管是一种由多个发光二极管组成的显示器件，常见的有共阴数码管和共阳数码管两种类型。
共阴数码管是将所有发光二极管的阴极连接在一起，当阳极接高电平时，相应的二极管发光；共阳数码管则是将所有发光二极管的阳极连接在一起，当阴极接低电平时，相应的二极管发光。
在控制数码管显示时，通常采用动态扫描的方式，即依次快速地给每个数码管的段选端送入相应的字形码，同时使位选端选通对应的数码管，利用人眼的视觉暂留效应，使人看起来好像所有数码管同时在显示。
三、实验设备与材料1、实验开发板2、数码管模块3、杜邦线若干4、电脑5、编程软件四、实验步骤1、硬件连接将数码管模块与实验开发板进行连接，确定好段选和位选引脚的连接。
检查连接是否牢固，确保电路无短路或断路现象。
2、软件编程打开编程软件，选择相应的开发板型号和编程语言。
定义数码管的段选和位选引脚。
编写控制程序，实现数字 0 到 9 的循环显示。
3、编译与下载对编写好的程序进行编译，检查是否有语法错误。
将编译成功的程序下载到实验开发板上。
4、观察实验现象接通实验开发板的电源，观察数码管的显示情况。
检查显示的数字是否正确，显示的亮度和稳定性是否符合要求。
五、实验结果与分析1、实验结果数码管能够正常显示数字 0 到 9，并且能够按照设定的频率循环显示。
显示的数字清晰、稳定，没有出现闪烁或模糊的现象。
2、结果分析程序编写正确，能够准确地控制数码管的段选和位选信号，实现数字的显示。
动态扫描的频率设置合理，既保证了显示的稳定性，又不会出现明显的闪烁。
六、实验中遇到的问题及解决方法1、问题数码管显示出现闪烁现象。
解决方法调整动态扫描的频率，增加扫描的速度，减少每个数码管的点亮时间，从而减轻闪烁现象。
电子设计自动化(EDA)_数字时钟程序模块(LED数码管显示)_实验报告
电子设计自动化(EDA)—数字时钟LED数码管显示二、实验内容和实验目的1. 6个数码管动态扫描显示驱动2. 按键模式选择(时\分\秒)与闹钟(时\分)调整控制,3. 用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、闹钟模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。
要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按键跳线插孔。
实验目的: 1）学会看硬件原理图, 2）掌握FPGA硬件开发的基本技能3）培养EDA综合分析、综合设计的能力三、实验步骤、实现方法(或设计思想)及实验结果主要设备: 1）PC机, 2）硬件实验箱, 3）Quartus II软件开发平台。
1．打开Quartus II , 连接实验箱上的相关硬件资源, 如下图1所示。
2．建立新文件, 选择文本类型或原理图类型。
3. 编写程序。
4．编译5. 仿真, 加载程序到芯片, 观察硬件输出结果(数码管显示)6．结果正确则完成。
若结果不正确, 则修改程序, 再编译, 直到正确。
模24计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count24 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count24;ARCHITECTURE arc OF count24 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(clk,en)BEGINhh<=a;hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0010" AND b="0011") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;IF(a="0010" AND b="0010") THENcout<='1';ELSE cout<='0';END IF;END IF;END IF;END PROCESS;END arc;模60计数器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY count60 ISPORT(clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END count60;ARCHITECTURE arc OF count60 ISSIGNAL a,b:STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL sout:STD_LOGIC;BEGINPROCESS(clk)BEGINhh<=a; hl<=b;IF(clk'EVENT AND clk='1') THENIF(en='1') THENIF(a="0101" AND b="1001") THENa<="0000";b<="0000";ELSE IF(b="1001") THENa<=a+'1';b<="0000";ELSE b<=b+'1';END IF;END IF;END IF;END IF;END PROCESS;sout<='1' WHEN a="0101" AND b="1001" ELSE '0';cout<=sout AND en;END arc;4-7显示译码模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY segment4to7 ISPORT(s:IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g:OUT STD_LOGIC);END segment4to7;ARCHITECTURE arc OF segment4to7 IS SIGNAL y:STD_LOGIC_VECTOR(6 DOWNTO 0); BEGINa<= y(6);b<= y(5);c<= y(4);d<= y(3);e<= y(2); f<= y(1);g<= y(0);PROCESS(s)BEGINCASE s ISWHEN "0000"=>y<="1111110"; WHEN "0001"=>y<="0110000"; WHEN "0010"=>y<="1101101"; WHEN "0011"=>y<="1111001"; WHEN "0100"=>y<="0110011"; WHEN "0101"=>y<="1011011"; WHEN "0110"=>y<="1011111"; WHEN "0111"=>y<="1110000"; WHEN "1000"=>y<="1111111"; WHEN "1001"=>y<="1111011"; WHEN OTHERS=>y<="0000000"; END CASE;END PROCESS;END arc;带闹钟控制模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mode_adjust_with_alarm ISPORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END mode_adjust_with_alarm;ARCHITECTURE arc OF mode_adjust_with_alarm ISTYPE mystate IS (s0,s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS (c_state)BEGINCASE c_state ISWHEN s0=> next_state <= s1; clkh<=clk1hz; clkm<=clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="000";WHEN s1=> next_state <= s2; clkh<=adjust; clkm<= '0'; clks<='0';enh<='1'; enm<='0';enha<='0'; clkh_a<= '0';clkm_a<= '0'; mode_ss <="001";WHEN s2=> next_state <= s3; clkh<= '0'; clkm<=adjust; clks <= '0';enh<='0';enm<='1';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="010";WHEN s3=> next_state <= s4; clkh<= '0'; clkm<= '0'; clks<=adjust;enh<='0'; enm<='0';enha<='0'; clkh_a<= '0'; clkm_a<= '0'; mode_ss <="011";WHEN s4=> next_state <= s5; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0';enm<='0';enha<='1'; clkh_a<=adjust; clkm_a<= '0'; mode_ss <="100";WHEN s5=> next_state <= s0; clkh<= clk1hz; clkm<= clk1hz; clks<=clk1hz;enh<='0'; enm<='0'; enha<='0'; clkh_a<= '0'; clkm_a<=adjust; mode_ss <="101";END CASE;END PROCESS;PROCESS (mode)BEGINIF (mode'EVENT AND mode='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;扫描模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY scan ISPORT(clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END scan;ARCHITECTURE arc OF scan ISTYPE mystate IS (s0, s1,s2,s3,s4,s5);SIGNAL c_state,next_state: mystate;BEGINPROCESS ( c_state )BEGINCASE c_state ISWHEN s0=> next_state <=s1; ss<="010";WHEN s1=> next_state <=s2; ss<="011";WHEN s2=> next_state <=s3; ss<="100";WHEN s3=> next_state <=s4; ss<="101";WHEN s4=> next_state <=s5; ss<="110";WHEN s5=> next_state <=s0; ss<="111";END CASE;END PROCESS;PROCESS (clk256hz)BEGINIF (clk256hz'EVENT AND clk256hz='1') THENc_state<=next_state ;END IF;END PROCESS;END arc;复用模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY mux ISPORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END mux;ARCHITECTURE arc OF mux ISSIGNAL a,hhtmp,hltmp,mhtmp,mltmp,shtmp,sltmp:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(mode_ss)BEGINCASE mode_ss ISWHEN "000"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "001"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "010"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "011"=>hhtmp<=hh; hltmp<=hl; mhtmp<=mh; mltmp<=ml; shtmp<=sh; sltmp<=sl;WHEN "100"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN "101"=> hhtmp<=hha; hltmp<=hla; mhtmp<=mha; mltmp<=mla; shtmp<=sh; sltmp<=sl;WHEN OTHERS=>hhtmp<="0000";hltmp<="0000";mhtmp<="0000";mltmp<="0000";shtmp<="0000";sltmp<="0000"; END CASE;END PROCESS;PROCESS(ss)BEGINCASE ss ISWHEN "010"=> a <=hhtmp;WHEN "011"=> a <=hltmp;WHEN "100"=> a <=mhtmp;WHEN "101"=> a <=mltmp;WHEN "110"=> a <=shtmp;WHEN "111"=> a <=sltmp;WHEN OTHERS => a <="0000";END CASE;y<=a;END PROCESS;alarm<='1' WHEN ((hh=hha)AND(hl=hla)AND(mh=mha)AND(ml=mla)) ELSE '0';END arc;闪烁模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY blink_control ISPORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END blink_control;ARCHITECTURE arc OF blink_control ISBEGINPROCESS (ss,mode_ss)BEGINIF(ss="010" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="001") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="010") THEN blink_en<='1';ELSIF(ss="110" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="111" AND mode_ss="011") THEN blink_en<='1';ELSIF(ss="010" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="011" AND mode_ss="100") THEN blink_en<='1';ELSIF(ss="100" AND mode_ss="101") THEN blink_en<='1';ELSIF(ss="101" AND mode_ss="101") THEN blink_en<='1';ELSE blink_en<='0';END IF;END PROCESS;END arc;Top文件LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY design3 ISPORT (mode,adjust,clk1hz,clk2hz,clk256hz,clk1khz:IN STD_LOGIC;alarm,a,b,c,d,e,f,g:OUT STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END design3;ARCHITECTURE arc OF design3 ISCOMPONENT mode_adjust_with_alarm PORT (adjust,mode,clk1hz: IN STD_LOGIC;clkh,enh,clkm,enm,clks,enha: OUT STD_LOGIC;clkh_a,clkm_a:OUT STD_LOGIC;mode_ss: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT scan PORT (clk256hz:IN STD_LOGIC;ss:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT segment4to7 PORT (s: IN STD_LOGIC_VECTOR(3 DOWNTO 0);a,b,c,d,e,f,g: OUT STD_LOGIC);END COMPONENT;COMPONENT mux PORT(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla:IN STD_LOGIC_VECTOR(3 DOWNTO 0);ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);y:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);alarm:OUT STD_LOGIC);END COMPONENT;COMPONENT blink_control PORT(ss,mode_ss:IN STD_LOGIC_VECTOR(2 DOWNTO 0);blink_en:OUT STD_LOGIC);END COMPONENT;COMPONENT count24 PORT (clk,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;COMPONENT count60 PORT (clk ,en:IN STD_LOGIC;cout:OUT STD_LOGIC;hh,hl:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));END COMPONENT;SIGNALclkh,enh,clkm,enm,clks,clkh_a,clkm_a,coutm,couts,coutm_en,couts_en,cout,vcc,coutma_en,coutma,alarm1,bli nk_en,blink_tmp,enha: STD_LOGIC;SIGNAL mode_ss,ss1:STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,y,i:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINvcc<='1';coutm_en <= enh OR coutm;couts_en <= enm OR couts;coutma_en<= enha OR coutma;blink_tmp<=blink_en and clk2hz;i(3)<=y(3) OR blink_tmp;i(2)<=y(2) OR blink_tmp;i(1)<=y(1) OR blink_tmp;i(0)<=y(0) OR blink_tmp;ss<=ss1;alarm<=alarm1 AND clk1khz;u1:mode_adjust_with_alarmPORT MAP( adjust,mode,clk1hz,clkh,enh,clkm,enm,clks,enha,clkh_a,clkm_a,mode_ss);u2:count24 PORT MAP(clkh,coutm_en,cout,hh,hl);u3:count60 PORT MAP(clkm,couts_en,coutm,mh,ml);u4:count60 PORT MAP(clks,vcc,couts,sh,sl);u5:count24 PORT MAP(clkh_a,coutma_en,cout,hha,hla);u6:count60 PORT MAP(clkm_a,vcc,coutma,mha,mla);u7:mux PORT MAP(hh,hl,mh,ml,sh,sl,hha,hla,mha,mla,ss1,mode_ss,y,alarm1);u8:scan PORT MAP(clk256hz,ss1);u9:blink_control PORT MAP(ss1,mode_ss,blink_en);u10:segment4to7 PORT MAP(i,a,b,c,d,e,f,g);END arc;实验结果:数字钟包括正常的时分秒计时, 实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒。
EDA数码管的显示整个流程实验报告
EDA 第一次实验报告实验目的：利用QuartusⅡ软件，采用自上而下或自下而上的模块化层次设计数码管扫描显示电路，通过仿真波形及硬件实验平台验证设计，从而熟悉QuartusⅡ的数字系统设计流程以及FPGA开发模式。
一、实验设计方案1.原理说明：几个数码管在同一时间进行显示利用人眼的视觉暂留效应，把多个数码管按一定顺序（从左至右或从右至左）循环进行点亮，当点亮的频率足够高时，我们可以看到全部同时显示（点亮）。
因此，我们只要给数码管驱动电路一个足够高的扫描工作频率，就可以实现几个数码管同时点亮。
而用来产生这个扫描频率的驱动电路，可以通过BCD七段译码器的输入数据切换电路，通过计数器的输出来控制几个多路数据选择器电路的实现，只要计数频率足够高，就可以实现我们的要求。
2.结构框图：其中，3选1多路选择器以及2-3译码器的输入信号是由模4计数器统一输出控制，以达到数码管的位选以及段选同时变化的效果。
二、实验流程：1、模4计数器设计并进行仿真，下载到电路板上测试2、3选1多路选择器设计3、2-3译码器设计并进行仿真4、综合利用模4计数器，3选1多路选择器以及2-3译码器完成数码管扫描显示电路的设计并进行仿真，下载到电路板上测试模4计数器与2-3译码器大同小异。
所以，我就以2-3译码器为例简单的讲述一下演示工程的创建过程。
3选1多路选择器：1)打开Quartus,创建工程，点击File->New Project WizardEDA 实验报告王丹计科一班 2注意工程文件名一定要和顶层实体名一致，否则到后面编译的时候就有可能会报错并且还很难找出错误原因。
2)点击Next，下一步是添加工程所需子模块设计源文件及设置用户库，我们目前不需要，直接单击Next。
3)选择目标器件我在实验室里截了图，其实可以看出，上面器件的选取和电板上的芯片型号相同。
因此，一定要根据实际情况对器件进行选取，否则，仿真时就会出现问题。
实验报告 - - 实验七 - 八段数码管显示实验
实验报告 - - 实验七 - 八段数码管显示实验EDA实验报告之实验七八段数码管显示实验1、实验目的1）了解数码管动态显示的原理。
2）了解用总线方式控制数码管显示2、实验要求：利用实验仪提供的显示电路, 动态显示一行数据.提示：把显示缓冲区（例如可为60H~65H作为缓冲区）的内容显示出来，当修改显示缓冲区的内容时，可显示修改后的内容（为键盘扫描、显示实验做准备）。
3、实验说明本实验仪提供了6 位8段码LED显示电路，学生只要按地址输出相应数据，就可以实现对显示器的控制。
显示共有6位，用动态方式显示。
8位段码、6位位码是由两片74LS374输出。
位码经MC1413或ULN2021倒相驱动后，选择相应显示位。
本实验仪中 8位段码输出地址为0X004H，位码输出地址为0X002H。
此处X是由KEY/LED CS 决定，参见地址译码。
做键盘和LED实验时，需将KEY/LED CS 接到相应的地址译码上。
以便用相应的地址来访问。
例如，将KEY/LED CS接到CS0上，则段码地址为08004H，位码地址为08002H。
七段数码管的字型代码表如下表：a ----- f| |b | | ----- | g | e| |c -----d 。
h显示字形 g f e d c b a 段码 0 0 1 1 1 1 1 1 3fh 10 0 0 0 1 1 0 06h 2 1 0 1 1 0 1 1 5bh 3 1 0 01 1 1 1 4fh 4 1 1 0 0 1 1 0 66h 5 1 1 0 1 1 01 6dh 6 1 1 1 1 1 0 1 7dh 7 0 0 0 0 1 1 1 07h 8 1 1 1 1 1 1 1 7fh9 1 1 0 1 1 1 1 6fh A 1 1 1 0 1 1 1 77h b1 1 1 1 1 0 0 7ch C 0 1 1 1 0 0 1 39h d 1 0 11 1 1 0 5eh E 1 1 1 1 0 0 1 79h F 1 1 1 0 0 0 1 71h4、原理图及连线5、实验内容1) 使用仪器、仪表，开发平台型号本实验用到了WAVE 6000软件平台，电脑一台，LAB6000实验箱，示波器，若干连线，串行数据线。
单片机数码管动态显示实验报告
单片机数码管动态显示实验报告单片机数码管动态显示实验报告一、实验目的本实验旨在通过单片机控制数码管的动态显示，掌握单片机的基本操作和数码管显示原理，培养实际动手能力和编程技能。
二、实验原理数码管是一种常用的电子显示器件，通过单片机控制可以实现数字、字母等多种形式的显示。
本实验采用共阴极数码管，通过单片机控制选通哪个LED灯亮，从而在数码管上显示出相应的数字或字母。
三、实验步骤1.硬件搭建首先，将单片机、数码管、电源等硬件连接起来。
注意数码管的引脚与单片机的连接方式，确保正确连接。
2.编程环境设置打开单片机编程软件，如Keil uVision等，配置相应的编译器和调试器选项。
3.编写程序在编程环境中，编写程序以实现数码管的动态显示。
本实验采用C语言进行编程。
程序主要包括初始化、显示函数等。
4.编译程序将编写的程序进行编译，生成可执行文件。
5.调试程序通过调试器对程序进行调试，观察数码管的显示效果是否符合要求。
如有问题，及时修改程序并重新编译和调试。
6.测试结果确保程序运行无误后，对数码管的显示效果进行测试，观察是否达到预期效果。
四、实验结果与分析1.实验结果通过本次实验，我们成功实现了单片机对数码管的动态显示。
在数码管上成功显示了数字和字母，效果良好。
2.结果分析通过本次实验，我们深入了解了单片机的基本操作和数码管显示原理。
同时，我们也学会了如何编写程序、编译和调试程序。
此外，我们还学会了如何解决实验过程中遇到的问题。
这些技能对于后续的电子设计和开发具有重要意义。
五、实验总结与展望1.实验总结本次实验通过单片机控制数码管的动态显示，我们成功掌握了单片机的基本操作和数码管显示原理。
在实验过程中，我们学会了如何编写程序、编译和调试程序。
同时，我们也学会了如何解决实验过程中遇到的问题。
这些技能对于后续的电子设计和开发具有重要意义。
2.实验展望在本次实验的基础上，我们可以进一步探索如何实现更复杂的显示效果，如多位数码管的动态显示、彩色显示等。
数码管的动态显示实验报告
数码管的动态显示实验报告一、实验目的1、了解数码管的工作原理和显示方式。
2、掌握数码管动态显示的编程方法和技巧。
3、通过实验，提高对数字电路和单片机编程的综合应用能力。
二、实验原理数码管是一种常用的数字显示器件，分为共阴极和共阳极两种类型。
共阴极数码管的阴极连接在一起并接地，当阳极接高电平时，对应的段点亮；共阳极数码管则是阳极连接在一起并接电源，当阴极接低电平时，对应的段点亮。
动态显示是指依次快速地轮流点亮多个数码管，利用人眼的视觉暂留效应，使人感觉多个数码管同时稳定地显示不同的数字。
在动态显示中，需要通过控制数码管的位选和段选信号来实现数字的显示。
三、实验设备1、单片机开发板2、电脑3、编程软件四、实验步骤1、硬件连接将数码管与单片机的 I/O 口进行连接，确定位选和段选的引脚。
连接好电源和地线，确保电路连接正确无误。
2、软件编程选择合适的编程语言，如 C 语言。
定义数码管的引脚和相关的控制变量。
编写数码管显示的函数，包括位选函数和段选函数。
在主函数中，通过循环调用显示函数，实现数字的动态显示。
3、编译下载使用编程软件对编写的程序进行编译，检查是否有语法错误。
将编译成功的程序下载到单片机开发板中。
五、实验程序｀｀｀cinclude ＜reg52h> ／／包含 52 系列单片机的头文件／／数码管段选引脚定义sbit SEG_A ＝ P2^0;sbit SEG_B ＝ P2^1;sbit SEG_C ＝ P2^2;sbit SEG_D ＝ P2^3;sbit SEG_E ＝ P2^4;sbit SEG_F ＝ P2^5;sbit SEG_G ＝ P2^6;sbit SEG_DP ＝ P2^7;／／数码管位选引脚定义sbit BIT1 ＝ P1^0;sbit BIT2 ＝ P1^1;sbit BIT3 ＝ P1^2;sbit BIT4 ＝ P1^3;／／显示数字 0 9 的段码unsigned char code SEGMENT_CODE ＝｛0xC0, 0xF9, 0xA4, 0xB0, 0x99, 0x92, 0x82, 0xF8, 0x80, 0x90｝；／／数码管位选函数void SelectBit(unsigned char bit)｛switch （bit)｛case 1:BIT1 ＝ 0; BIT2 ＝ 1; BIT3 ＝ 1; BIT4 ＝ 1; break;case 2:BIT1 ＝ 1; BIT2 ＝ 0; BIT3 ＝ 1; BIT4 ＝ 1; break;case 3:BIT1 ＝ 1; BIT2 ＝ 1; BIT3 ＝ 0;BIT4 ＝ 1;break;case 4:BIT1 ＝ 1;BIT2 ＝ 1;BIT3 ＝ 1;BIT4 ＝ 0;break;｝｝／／数码管段选函数void SelectSegment(unsigned char num)｛SEG_A ＝（num ＆ 0x01)？ 1 ： 0; SEG_B ＝（num ＆ 0x02)？ 1 ： 0; SEG_C ＝（num ＆ 0x04)？ 1 ： 0; SEG_D ＝（num ＆ 0x08)？ 1 ： 0; SEG_E ＝（num ＆ 0x10)？ 1 ： 0;SEG_F ＝（num ＆ 0x20)？ 1 ： 0; SEG_G ＝（num ＆ 0x40)？ 1 ： 0; SEG_DP ＝（num ＆ 0x80)？ 1 ： 0;｝／／主函数void main(）｛unsigned char i, num ＝ 0;while （1)｛for （i ＝ 1; i ＜＝ 4; i+＋）｛SelectBit(i)；SelectSegment(SEGMENT_CODEnum)；num+＋；if （num ＝＝ 10)num ＝ 0;delay_ms(5)；／／适当的延时，以实现稳定显示｝｝｝｀｀｀六、实验现象与结果在实验中，当程序下载到单片机开发板后，数码管依次快速地显示数字 0 到 9，循环往复。
EDA实验二八位七段数码管动态显示电路的设计
EDA实验二八位七段数码管动态显示电路的设计八位七段数码管动态显示电路是一种常用的显示电路，用于将数字信号转换成七段数码管的显示形式。
本文将详细介绍八位七段数码管动态显示电路的设计原理和实现方法。
首先，我们先介绍一下七段数码管的基本原理和工作方式。
一、七段数码管的基本原理和工作方式七段数码管通常由七个独立的LED组成，分别代表数字0到9和字母A到F。
这七个LED分别为a，b，c，d，e，f，g，用于显示不同的数字。
通过控制每个LED的亮灭状态，可以显示出不同的数字。
七段数码管通常采用共阳极或共阴极的方式控制。
在共阳极的情况下，数码管的共阳极引脚接Vcc，每个LED的阴极引脚分别通过控制芯片上的开关来控制灯的亮灭；在共阴极的情况下，数码管的共阴极引脚接GND，每个LED的阳极引脚通过控制芯片上的开关来控制灯的亮灭。
根据实际需要选择共阳极或共阴极的七段数码管。
在七段数码管中，每个LED代表一个计算机的位数。
例如，数码管中的aLED表示计算机数据的最低位，而gLED表示计算机数据的最高位。
二、八位七段数码管动态显示电路的设计原理八位七段数码管动态显示电路的设计原理是将八个七段数码管连接在一起，通过改变每个数码管的亮灭状态，实现数字的动态显示。
具体的设计原理是通过一个计数器生成7个时序信号，然后再通过逻辑控制器将这些时序信号分配给各个数码管。
可以用三个个位计数器来实现生成的7个时序信号。
其中，一个计数器用于控制7个段的扫描，即a,b,c,d,e,f,g；另外两个计数器用于控制8位数码管中的8个数位，即1,2,3,4,5,6,7,8具体实现时，可以通过一个时钟信号来驱动计数器，每个计数器都有一个计数使能信号和一个计数复位信号。
通过适当的设计时钟信号的频率和计数使能/复位信号的控制，可以实现不同的动态显示效果。
三、八位七段数码管动态显示电路的实现方法八位七段数码管动态显示电路的实现方法可以分为三个步骤：计数器设计、逻辑控制器设计和电路布线。
数码管动态显示实验报告
数码管动态显示实验报告数码管动态显示实验报告一、引言数码管是一种常见的电子显示器件，广泛应用于各种仪器仪表、计时器、计算器等电子设备中。
数码管动态显示实验是电子技术实验中的一项基础实验，通过控制数码管的亮灭状态，可以实现数字的显示。
本实验旨在通过实际操作，加深对数码管工作原理的理解，并掌握数码管的动态显示方法。
二、实验原理数码管是由多个发光二极管（LED）组成的，每个发光二极管代表一个数字或字符。
通过对发光二极管的亮灭状态进行控制，可以显示不同的数字或字符。
数码管一般采用共阳极或共阴极的方式接线，共阳极的数码管的阳极连接在一起，而共阴极的数码管的阴极连接在一起。
在动态显示实验中，采用的是共阳极数码管。
数码管的亮灭状态是通过控制数码管的阳极与地之间的电压差来实现的。
当某个数码管需要亮时，将其对应的阳极与地连接，电流通过发光二极管，使其发光。
当某个数码管需要灭时，将其对应的阳极与电源正极连接，断开与地的连接，发光二极管不通电，不发光。
三、实验步骤1. 准备实验所需材料：共阳极数码管、面包板、电阻、导线等。
2. 将数码管与面包板连接，确保连接正确，数码管的阳极连接到面包板的相应引脚。
3. 连接电路：将电源正极与数码管的共阳极连接，电源负极与面包板的地引脚连接。
4. 编写程序：根据控制数码管显示数字的逻辑，编写相应的程序。
5. 将程序下载到单片机中，通过单片机控制数码管的亮灭状态。
四、实验结果经过实验，我们成功实现了数码管的动态显示。
在程序的控制下，数码管可以显示不同的数字或字符，实现了数字的动态变化。
通过调整程序中的参数，可以实现不同的显示效果，如闪烁、滚动、循环等。
五、实验总结本次实验通过实际操作，加深了对数码管工作原理的理解。
通过编写程序，我们掌握了控制数码管动态显示的方法。
在实验过程中，我们遇到了一些问题，如数码管显示不正常、程序错误等，但通过仔细检查和调试，最终解决了这些问题。
通过这次实验，我们不仅学到了知识，还培养了动手实践和问题解决的能力。
数码管显示实验报告
一、实验目的1. 理解数码管的工作原理及驱动方式。
2. 掌握51单片机控制数码管显示的基本方法。
3. 学会使用动态扫描显示技术实现多位数码管的显示。
4. 提高编程能力和实践操作能力。
二、实验原理数码管是一种常用的显示器件，它由多个发光二极管（LED）组成，可以显示数字、字母或其他符号。
根据LED的连接方式，数码管可分为共阴极和共阳极两种类型。
本实验使用的是共阳极数码管。
51单片机控制数码管显示的基本原理是：通过单片机的I/O口输出高低电平信号，控制数码管的各个段（a-g）的亮灭，从而显示相应的数字或符号。
动态扫描显示技术是将多个数码管连接到单片机的I/O口，通过快速切换各个数码管的显示状态，实现多位数码管的显示。
三、实验器材1. 51单片机实验板2. 共阳极数码管3. 电阻、电容等元件4. 仿真软件（如Proteus）5. 编译器（如Keil）四、实验步骤1. 搭建电路：按照实验原理图连接51单片机、数码管和电阻等元件。
2. 编写程序：使用Keil软件编写控制数码管显示的程序。
程序主要包括以下部分：a. 初始化：设置单片机的工作状态，配置I/O口等。
b. 显示函数：根据需要显示的数字或符号，控制数码管的各个段亮灭。
c. 动态扫描函数：实现多位数码管的动态显示。
3. 编译程序：将编写好的程序编译成机器码。
4. 仿真测试：使用Proteus软件对程序进行仿真测试，观察数码管的显示效果。
5. 实验验证：将程序烧录到51单片机实验板上，进行实际测试。
五、实验结果与分析1. 实验结果：通过仿真测试和实际测试，数码管能够正确显示0-9的数字。
2. 结果分析：实验结果表明，51单片机可以成功地控制数码管显示数字。
动态扫描显示技术能够有效地实现多位数码管的显示，提高了显示效率。
六、实验总结1. 通过本次实验，我们掌握了51单片机控制数码管显示的基本方法，提高了编程能力和实践操作能力。
2. 动态扫描显示技术能够有效地实现多位数码管的显示，提高了显示效率。
(完整word版)EDA实验报告-实验2-数码管扫描显示电路
暨南大学本科实验报告专用纸课程名称 EDA 实验 成绩评定 实验项目名称 数码管扫描显示电路 指导教师 郭江陵 实验项目编号 02 实验项目类型 验证 实验地点 B305 学院 电气信息学院 系 专业 物联网工程 组号: A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208）。
EDAPRO/240H 实验仪主板的VCCINT 跳线器右跳设定为3。
3V ； EDAPRO/240H 实验仪主板的VCCIO 跳线器组中“VCCIO3.3V"应短接，其余VCCIO 均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT 跳线器组设定为2。
5V ；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO 跳线器组设定为3。
3V 。
请参考前面第二章中关于“电源模块"的说明。
二、实验目的1、了解时序电路设计。
2、制作一个数码管显示的7段译码电路，以备以后调用.三、实验原理在电子电路显示部分里,发光二极管(LED)、七段显示数码管、液晶显示(LCD)均是十分常见的人机接口电路.通常点亮一个LED 所需的电流在5～20mA 之间，电流愈大，LED 的亮度也高,相对的使用寿命也愈短。
若以10mA 导通电流来估算一个接5V 的串接电阻值计算应为：(5－1.6）/10mA ≈0.34K Ω。
七段显示数码管分为共阳、共阴二种极性。
它们等效成八个LED 相连电路。
共阴极七段显示器的LED位置定义和等效电路共阴极七段显示码十六进制转换表四、实验内容用拨码开关产生8421BCD码，CPLD器件产生译码及扫描电路，把BCD码显示在LED数码管上，通过改变扫描频率观察数码管刷新效果。
五、实验要求学习在MAX+PLUS II中使用VHDL设计功能模块，并将所生成的功能模块转换成MAX+PLUS II原理图的符号库，以便在使用原理图时调用该库。
EDA数码管动态显示
预习报告一、实验目的1．了解实验箱中8 位七段数码管显示模块的工作原理。
2．熟悉VHDL 硬件描述语言及设计专用数字集成电路的自顶向下的设计思想。
3．掌握利用CPLD/FPGA 设计8 位七段数码管扫描显示驱动电路的方法。
二、实验设备1．计算机（配置为：P4 CPU 128M 内存）；2． MAX+plus Ⅱ开发工具软件；3． EL 教学实验箱；4．万用表；5． DS 5022M 型双踪数字示波器；三、扫描原理为了减少8 位显示信号的接口连接线，实验箱中的数码显示采用扫描显示工作模式。
即8 位数码管的七段译码输入（a,b,c,d,e,f,g）是并联在一起的，而每一个数码管是通过一个位选择sel[2..0]来选定的。
sel 与数码管之间是一3-8 译码的关系，即sel 为“000”时，选中第一个数码管，sel 为“111”时，选中第八个数码管。
四、设计任务本实验要求在给定子模块程序的基础上，画出设计原理图。
自行编写顶层模块程序，完成扫描显示驱动电路的设计，实现在8 个数码管上轮流显示字符0－F 的功能。
五、设计要求1．要求在Max+plusⅡ平台上用VHDL语言编写顶层模块程序，调试、仿真成功后，下载至ALTER EPM7128SLC84-15 芯片，再利用外接电路实现以上设计功能。
2．扫描驱动显示电路有2 个输入端（clk,reset）,14 个输出端（a,b,c,d,e,f,g）和（y0,y1,y2,y3,y4,y5,y6,y7）,全部为TTL 电平，管脚分配任意，如下图所示。
3．根据芯片特点，管脚分配时将时钟信号分配给83 脚，复位信号分配给 1 脚，使能信号分配给84 脚。
六、实验报告要求1．给出设计源程序、仿真结果、说明设计思路。
2．改变输入时钟信号的频率，观察实验结果如何改变。
3．字符扫描显示亮度与扫描频率的关系，且让人眼感觉不出闪烁现象的最低扫描频率是多少？library ieee;use ieee.std_logic_1164.all;entity disp isport(clk,reset: in std_logic;a,b,c,d,e,f,g: out std_logic;y: out std_logic_vector(2 downto 0)); end disp;architecture beha of disp iscomponent counter16port(clk,clr: in std_logic;count: out std_logic_vector(3 downto 0));end component;component decdispport(datain: in std_logic_vector(3 downto 0);a,b,c,d,e,f,g: out std_logic);end component;component yima3port(x: in std_logic_vector(2 downto 0);y: out std_logic_vector(2 downto 0));end component;signal cont: std_logic_vector(3 downto 0); signal sel3: std_logic_vector(2 downto 0); begind1:counter16 port map(clk=>clk,clr=>reset,count=>cont);d2:decdisp port map(datain=>cont,a=>a,b=>b,c=>c,d=>d,e=> e,f=>f,g=>g);d3:yima3 port map(x=>cont(2 downto 0),y=>y);end beha;library ieee;use ieee.std_logic_1164.all;entity yima3 isport( x: in std_logic_vector(2 downto 0);y: out std_logic_vector(2 downto 0)); end yima3 ;architecture beha of yima3 isbeginy<=x; end beha;library ieee;use ieee.std_logic_1164.all;entity decdisp isport(datain: in std_logic_vector(3 downto 0);a,b,c,d,e,f,g: out std_logic);end decdisp;architecture beha of decdisp issignal dataout: std_logic_vector(6 downto 0); begina<=dataout(6);b<=dataout(5);c<=dataout(4);d<=dataout(3);e<=dataout(2);f<=dataout(1);g<=dataout(0);process(datain)begincase datain iswhen "0000"=>dataout<="1111110";when "0001"=>dataout<="0110000";when "0010"=>dataout<="1101101";when "0011"=>dataout<="1111001";when "0100"=>dataout<="0110011";when "0101"=>dataout<="1011011";when "0110"=>dataout<="1011111";when "0111"=>dataout<="1110000";when "1000"=>dataout<="1111111";when "1001"=>dataout<="1111011";when "1010"=>dataout<="1110111";when "1011"=>dataout<="0011111";when "1100"=>dataout<="1001110";when "1101"=>dataout<="0111101";when "1110"=>dataout<="1001111";when "1111"=>dataout<="1000111";when others=>dataout<="XXXXXXX";end case;end process;end beha;library ieee;use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity counter16 isport(clk,clr: in std_logic;count: out std_logic_vector(3 downto 0);sel: out std_logic_vector(2 downto 0)); end counter16;architecture beha of counter16 issignal cnt: std_logic_vector(3 downto 0); beginprocess(clk,clr)beginif clr='0'thencnt<="0000";elsif clk='1' and clk'event thencnt<=cnt+'1';end if;count<=cnt;sel<=cnt(2 downto 0);end process;end beha;。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
EDA设计课程实验报告实验题目：数码管动态显示实验学院名称：专业：电子信息工程班级：姓名：高胜学号小组成员：指导教师：一、实验目的学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。
二、设计任务及要求1、在SmartSOPC实验箱上完成数码管动态显示自己学号的后八个数字。
2、放慢扫描速度演示动态显示的原理过程。
三、系统设计1、整体设计方案数码管的八个段a,b,c,d,e,f,g,h（h是小数点）都分别连接到SEG0~SEG7，8个数码管分别由八个选通信号DIG0~DIG7来选择，被选通的数码管显示数据，其余关闭。
如果希望8个数码管显示希望的数据，就必须使得8个选通信号DIG0~DIG7分别被单独选通，并在此同时，在段信号输入口SEG0~SEG7加上该对应数码管上显示的数据，于是随着选通信号的扫描就能实现动态扫描显示的目的。
虽然每次只有1个数码管显示，但只要扫描显示速率足够快，利用人眼的视觉余辉效应，我们仍会感觉所有的数码管都在同时显示。
2、功能模块电路设（1）输入输出模块框图（见图1）图1（2）模块逻辑表达（见表1）表1（数码管显示真值表）clk_1k dig seg↑01111111 C0↑10111111 F9注：数码管显示为01180121（3）算法流程图（见图2）（4）Verilog源代码module scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0]count; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule四、系统调试（1）仿真代码`timescale 1ns/1nsmodule scan_ledfz;reg clk_1k;reg[31:0] d;wire[7:0] dig;wire[7:0] seg;parameter dely=100;scan_led u1(clk_1k,d,dig,seg);always #(dely/2)clk_1k=~clk_1k;initial beginclk_1k=0;d=32'h01180134;#dely ;#dely ;#dely ;#dely ;#dely ;#(dely*20);#dely $finish;endinitial $monitor($time,,,"%b,%d,%h,%h",clk_1k,d,dig,seg); endmodulemodule scan_led(clk_1k,d,dig,seg); //模块名scan_ledinput clk_1k; //输入时钟input[31:0] d; //输入要显示的数据output[7:0] dig; //数码管选择输出引脚output[7:0] seg; //数码管段输出引脚reg[7:0] seg_r; //定义数码管输出寄存器reg[7:0] dig_r; //定义数码管选择输出寄存器reg[3:0] disp_dat; //定义显示数据寄存器reg[2:0] count=3'b000; //定义计数寄存器assign dig = dig_r; //输出数码管选择assign seg = seg_r; //输出数码管译码结果always @(posedge clk_1k) //定义上升沿触发进程begincount <= count + 1'b1;endalways @(posedge clk_1k)begincase(count) //选择扫描显示数据3'd0:disp_dat = d[31:28]; //第一个数码管3'd1:disp_dat = d[27:24]; //第二个数码管3'd2:disp_dat = d[23:20]; //第三个数码管3'd3:disp_dat = d[19:16]; //第四个数码管3'd4:disp_dat = d[15:12]; //第五个数码管3'd5:disp_dat = d[11:8]; //第六个数码管3'd6:disp_dat = d[7:4]; //第七个数码管3'd7:disp_dat = d[3:0]; //第八个数码管endcasecase(count) //选择数码管显示位3'd0:dig_r = 8'b01111111; //选择第一个数码管显示3'd1:dig_r = 8'b10111111; //选择第二个数码管显示3'd2:dig_r = 8'b11011111; //选择第三个数码管显示3'd3:dig_r = 8'b11101111; //选择第四个数码管显示3'd4:dig_r = 8'b11110111; //选择第五个数码管显示3'd5:dig_r = 8'b11111011; //选择第六个数码管显示3'd6:dig_r = 8'b11111101; //选择第七个数码管显示3'd7:dig_r = 8'b11111110; //选择第八个数码管显示endcaseendalways @(disp_dat)begincase(disp_dat) //七段译码4'h0:seg_r = 8'hc0; //显示04'h1:seg_r = 8'hf9; //显示14'h2:seg_r = 8'ha4; //显示24'h3:seg_r = 8'hb0; //显示34'h4:seg_r = 8'h99; //显示44'h5:seg_r = 8'h92; //显示54'h6:seg_r = 8'h82; //显示64'h7:seg_r = 8'hf8; //显示74'h8:seg_r = 8'h80; //显示84'h9:seg_r = 8'h90; //显示94'ha:seg_r = 8'h88; //显示a4'hb:seg_r = 8'h83; //显示b4'hc:seg_r = 8'hc6; //显示c4'hd:seg_r = 8'ha1; //显示d4'he:seg_r = 8'h86; //显示e4'hf:seg_r = 8'h8e; //显示fendcaseendendmodule位码代码仿真代码`timescale 1ns/1nsmodule smg_tp; //测试模块的名字reg [2:0] c; //测试输入信号定义为reg型wire[7:0] dig; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒wei u1(c,dig); //调用测试对象initial begin //激励波形设定c=3'b0;#DEL Y c=3'b001 ;#DEL Y c=3'b010 ;#DEL Y c=3'b100 ;#DEL Y c=3'b101 ;#DEL Y c=3'b110 ;#DEL Y c=3'b111 ;#DEL Y $finish;endinitial $monitor($time,,,"dig=%d,c=%b ",dig,c); //输出格式i定义endmodulemodule wei(c,dig); //命名模块名字input[2:0] c;output[7:0] dig; //定义输入与输出reg[7:0] dig_r;reg[2:0] c_r; // 定义dig_r与c_r2个reg型数据assign dig=dig_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin c_r=c;case (c_r)3'b000:dig_r=8'b11111110; //c_r的数据变化而dig_r对于的数据变化3'b001:dig_r=8'b11111101;3'b010:dig_r=8'b11111011;3'b011:dig_r=8'b11110111;3'b100:dig_r=8'b11101111;3'b101:dig_r=8'b11011111;3'b110:dig_r=8'b10111111;3'b111:dig_r=8'b01111111;default: dig_r=8'b11111111;endcase //结束case语句end //结束always语句endmodule //结束程序译码器代码仿真代码`timescale 1ns/1nsmodule duan_tp; //测试模块的名字reg[3:0] a; //测试输入信号定义为reg型wire[7:0] seg; //测试输出信号定义为wire型parameter DEL Y=100; //延时100秒duan u1(a,seg); //调用测试对象initial begin //激励波形设定a=4'b0;#DELY a=4'b0001;#DELY a=4'b0010;#DELY a=4'b0011;#DELY a=4'b0100;#DELY a=4'b0101;#DELY a=4'b0110;#DELY a=4'b0111;#DELY a=4'b1000;#DELY a=4'b1001;#DELY a=4'b1010;#DELY a=4'b1011;#DELY a=4'b1100;#DELY a=4'b1101;#DELY a=4'b1110;#DELY a=4'b1111;#DELY $finish;endinitial $monitor($time,,,"seg=%d,a=%b",seg,a); //输出格式i定义endmodulemodule duan(a,seg); //命名模块名字input[3:0] a;output[7:0] seg; //定义输入与输出reg[7:0] seg_r;reg[3:0] a_r; // 定义seg_r与a_r2个reg型数据assign seg=seg_r; //将reg型数据转化为wire型数据always @(*) //检测c_r的数据是否变化begin a_r=a;case(a_r) //七段译码4'b0000:seg_r = 8'hc0; //显示04'b0001:seg_r = 8'hf9; //显示14'b0010:seg_r = 8'ha4; //显示24'b0011:seg_r = 8'hb0; //显示34'b0100:seg_r = 8'h99; //显示44'b0101:seg_r = 8'h92; //显示54'b0110:seg_r = 8'h82; //显示64'b0111:seg_r = 8'hf8; //显示74'b1000:seg_r = 8'h80; ///显示84'b1001:seg_r = 8'h90; //显示94'b1010:seg_r = 8'h88; //显示a4'b1011:seg_r = 8'h83; //显示b4'b1100:seg_r = 8'hc6; //显示c4'b1101:seg_r = 8'ha1; //显示d4'b1110:seg_r = 8'h86; //显示e4'b1111:seg_r = 8'h8e; ///显示f endcase //结束case语句end //结束always语句endmodule //结束程序（2）仿真波形图（3）引脚图五、实验感想通过这次实验，让我学习动态扫描显示的原理；利用数码管动态扫描显示的原理编写程序，实现自己的学号的显示。