数字电路与逻辑设计II答案(A卷)
大学_数字电路与逻辑设计(邹红著)课后习题答案下载
数字电路与逻辑设计（邹红著）课后习题答案下载
本书内容精练、实例丰富，应用性强，并附有习题解答，便于教学和自学。本书可作为高等学校通信、信息、光电、计算机、自动化、电子、电力系统及自动化等电类专业和机电一体化、生物技术等非电类专业的本科和专科学生电子技术基础课程的教材。也可以供从事电子技术、计算机应?与开发的科研人员和工程技术人员学习参考，还适于初学者自学使用。
1.3.1晶体管的开关特性
1.3.2基本逻辑门电路
1.3.3 TTL集成门电路
1.3.4 CMOS逻辑电路
1.4逻辑函数的代数化简法
1.4.1基本公式和定律
1.4.2基本运算规则
1.4.3逻辑函数代数法化简
1.5逻辑函数的卡诺图化简法
1.5.1最小项的定义及其性质
1.5.2卡诺图
1.5.3逻辑函数的卡诺图表示
3.2.2工作原理
3.2.3 ?辑功能描述
3.2.4集成D触发器74LS74
3.3 JK触发器
3.3.1逻辑电路与逻辑符号
3.3.2逻辑功能描述
3.3.3集成JK触发器
3.4 T触发器
3.4.1逻辑电路与逻辑符号
3.4.2逻辑功能描述
3.5触发器的电气特性
__小结
习题
第4章时序逻辑电路
第5章Verilog HDL
数字电路与逻辑设计（邹红著）：内容简介
第1章数字逻辑基础
1.1数制和代码
1进制
1.1.3不同进制数之间的`转换
1.1.4二进制符号数的表示法
1.1.5二进制代码
1.2逻辑运算
1.2.1基本逻辑运算
1.2.2复合逻辑运算
电子技术及数字逻辑试卷A及答案
绝密★启用前黑龙江外国语学院继续教育学院 2014 年 秋 季学期《电子技术及数字逻辑》试卷（ A 卷）一、 填空题（本大题共 9小题，每空 1分，共 15分）1.N 型半导体是在本征半导体中掺入 价元素，其多数载流子是 ，少数载流子是 。
2.稳压管的稳压区是其工作在 。
3.数字系统使用 的物理元件，与此相对应，采用的记数制和编码制也都以 数 为基础。
4.使用布尔代数定律时，利用 规则. 规则. 规则可得到更多的公式。
5.放大电路必须加上合适的 才能正常工作。
6.运放的共模抑制比定义为 。
7.直接写出函数F=[(AB+C)D+E]B 的反演函数为 。
8.三极管工作在饱和区时，发射结应为 偏置，集电结应为 偏置。
9.为提高放大电路的输入电阻，应引入 反馈；为降低放大电路输出电阻。
二、选择题（本大题共15小题，每题2分，共30分）1.当温度升高时，二极管的反向饱和电流将 。
A ．增大 B.减小 C.不变2.互补输出级采用共集形式是为了使 。
A.电压放大倍数大B.不失真输出电压大C.带负载能力强3.测试放大电路输出电压幅值与相位的变化，可以得到它的频率响应，条件是 。
A. 输入电压幅值不变，改变频率B. B.输入电压频率不变，改变幅值C.输入电压的幅值与频率同时变化 4.交流负反馈是指 。
A ．阻容耦合放大电路中所引入的负反馈B ．只有放大交流信号时才有的负反馈C ．在交流通路中的负反馈5.功率放大电路的最大输出功率是在输入电压为正弦波时，输出基本不失真情况下，负载上可能获得的最大 。
A ．交流功率B ．直流功率C ．平均功率 6.滤波电路应选用 。
A ．高通滤波电路 B. 低通滤波电路 C. 带通滤波电路7.放大电路中，测得某三极管三个电极电位U 1.U 2.U 3分别为U 1=3.3V ，U 2=2.6V ，U 3=15V 。
由此可判断该三极管为 。
A ．NPN 硅管 B. NPN 锗管 C. PNP 硅管 d.PNP 锗管8.与八进制数(47.3)8等值的数为 。
数字逻辑(第二版)习题答案
第一章1. 什么是模拟信号？什么是数字信号？试举出实例。
模拟信号-----指在时间上和数值上均作连续变化的信号。
例如，温度、压力、交流电压等信号。
数字信号-----指信号的变化在时间上和数值上都是断续的，阶跃式的，或者说是离散的，这类信号有时又称为离散信号。
例如，在数字系统中的脉冲信号、开关状态等。
2. 数字逻辑电路具有哪些主要特点？数字逻辑电路具有如下主要特点：●电路的基本工作信号是二值信号。
●电路中的半导体器件一般都工作在开、关状态●电路结构简单、功耗低、便于集成制造和系列化生产。
产品价格低●由数字逻辑电路构成的数字系统工作速度快、精度高、功能强、可3. 数字逻辑电路按功能可分为哪两种类型？主要区别是什么？根据数字逻辑电路有无记忆功能，可分为组合逻辑电路和时序逻辑电路两类。
组合逻辑电路：电路在任意时刻产生的稳定输出值仅取决于该时刻电路输入值的组合，而与电路过去的输入值无关。
组合逻辑电路又可根据输出端个数的多少进一步分为单输出和多输出组合逻辑电路。
时序逻辑电路：电路在任意时刻产生的稳定输出值不仅与该时刻电路的输入值有关，而且与电路过去的输入值有关。
时序逻辑电路又可根据电路中有无统一的定时信号进一步分为同步时序逻辑电路和异4. 最简电路是否一定最佳？为什么？一个最简的方案并不等于一个最佳的方案。
最佳方案应满足全面的性能指标和实际应用要求。
所以，在求出一个实现预定功能的最简电路之后，往往要根据实际情况进行相应调整。
5. 把下列不同进制数写成按权展开形式。
(1) (4517.239)10 (3) (325.744)8(2) (10110.0101)2 (4) (785.4AF)16解答（1）(4517.239)10 = 4×103＋5×102＋1×101＋7×100＋2×10-1＋3×10-2＋9×10-3（2）(10110.0101)2= 1×24＋1×22＋1×21＋1×2-2＋1×2-4（3）(325.744)8 = 3×82＋2×81＋5×80＋7×8-1＋4×8-2＋4×8-3 (4) (785.4AF)16 = 7×162＋8×161＋5×160＋4×16-1＋10×16-2＋15×16-36.将下列二进制数转换成十进制数、八进制数和十六进制数。
数字电路逻辑设计试卷
数字电路逻辑设计（A 卷）一、填空题（本大题共22分）1、（本小题3分）十进制数 126，对应8421BCD 码 ，二进制数 ，十六进制数 。
2、（本小题2分）二进制负整数 –1011011，补码表示为 ；反码表示为 。
3、（本小题4分）逻辑函数BD AD B A D A F +++=))((的反演式为 ；对偶式为 。
4、（本小题2分）三输入端TTL 与非门如图所示，图中A 点的电位为 F 点的电位为 。
5、（本小题3F= 。
6、（本小题3分）由集成异步计数器74LS290构成图示电路，该电路实现的是 进制计数器。
7、（本小题3分）逻辑函数AC C B B A F ++=，它的与非表达式为F= ；与或非表达式为F= ；或非—或非表达式为F= 。
8、（本小题2分）用555设计的多谐振荡器，要求振荡周期T=1~10s ，电容C=100F 。
则电阻R 的范围是 。
+5V 0.3VFA &2K Ω3K Ω八选一数据选择器A 0A 1 A 2 D 0 D 1 D 2D 3 D 4 D 5 D 6 D 7FAB “1”74LS290 Q 0 Q 1 Q 2 Q 3R 0A R 0B S 9A S 9BCP 0CP 1CP二、（本题10分）图示电路中，A 、B 是输入数据变量，C 3、C 2、C 1、C 0是控制变量。
写出输出Y 的逻辑表达式，并说明该电路C 3、C 2、C 1、C 0为不同控制状态时是何种功能电路？三、（本题8分）写出图示ROM 阵列输出函数的逻辑表达式，列出真值表，说明逻辑功能。
四、（本题8分）用3线—8线译码器和必要的门电路实现逻辑函数。
(,,)F A B C ABC BC A C =++五、（本题10分）已知JK 信号如图所示，请分别画出主从JK 触发器和负边沿JK 触发器的输出波形。
设触发器初始状态为0。
六、（本题15分）图示为序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。
天津科大数字电子技术与逻辑测试题2(选择题有解答)
第四章组合逻辑电路1 : 在组合电路中，任意时刻的输出与A:该时刻的输入无关，与电路的原来状态有B:该时刻的输入有关，与电路的原来状态有关C:该时刻的输入无关，与电路的原来状态无关D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案： C知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案： C知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案：D知识点：优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案： B知识点：二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案：D知识点：译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案： B知识点：74HC138的控制端S1=1，S2´+S3´=0时，译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案： A知识点：011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为（）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案： A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当（）时，使本该显示的0熄灭A:灭零输入RB I’为0，且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1，且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案： A知识点：灭零输入RBI’为0时，把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案： C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是A:S=1111，Co=1B:S=0000，Co=1C:S=1111，Co=0D:S=1111，Co=0您选择的答案: 正确答案： B知识点：将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案：D知识点：如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按（）连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案： B知识点：----------------------------------------------------------------------------15 : 两输入的与门在下列（）时可能产生竞争—冒险现象A:一个输入端为0，另一个端为1B:一个输入端发生变化，另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案： C知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案： B知识点：数据选择器只有一个输出端，其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位A:5B:6C:10D:50您选择的答案: 正确答案： B知识点：编码对象的个数小于等于输出二进制代码位数的n次方。
数字电路与逻辑设计(人民邮电出版社)课后答案(邹红主编)
奥鹏北语14秋《数字电路与逻辑设计》作业2满分答案
B. CT74LS低功耗肖特基系列
C. CT74L低功耗系列
D. CT74H高速系列
?
正确答案：B
16. A. A
B. B
C. C
D. D
?
正确答案：B
17.以下电路中常用于总线应用的有（）。
A. TSL门
B. OC门
C.漏极开路门
D. CMOS与非门
?
正确答案：A
18. A. A
6. A. A
B. B
C. C
D. D
?
正确答案：C
7. A. A
B. B
C. C
D. D
?
正确答案：A
8. A. A
B. B
C. C
D. D
?
正确答案：A
9. A. A
B. B
C. C
D. D
?
正确答案：C
10.组合逻辑电路的特点是（）
A.含有存储元件
B.输出.输入间有反馈通路
C.电路输出与以前状态有关
14秋《数字电路与逻辑设计》作业2
一,单选题
1. A. A
B. B
C. C
D. D
?
正确答案：C
2. A. A
B. B
C. C
D. D
?
正确答案：D
3. A. A
B. B
C. C
D. D
?
正确答案：D
4. A. A
B. B
C. C
D. D
?
正确答案：B
5. A. A
B. B
C. C
D. D
?
正确答案：A
D.全部由门电路构成
数字电路测验二及答案
数字电路与逻辑设计测验二姓名：____________ 学号：____________ 成绩：____________一、填空： １、（10110）2=( )10=( )16（28）10=( )2=( )16 （56）10=（ ）8421BCD2、最基本的门电路是： 、 、 。
3、（11011)2 =（________）104、8421BCD 码的1000相当于十进制的数值 。
5、有一数码10010011，作为自然二进制数时，它相当于十进制数 ，作为8421BCD 码时，它相当于十进制数 。
6、TTL 电路的电源电压为 V ， CMOS 电路的电源电压为 V 。
7、逻辑表达式中，异或的符号是 ，同或的符号是 。
8二、选择题1、 十进制数85转换为二进制数为（ ）A ．1001011B ．1010011C ．1100101D ．1010101 2、二进制数11011转换为十进制数为（ ）A ．32B ．27C ．64D ．128 3、下列各组数中，是6进制的是（ ）。
A ．14752B ．62936C ．53452D ．37481 4、 8421BCD 码110011．001表示十进制为（ ）A ．33.2B ．51.0125C ．63.2D ．51.2 5、在下列一组数中，与2)111001(相等的数是（ ） A ．16)34( B ．（65）8 C ． 10)57(6、“异或”逻辑与以下哪种逻辑是非的关系( )A ．“与”逻辑B ．“或”逻辑C ． “同或”逻辑 7、下列四个数中，最大的数是（ ） A 、（AF ）16 B 、（001010000010）8421BCDC 、（10100000）2D 、（198）108、下列关于异或运算的式子中，不正确的是（ ） A 、A ⊕A=0 B 、1=⊕A AC 、A ⊕0=AD 、A ⊕1=A9、十进制数25用8421BCD 码表示为（ ） A.10101 B.0010 0101 C.100101 D.11001 10、函数F=ABC+AB C +A B 的最简与或式是（ ） A.F=A+B B.F=A +C C.F=B+C D.F=B 11、 符合下面真值表的门电路是（ ）。
数字电路与逻辑设计习题及参考答案
数字电路与逻辑设计习题及参考答案数字电路与逻辑设计习题及参考答案- 2 -⼀、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. ⼀位⼗六进制数可以⽤ C 位⼆进制数来表⽰。
A. １B. ２C. ４D. 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表⽰⽅法中具有唯⼀性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在⼀个8位的存储单元中，能够存储的最⼤⽆符号整数是 D 。
A.（256）10B.（127）10C.（128）10D.（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求⼀个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·” B.原变量换成反变量，反变量换成原变量 C.变量不变D.常数中“0”换成“1”，“1”换成“0” 8．A+BC= C 。
B B.A+C C.（A+B）（A+C） D.B+C9．在何种输⼊情况下，“与⾮”运算的结果是逻辑0。
DA．全部输⼊是0 B.任⼀输⼊是0 C.仅⼀输⼊是0 D.全部输⼊是110．在何种输⼊情况下，“或⾮”运算的结果是逻辑1。
AA．全部输⼊是0 B.全部输⼊是1 C.任⼀输⼊为0，其他输⼊为1 D.任⼀输⼊为1 11．⼗进制数25⽤8421BCD码表⽰为 B 。
A.10 101B.0010 0101C.100101D.1010112．不与⼗进制数（53.5）10等值的数或代码为C 。
A.(0101 0011.0101)8421BCDB.(35.8)16C.(110101.11)2D.(65.4)813．以下参数不是矩形脉冲信号的参数D 。
A.周期B.占空⽐C.脉宽D.扫描期14．与⼋进制数(47.3)8等值的数为： B A. (100111.0101)2 B.(27.6)16 C.(27.3 )16D. (100111.101)215. 常⽤的BCD码有 D 。
数字逻辑电路设计第二版答案
数字逻辑电路设计第二版答案【篇一：蒋立平版数字逻辑电路与系统设计习题答案】1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2（2（10010111）2 （3）（1101101）2 （4（11111111）2 （5）（0.1001）2 （6 （0.0111）2 （7）（11.001）2 （8 （101011.11001）2题1.1 解：（1）（11011）2 =（27）10（10010111）2 =（151）10（3）（1101101）2 =（109）10 （11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7）（11.001）2 =（3.125）10（101011.11001）2 =（43.78125）101.3 数。
（1）（1010111）2（110111011）2 （3）（10110.011010）2（4）（101100.110011）2 题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19a）16 =（632）8 （3）（10110.111010）2 =（16.e8）16 =（（4）（101100.01100001）2 =（2c.61）16 =1.5 将下列十进制数表示为8421bcd码。
（1）（43）10（95.12）10 （3）（67.58）10 （（932.1）10题1.5 解：（1）（43）10 =（01000011）8421bcd（2）（95.12）10 =（10010101.00010010）8421bcd （3）（67.58）10 =（01100111.01011000）8421bcd （4）（932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）?9（3）+3 （4）?题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。
数字电路与逻辑设计(第二版)习题电子版
第一章 习题1-1 将下列十进制数转换为二进制数、八进制数和十六进制数。
（1）2210 （2）10810 （3）13.12510 （4）131.62510 1-2 将下列二进制数转换为十进制数、八进制数和十六进制数。
（1）1011012 （2）111001012 （3）101.00112 （4）100111.1012 1-3 将下列八进制数转换为十进制数、二进制数和十六进制数。
（1）168 （2）1728 （3）61.538 （4）126.7481-4 将下列十六进制数转换为十进制数、二进制数和八进制数。
（1）2A 16 （2）B2F 16 （3）D3.E 16 （4）1C3.F916 1-5用真值表证明下列逻辑函数等式。
（1） A(B+C)=AB+AC （2） A+BC=(A+B)(A+C)（3） A +B ̅̅̅̅̅̅̅̅=A B ̅ （4） AB̅̅̅̅=A +B ̅ （5） A+BC̅̅̅̅+A BC=1 （6） A B ̅+A B=AB +AB ̅̅̅̅̅̅̅̅̅̅̅̅ （7） A ⨁B=A ⨁B̅ （8） A B̅+B C +C A =A B+B ̅C+C A 1-6利用逻辑代数公式证明下列逻辑等式。
（1） A+A B+B ̅=1 （2） A+B A +CD ̅̅̅̅̅̅̅̅̅̅=A （3） AB+A C+B̅C =AB+C （4） A B ̅+A +C ̅̅̅̅̅̅̅̅+B ̅(D+E)C=A B ̅+A C （5） A ⨁B+AB=A+B（6） AB̅+BC +CA ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅=A B ̅C +ABC （7） AB̅D ̅+B ̅C D+A D+A B ̅C+A B ̅CD ̅=A B ̅+A D+B ̅C （8） A ⨁B +B ⨁C +C ⨁D=A B̅+B C +C D ̅+D A 1-7 利用反演规则写出下列逻辑函数的反函数。
（1） F 1=A B̅C+A B C （2） F 2=A(B̅+C)+ C (B+D) （3） F 3=(A B+c D̅)(C+D ̅) （4） F 4=(A B +C D ̅)(B+A D ̅) （5） F 5=A B ̅+A C B +D ̅̅̅̅̅̅̅̅ （6） F 6=A +BC ̅̅̅̅̅̅̅̅̅̅+B ̅+CD ̅̅̅̅̅̅̅̅̅̅ （7） F 7=AC +BD ̅̅̅̅̅̅̅̅̅̅̅̅C +A +BD̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ （8） F 8=(A +D ̅(B ̅+C)̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅+(A +C ̅̅̅̅̅̅̅̅+B)AB +CD̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅1-8 利用对偶规则写出下列逻辑函数的对偶函数。
智慧树知到《数字电路与逻辑设计》章节测试答案
11110111
00000100
答案:11011111
9、 一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。
4
6
8
16
答案:8
10、 一个64选1的数据选择器有（ ）个选择控制信号输入端。
6
16
32
64
答案:6
11、 在组合逻辑电路中，任意时刻电路的输出只跟当前输入的有关，而与电路原来的状态无关。
全加
半加
全减
半减
答案:半加
7、 用代码代表特定信号或者将代码赋予特定含义的过程称为( )
译码
编码
数据选择
奇偶校验
答案:编码
8、TTL集成芯片74LS138是3/8线译码器，译码器为输出低电平有效，若输入为A2A1A0=101时，输出Y7ʹY6ʹY5ʹY4ʹY3ʹY2ʹY1ʹY0ʹ为（ ）
00100000
256
答案:8
2、 构成模值为256的二进制计数器,需要( )级触发器。
2
128
8
256
答案:8
3、 同步计数器是指( )的计数器
由同类型的触发器构成
各触发器时钟端连在一起,统一由系统时钟控制
可用前级的输出做后级触发器的时钟
可用后级的输出做前级触发器的时钟
答案:各触发器时钟端连在一起,统一由系统时钟控制
7、 以下关于格雷码的特点描述正确的是 ( )
相邻2个代码之间只有1位不同
相邻2个代码之间有2位不同
相邻2个代码之间有3位不同
相邻2个代码之间有4位不同
答案: 相邻2个代码之间只有1位不同
8、 负零的补码表示为（ ）
1 00…00
数字电路逻辑设计课后答案
《数字电路与逻辑设计》习题答案一、填空1．（51．625）10 = （110011.101 ）2= （33.A ）162．（110101.1011）2 =（35.B ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD 4．（0110 1001 1000）8421BCD= （689）10（0110 1001 1000）余3BCD = （365）105．（BF.5）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－210．2 i ，N i11．奇校验码12．1，113．与、或、非14．逻辑式、真值表、逻辑图15．输出值“1”的对应最小项相加16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加17．2 n18．相邻码组之间只有一位不同19．n个相领项20．开通，延迟，上升，t ON ＝t d ＋t r21．关闭，存储，下降，t OFF ＝t s ＋t f22．从负载流（灌）入反相器（或与非门），低23．从反相器（或与非门）流（拉）到负载，高24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25．最多可以带动10个同类型门电路。
26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 •F 2 ，线与28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30．V D＋0.7V，－0.7V，极小，激增31．数字，模拟32．电路功耗低、抗干扰能力强、集成度高等33．V NL= V iL(max) －V oL(max)34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35．只包含门电路（无存储元件）36．37．确定它的逻辑功能，并加以改进38．两数的本位加，不带低位的进位加，带进位加39．16个，低电平“0”，高电平“1”40．它们都有两个稳态，可以触发翻转，故具有记忆能力41．特性表、特性方程、波形图42．D、T'、T、RS、JK43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45．两门之间因交叉耦合而产生的自锁作用46．RS＝0，R、S不能同时为“1”47．0，148．可控制的计数，计数翻转，保持原状态49．下降，上升，150．边沿触发方式51．同步时序电路，异步时序电路52．触发器53．统计计数脉冲个数54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1Q 055．暂存，平移56．串/并转换57．16μS58．波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1．用代数法化简下列函数为最简与或表达式（1）F＝A B＋B C＋AC＝B（A＋C）＋AC＝B AC＋AC＝B＋AC（2）F＝C D＋CD＋C D＋C D＝（C D＋C D）＋（CD＋C D）＝C＋C＝1（3）F＝AB C＋AB＋B C＋AC＝AB＋B C＋AC＝AB＋B C（4）F＝A＋CDAD＝A＋BCD＋AD＋B＋B＋B＝A＋B2．将下列函数式化为最小项表达式（1）F＝AB＋BC＋AC＝AB（C＋C）＋（A＋A）BC＋A（B＋B）C ＝ABC＋AB C＋A BC＋A B C（2）F＝BCAB ＝AB＋BC＝AB（C＋C）＋（A＋A）BC＝ABC＋AB C＋A BC3．用代数法证明下列等式（1）左式＝（A B＋B）＋（A CD＋C）＋D＝A＋B＋A D＋C＋D＝A ＋B ＋D ＋C ＋D＝1（2）A ⊕0＝A ·0＋A ·1＝A（3）A ⊕1＝A ·1＋A ·1 ＝A（4）A ⊕A ＝A ·A ＋A ·A＝A ＋A ＝14．直接写出下列各函数的对偶式F'，并用反演规则写出其反演式F（1）F'＝（A ＋B ）（B ＋C ）（C ＋A D ）F ＝（A ＋B ）（B ＋C ）（C ＋A D ）（2）F'＝A ·）＋（E D C BF ＝A ·）＋（E D C B5．用对偶规划求下列各式的对偶等式（1）左式的对偶式为（A ＋B ）（A ＋C ）（B ＋C ＋D ）右式的对偶式为（A ＋B ）（A ＋C ）∴其对偶等式为：（A ＋B ）（A ＋C ）（B ＋C ＋D ）＝（A ＋B ）（A ＋C ）（根据对偶规则两式相等，则其对偶式也相等）（2）左式的F'1 ＝C B A ⋅⋅右式的F'2 ＝A ＋B ＋C其对偶等式为：C B A ⋅⋅＝A ＋B ＋C6．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式（1）最小项表达式F （A 、B 、C ）＝∑），，，，（54310 或F ＝A B C ＋A B C ＋A BC ＋A B C ＋A B C 最简与或式F ＝A C ＋B（2）最小项表达式F （A 、B 、C 、D ）＝），，，，，（1086420∑或F ＝A B C D ＋A B C D ＋A B C D ＋A BC D ＋A B C D ＋A B C D ；最简与或式F ＝B D ＋A D7．用卡诺图法化简下列函数为最简与或式（1）F ＝A B C ＋AD ＋D （B ＋C ）＋A C ＋A D ＝A ＋B C ＋D（2）10157φ32869）＋（，（11，，，，，，，＝A B＋A C＋B D＋CD9．（1）错(2) 错(3) 对10．⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11．当控制信号BC=00时，输出是输入变量的反码。
数字电路与逻辑设计试卷（有答案）
数字电路与逻辑设计（A 卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
）二进制数。
）二进制数。
A ．6B 6 B．．7C 7 C．．8D 8 D．．92．余3码10001000对应的2421码为（码为（ ））。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（的真值是（ ））。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或．标准或--与式是由（与式是由（ ）构成的逻辑表达式。
）构成的逻辑表达式。
）构成的逻辑表达式。
A ．与项相或．与项相或 B. B. B. 最小项相或最小项相或最小项相或 C. C. C. 最大项相与最大项相与最大项相与 D. D. D.或项相与或项相与或项相与 5.5.根据反演规则，根据反演规则，()()E DE C C A F ++×+=的反函数为（的反函数为（ ））。
A. E )]E D (C C [A F ×++= B. E )E D (C C A F ×++= C. E )E D C C A (F ×++= D. E )(D A F ×++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
）实现三种基本运算。
）实现三种基本运算。
A. A. 与门与门与门B. B. B. 或门或门或门C. C. 非门非门非门D. D. D. 与非门与非门与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（所示电路中的虚线框内应是（ ））。
图1A. A. 或非门或非门或非门B. B. B. 与非门与非门与非门C. C. C. 异或门异或门异或门D. D. D. 同或门同或门同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
[VIP专享]数字电路与逻辑设计阶段练习二
![[VIP专享]数字电路与逻辑设计阶段练习二](https://img.taocdn.com/s3/m/fd4e6a6804a1b0717ed5dd3d.png)
哪些因素是 输出 变量，以及它们之间的逻辑关系，才能列出正确的真值表。
5．A、B 为两个 1 位二进制数，某电路的逻辑表达式为： F1 = AB 、 F2 = AB ，该电路具有判
断这两个 1 位二进制数的大小的逻辑功能，即 A＞B 时， F1 F2 = 10 ；A＜B 时， F1 F2 = 01
；A = B 时， F1 F2 = 00
程，它是 编码 逆过程。
8．二进制译码器的每一组输入组合对应一个输出端，所以输入 n 位二进制代码的译码器，必
然有 2n 个输出端。如三位输入的译码器，就有 8
个输出端。
9．译码器还可用于实现函数发生器。译码器的每个输出都唯一地对应输入变量的一种组合，
即对应由输入变量构成的一个 最小项
，利用译码器的输出，再配合具有逻辑 或
43m1m“-”5J2Gm001m244“92Zk-(1g2L)33-0”@6%0k3g-“1/”m7D%2BJ/Tg0d1Z-P318¬A-_2o"70X)c0?y2586zn”217 NE)
12．举重比赛中设三个裁判，其中 A 为主裁判，B、C 均为副裁判。杠铃的成功举起由各裁判按下 各自的确认按钮来判定，只有当两个或两个以上裁判（其中必须包括主裁判）判定成功时，“举起 有效”灯才亮。试用最少的门电路设计实现该功能。
某逻辑函数的最简表达式为f在只有原变量没有反变量的条件下按照该表达式实现的电路共需要在只有原变量没有反变量的条件下若用与非门来实现则电路共需要门电路能实现三人一致同意才通过的表决功能
一、填空题
第二阶段练习题
1．若一个逻辑电路，其任一时刻的输出仅取决于该时刻 输入变量 取值的组合，而与
电路以前的 状态 无关，则该逻辑电路就称为组合逻辑电路。
数字电路与逻辑设计课后题答案
驱动方程 J 1 K 1 Q3
J 2 K 2 Q1 Q Q , Q 1 2 K3 3 J 3
输出方程
Y Q3
5-1
Qn 1 Q Q Q Q Q Q J 1 K 1 Q3 3 1 3 1 3 1 状态方程： 1 n 1 K 2 Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2 J 2 Q Q , Q n 1 J3 K3 1 2 3 Q3 Q1 Q2 Q3 Q3 Q3 Q1 Q2 Q3
Z1 Y1 Y 0 Y1 Y 0 Z 2 Y1 Y 0 Y1 Y 0 Z 3 Y1 Y 0 Y1 Y 0 Z 4 Y1 Y 0 Y1 Y 0
注意:与输入无效情况 相，如何改进？
3-5 试画出用3线-8线译码器74LS138和门电路产生如下多输出 逻辑函数的逻辑图。
A0
n Q1 1 Q 2 n 1 Q 2 Q1 Q 2 Y Q 2 Q1
n 1 n 1 Q1 Q2 Y 0
状态转换图：
1 1 1 1
0
0
0
1
Q2Q1
A
Y
0
0
00
01
0 0
11
0 0
10
0 0
5-3 在图电路中，若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号 作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？
4-3 已知维持阻塞结构D触发器各输入端的电压波形如图所示， 试画出Q、 Q端对应的电压波形。
D:
Q: Q:
4-4 设图4.4中各触发器的初始状态皆为Q=0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
华南农业大学期末考试试卷（A卷）
2005学年第二学期考试科目：数字电路与逻辑设计Ⅱ_
考试类型：（闭卷）考试时间： 120__
学号姓名年级专业____________
一．选择题（下列每题有且仅有一个正确答案，每题2分，共20分）1．N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
2．一个触发器可记录一位二进制代码，它有个稳态。
A.0
B.1
C.2
D.3
E.4
3．存储8位二进制信息要个触发器。
A.2
B.3
C.4
D.8
4．把一个五进制计数器与一个四进制计数器串联可得到进制计数器。
A.4
B.5
C.9
D.20
5．下列逻辑电路中为时序逻辑电路的是。
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
6．N个触发器可以构成最大计数长度（进制数）为的计数器。
N
A.N
B.2N
C.N2
D.2
7．N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1
B.N
C.N+1
D.2N
8．五个D触发器构成环形计数器，其计数长度为。
A.5
B.10
C.25
D.32
9．欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用级触发器。
A.2
B.3
C.4
D.8
10．8位移位寄存器，串行输入时经个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
11．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需片。
A.3
B.4
C.5
D.10
12．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用个触发器。
A.2
B.3
C.4
D.10
13．随机存取存储器具有功能。
A.读/写
B.无读/写
C.只读
D.只写
14．只读存储器ROM在运行时具有功能。
A.读/无写
B.无读/写
C.读/写
D.无读/无写
15．只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容。
A.全部改变
B.全部为0
C.不可预料
D.保持不变
16．随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容。
A.全部改变
B.全部为1
C.不确定
D.保持不变
17．一个容量为512×1的静态RAM具有。
A.地址线9根，数据线1根
B.地址线1根，数据线9根
C.地址线512根，数据线9根
D.地址线9根，数据线512根
18．PROM的与陈列（地址译码器）是。
A.可编程阵列
B.不可编程阵列
C.可编程阵列
D.不可编程阵列
19．PROM和PAL的结构是。
A.PROM的与阵列固定，不可编程
B. PROM与阵列、或阵列均不可编程
C.PAL与阵列、或阵列均可编程
D. PAL的与阵列可编程
20．PLD器件的基本结构组成有。
A. 与阵列
B.或阵列
C.输入缓冲电路
D.输出电路
21．只可进行一次编程的可编程器件有。
A.PAL
B.GAL
C.PROM
D.PLD
22．可重复进行编程的可编程器件有。
A.PAL
B.GAL
C.PROM
D.ISP-PLD
23．全场可编程（与、或阵列皆可编程）的可编程逻辑器件有。
A.PAL
B.GAL
C.PROM
D.PLA
24．
二． 判断题（每空1分，共20分）
1． 同步时序电路由组合电路和存储器两部分组成。
（ √ ）
2． 同步时序电路具有统一的时钟CP 控制。
（√ ）
3． 环形计数器在每个时钟脉冲CP 作用时，仅有一位触发器发生状态更新。
（× ）
4． 环形计数器如果不作自启动修改，则总有孤立状态存在。
（√ ）
5． 计数器的模是指构成计数器的触发器的个数。
（× ）
6． 计数器的模是指对输入的计数脉冲的个数。
（× ）
7． 在同步时序电路的设计中，若最简状态表中的状态数为2N
，而又是用N 级触发器来实现
其电路，则不需检查电路的自启动性。
（ √ ）
8． 把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。
（× ）
9． 利用反馈归零法获得N 进制计数器时，若为异步置零方式，则状态SN 只是短暂的过渡
状态，不能稳定而是立刻变为0状态。
（ √ ）
10．
实际中，常以字数和位数的乘积表示存储容量。
（√ ） 11．
RAM 由若干位存储单元组成，每个存储单元可存放一位二进制信息。
（√ ） 12．
ROM 和RAM 中存入的信息在电源断掉后都不会丢失。
（× ） 13．
RAM 中的信息，当电源断掉后又接通，则原存的信息不会改变。
（× ） 14．
PROM 的或阵列（存储矩阵）是可编程阵列。
（ √） 15．
ROM 的每个与项（地址译码器的输出）都一定是最小项。
（√ ） 16．
PROM 不仅可以读，也可以写（编程），则它的功能与RAM 相同。
（× ） 17．
PAL 的每个与项都一定是最小项。
（ × ） 18．
PAL 和GAL 都是与阵列可编程、或阵列固定。
（√ ） 19．
PAL 可重复编程。
（× ） 20．
GAL 不需专用编程器就可以对它进行反复编程。
（ × ） 21． 在系统可编程逻辑器件ISP-PLD 不需编程器就可以高速而反复地编程，则它与RAM 随机存取存储器的功能相同。
（ ×）
22． PLA 是全场可编程（与、或阵列皆可编程）的可编程逻辑器件，功能强大，便于
使用，因此被普遍使用。
（× ）
23．下面是合法的端口名:
24． CLK, RESET, A0, D3
三．填空题（每空1分，共20分）
1．寄存器按照功能不同可分为两类：寄存器和寄存器。
移位数码
2．数字电路按照是否有记忆功能通常可分为两类：、。
组合逻辑电路时序逻辑电路
3．由四位移位寄存器构成的顺序脉冲发生器可产生个顺序脉冲。
4
4．时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时序电路。
同步异步
5．存储器的和是反映系统性能的两个重要指标。
存储容量存取时间6．VHDL程序包含、、、、 5个部分。
实体(Entity)、结构体(Architecture)、配置(configuration)、包集合
(package)、库(library)5
7．实体用关键字entity来标识。
8．结构体由architecture来标识。
9．常用的LSI期间可分为。