数值比较器复习课程

合集下载

数值比较器数电课件

出：
。
Li Ai Bi 、Mi Ai Bi 、Gi Ai Bi
3. 真值表
一位数值比较器的真值表如表4.4.1—1所示。
表4.4.1—1
4. 逻辑函数表达式
由表4.4.1—1可知，一位数值比较器的逻辑函数表达式为：
Li Ai Bi Mi Ai Bi Gi Ai Bi Ai Bi Ai Bi Ai Bi
。
CMOS电路
各级的级联输入端
必A须/ 预B先/预置为1，最低4位的级联输入端
必须预先预A置/ 为 B/，。A/ B/
0 ，1
这是因为在CMOS电路中L是由M和G来确定的。
L M gG M G
4位数值比较器CC14585的逻辑电路图
2. 并联扩展
返回
§4·4 数值比较器（Digital Comparator）
所谓数值比较，是指对两个位数相同的二进制整数进行比较并判断它们之间的大小关系。
一、一位数值比较器 1. 逻辑功能
我们把用来实现两个一位二进制数比较运算的组合逻辑电路，称为一位数值比较器。
2. 分析
Ⅰ. Ⅱ.
一由位于数比值较比结较果器的有有两大个于输、入小于：和等于；三种A情i、况B，i 因此一位数值比较器有三个输
2. 真值表
四位数值比较器的真值表如表4.4.2—1所示。
表4.4.2—1
3. 功能表与逻辑函数表达式
设：
L A B， M A B， G A B；
Li Ai Bi ， Mi Ai Bi ， Gi Ai Bi ；
L/ A/ B/ ， M / A/ B/ ，G/ A/ B/ 。

数值比较器_PPT课件

输入 A 0 0 1 1
B 1 & ≥ 1 & A 1
输出 FA>B 0 0 1 0
FA＞B FA=B FA＜B
B 0 1 0 1
FA<B 0 1 0 0
FA=B 1 0 0 1
2 位数值比较器比较两个2 位二进制数的大小的电路输入：两个2位二进制数 A=A1 A0 、B=B1 B0 能否用1位数值比较器设计两位数值比较器? 用一位数值比较器设计多位数值比较器的原则
0
0
D D D D D D D D
10 11 12 13 14 15 16 17
Y
Y
1
1
字的扩展将两片74LS151连接成一个16选1的数据选择器，
D C B A E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (0 ) D3 Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D 17 4 H C 1 5 1 D 2 (I) D3 Y D4 D5 D6 D7
Y I m I m I m I m 0 0 1 1 2 2 3 3
集成电路数据选择器
8选1数据选择器74HC151
D7 D6 D5 D4 D3 D2 D1 D0 E
Y
74HC151
Y
S2 S1 S0 74LS151功能框图
集成电路数据选择器 1个使能输入端 8 路数据输入端
E D
b、将使器件处于使能状态
c、地址信号S2、 S1 、 S0 作为函数的输入变量
d、处理数据输入D0~D7信号电平。逻辑表达式中有
mi ,则相应Di =1，其他的数据输入端均为0。
② 数据选择器的扩展
位的扩展用两片74151组成二位八选一的数据选择器

电子技术基础数字部分第十一讲——第四章4-4-4比较器运算电路

A1 > B1 × 1 0 1 0 0 0 1 0 1 0 0 0 0 0 1 A1 < B1 × A1 = B1 A0 > B0 A1 = B1 A0 < B0 A1 = B1 A0 = B0
FA>B = (A1>B1) + ( A1=B1)(A0>B0) FA<B = (A1<B1) + ( A1=B1)(A0<B0) FA=B=(A1=B1)(A0=B0)
A1 B1
A2 B2
A3 B3
IA＞B IA＜B IA=B F A=B C0 低位片 FA＜B FA＞B
C1 高位片 FA＜B FA＞B
IA=B F A=B
FA=B
FA＜B
FA＞B
输出
8
采用串联扩展方式数值比较器
用四片74LS85组成16位数值比较器（串联扩展方式）。
B3A3~B0A0
A0 B 0 A1 B 1 A2 B 2 A3 B 3
11
Si
B
（1） 1位半加器（Half Adder）
不考虑低位进位，将两个1位二进制数A、B相加的器件。 • 半加器的真值表
A B
S = A B =1 半加器的真值表
• 逻辑表达式
A
0 1
B
0 0
&
S
0 1
C
0
C=AB 0
S = AB+ AB C = AB
如用与非门实现最少要几个门?
0
1
1
1
1
0
A B Ci CO
A B
CO
A B Ci
S Co
AB
( A B)Ci

第四章数据选择器数值比较器、加法器竞争冒险PPT课件

2
4.3.3 数据选择器
…
Am A0 选择端(地
址信号)
输 D0 入 D1
数
据 Dn
…
Y
输出
数
据
E 使能端
使能端 E : 控制芯片的工作情况
逻辑关系
输入
控制端
选择端
2选1：A0 4选1：A1 A0
（输入地址代码） 8选1：A2 A1 A0
输入数据：D1 D0 ; D3 D2 D1 D0 ;
输出： Y =Di 。 D7 D6 D5 D4D3 D2 D1D0 ；
通道2
01010100110101数01据01输01出0101010101
通道3 通道3
通道选择信号
【思考】：比较数据分配器与数据选择器两者的异同。
1
4.3.3 数据选择器
地址信号 A0 A1
输 D3 入 D2 信 D1 号 D0
输 W出
信号
数据选择器类似一个多掷开关。选择哪一路信号由相应的一组地址信号控制。254.3.3 数据选择器
比较上面两式，令: A2＝A，A1＝B， A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1
故其外部接线图如图所示
Y
A
A2
Y
Y’
B
A1
74HC 151
S
C
A0 D0 D1 D2 D3 D4 D5 D6 D7
0
1
由8选一数据选择器实现所给逻辑函数的电路连线
26
逻辑符号
图4.3.26 半加器得逻辑电路及逻辑符号
33
2. 全加器
输入输出 A B CI S CO
全加器除了加数和被加数外， 0 0 0 0 0

第10讲数值比较器

2.正确理解组合器件的工作原理。
3..熟练掌握常用组合逻辑器件的逻辑功能及使用方法。 4..了解组合逻辑电路中的竞争与冒险。
1. 代数识别法一个变量以原变量和反变量出现在逻辑函数F中时，则
该变量是具有竞争条件的变量。如果消去其他变量（令其
他变量为0或1），留下具有竞争条件的变量， ①若函数出现
F A A
则产生负的尖峰脉冲的冒险现象，－－“0”型冒险； ②若函数出现
F A A
则产生正的尖峰脉冲的冒险现象，－－“1”型冒险。
最高位
IA <B IA=B A8 B8
最低位
IA<B IA=B
„
A4 B4
A3 B3
„
A0 B0
4.5 组合逻辑电路中的竞争与冒险
一、什么是竞争与冒险现象
1、竞争：我们把门电路两个输入信号同时向相反的电平跳变的现象叫做竞争。 2、竞争—冒险：由于竞争而在输出端可能产生不应有的尖峰脉冲的现象叫做竞争—冒险。
2. 引入选通脉冲法毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封锁，待电路进入稳态后，再加选通脉冲使输出门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单易行，但选通信号的作用时间和极性等一定要合适。
4.5 组合逻辑电路中的竞争与冒险
3. 修改逻辑设计法－－增加冗余项只要在其卡诺图上两卡诺圈相切处加一个卡诺圈，即
增加了一个冗余项，就可消除逻辑冒险。
Y AB AC
Y
BC A 00 0
1
01 1
11 1 1
10
1
Y AB AC BC
第3章小结
组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。 1.熟练掌握组合逻辑电路的设计和分析方法。

数字电路基础_D03-03C数值比较器

3.3.4 数值比较器在数字和计算机系统中，经常需要比较两个数的大小。

能执行两数比较功能的数字逻辑电路，称为数值比较器。

用来比较的两个数可以是二进制数，也可以是其他进制数。

下面以二进制数为例，讨论数值比较器的构成和工作原理。

1.一位数值比较器A 和B 均为1位二进制数，进行数值比较，比较结果只能有3种情况： ①A ＞B ，应使比较器的输出Y (A>B) ＝1；②A ＝B 应使比较器的输出Y (A=B) ＝1；③A ＜B ，应使比较器的输出Y (A<B) ＝l 。

根据上述3种情况，可以列出一位数值比较器的真值表，如表3-3-10所示。

由表3-3-10，可得到它们的输出逻辑函数表达式：Y (A ＞B)＝ B AY (A=B)＝AB B A +＝A ⊙ B ＝B A ⊕Y (A<B) ＝B A根据输出逻辑函数表达式，就可得到一位数值比较器的逻辑电路图。

如图3-3-19所示。

2．多位数值比较器以4位二进制数为例，分析多位数值比较器的比较问题。

设有两个4位二进制数A＝A3A2AlA0和B＝B3B2BlBo，I(A>B)、 I(A=B)、 I(A<B)是来自低位的进位输入，Y(A＞B)、Y(A=B))、Y(A<B)＝是总的比较结果。

(1)若要使A＝B，则必须使A3＝B3，A2＝B2，Al＝Bl，Ao＝Bo，I(A＝B)＝l。

(2)若要使A＞B或A＜B，则必须从高位到低位逐位比较，而且只有在高位相等时，才需要比较低位。

①若A3＞B3或A3＜B3，则不论低位数的大小如何，肯定A＞B或A＜B；②若A3＝B3而A2＞B2或A2＜B2，则不论低位数的大小如何，肯定A＞B或A＜B；③若A3＝B3、A2＝B2而Al＞Bl或Al＜Bl，则不论低位数的大小如何，肯定A＞B或A ＜B；④若A3＝B3、A2＝B2、Al＝Bl而Ao＞Bo或Ao＜BO，肯定A＞B或A＜B；⑤I(A=B)、I(A<B)和I(A>B)是来自低位的进位输入，其值的不同会影响到比较输出。

第17讲加法器和数值比较器

20
应用实例1 由四位超前进位加法器74LS283和异或门74LS86组成的可控的四位并行二进制加法／减法运算电路。
第3章
组合逻辑电路
B 当 ADD / SUB 1 的时候， A0 以反变量形式输入到并行加法器， A1 A2 进位输入端 CI 1,这样加法器完 A3 成 ( A B 1)， ( B 1) 为 B 的补码， B0 运算结果为 ( A B)。 B1 当 ADD / SUB 0 的时候， B B2 以原变量形式输入到并行加法器， B3 ADD /SUB 进位输入端 CI 0 ，运算结果为 ( A B) 。该电路可以对4位有符号或无符号二进制数作加减运算。
第3章
组合逻辑电路
第17讲加法器和数值比较器
1
第3章
组合逻辑电路
3.5
3.5.1
典型中规模组合逻辑集成电路
加法器
数字电子计算机能进行各种信息处理，其中最常用的还是各种算术运算。算术运算中的加、减、乘、除四则运算，
在数字电路中往往是将其转化为加法运算来实现的，所以加
法运算是运算电路的核心。计算机的运算速度通常也是以每秒钟完成加法运算的次数来衡量的。能实现二进制加法运算的逻辑电路称为加法器。
Y3表示A>B、A<B、A=B。由此可以列出1位数值比较器的真值表(见表3.7)。由表3.7可以写出各个输出的逻辑表达式为
23
第3章
组合逻辑电路
24
第3章
组合逻辑电路
图3.16 数值比较器卡诺图
25
第3章
组合逻辑电路
2. 集成4位数值比较器
多位数值比较器的原理是从最高位开始进行比较，只有当最高位相等时再比较次高位，依次类推，直到比较到最低位。74LS85是典型的集成4位二进制数值比较器。其真值表如表3.8所示。

9 数据选择器和数值比较器

蛋炒饭作文300字蛋炒饭作文300字（精选26篇）蛋炒饭作文300字篇1每次看到妈妈在厨房里大显身手时，我就两眼冒光，心里很敬佩妈妈做饭时的动作，我学着妈妈做饭时的样子，加上妈妈对我的指点，做饭就成了我的拿手好戏。

我最拿手的一道菜是蛋炒饭，但学习的过程是很艰难的。

记得我第一次做蛋炒饭时，总是往打好的鸡蛋液里放调料，弄得炒出来的蛋炒饭很咸。

把火点着等油锅里的油热好了之后，把蛋液小心翼翼地倒进油锅里时，总把蛋液从高处倒下来，因为怕被油烫到，结果蛋液从高处落到油锅里，油反而四处乱溅，溅到手上、脸上更疼。

妈妈教我：“倒蛋液时，把碗放低一点，这样油就不会乱溅。

”听从妈妈的教诲，我掌握了倒鸡蛋液的技巧。

等鸡蛋液在锅里成型了，一边用锅铲切一个口子，让蛋液流出来，等另外一个成型了又切开一个口子。

蛋液成了蛋饼之后，再切成一段，把米饭倒进去，用锅铲捣碎。

蛋炒饭的米饭用隔夜饭比较好。

等所有技巧都掌握，我有一次自己一个人给爸爸妈妈做蛋炒饭时，看太干了，给加了点水，炒出来的饭黏黏的，真是为难了妈妈和爸爸。

但我知道了做蛋炒饭的基本做法，要想做好吃就要多练了。

现在，我的蛋炒饭已经出神入化了，你可以和我切磋一下吗？蛋炒饭作文300字篇2我特别喜欢吃爸爸做的蛋炒饭，他做的蛋炒饭颜色丰富，味道特别好。

今天上午，爸爸妈妈都在忙，我觉得自己也应该做点什么。

看到厨房里爸爸买好的菜，我灵机一动，心想：我来给爸爸妈妈做一次蛋炒饭吧！我走进厨房，开始准备材料。

我挑了一根胡萝卜、一截春笋、一个青椒、几根小葱，请爸爸帮忙洗干净，并切成小块备用。

这时，我从冰箱里拿出两个鸡蛋，打开倒进碗里，放入料酒和一点点盐，用筷子沿着一个方向把蛋液搅拌均匀。

我小心翼翼地打开煤气灶，等锅有点热气上来，先把油倒进去，再把打好的蛋液慢慢地倒入锅里，学着爸爸的样子用锅铲轻轻地翻动。

刚开始，我还有点害怕，怕油溅到手上，很快，我就觉得蛮好玩的。

蛋煎得差不多了，就把它盛出来，放到一个空盘子里。

Lecture14 数值比较器与竞争冒险20111021

组合逻辑电路回顾
数值比较器
41
组合逻辑电路回顾
数值比较器
习题4.28~4.30
42
组合逻辑电路回顾
实现任意组合逻辑函数
译码器
若将A2～ A0作为三个输入逻辑变量，则八个输出端给出的就是这个输入变量的全部最小项（取反），将这些最小项按照所要求的逻辑函数（先化成最小项之和形式）进行组合即可。
24
竞争-冒险现象
• 例2：试判断图中的电路是否存在竞争－冒险，已知任何瞬时输入变量只可能有一个改变状态。
25
竞争-冒险现象
• 例2：试判断图中的电路是否存在竞争－冒险，已知任何瞬时输入变量只可能有一个改变状态。
Y ( A B) ( B C)
当A＝C＝0时，
Y B B
74LS85
数据输入端(两个待比较的四位数)： A3~A0 、 B3~B0
输出端：比较的结果
扩展端: 来自更低位的比较结果。(怎么连？)
14
数值比较器
四位数值比较器74LS85：
15
数值比较器
例1：试用两片74LS85组成一个8位数值比较器。
B3 A3 B2 Y(A<B) A2 B1 Y(A=B) A1 B0 A0 I(A<B) Y(A>B) I(A=B) I(A>B)
11
数值比较器
多位比较器的原理：
在比较两个多位数的大小时，必须自高位向低位逐位比较。 (以4位为例）
Y( A B ) ( A3 B3 )( A2 B2 )( A1 B1 )( A0 B0 ) I ( A B )
12
数值比较器
四位数值比较器74LS85：

9组合逻辑电路——加法器和数值比较器解析

“1”
x3 x1 x2 x0 “1”
23
例3：挑出小于和等于5的四位二进制数。设：输入 B=0110 ~ 6 ; X=x3x2x1x0 。输出F3 。
A>B （A>B）L （A=B）L A=B 74LS85 （A<B）L AB B0 I(A<B) 5 I(A=B) I(A>B) (1)
a7 a6 a5 a4 b7 b6 b5 b4
1
A3 A2 A1 C A0 C YAB B0 I(A<B) 5 I(A=B) I(A>B) (2)
A0 B0
C-1
0 C0
CI
A1 B1
C1
CI
A2 B2
C2
CI
A3 B3
CI
CO
CO
CO
CO
C3
S0
S1
S2
S3
低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为串行进位。串行进位的特点是电路简单，缺点是运算速度慢。
2.超前进位加法器
14 13 12 11 10 9
SN74LS183
2 3 4 5 6 1A NC 1B 1CI 1CO 1S GND 甩输入空输入输出
5
二、多位加法器
1.串行进位加法器若有多位数相加,则可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0 和B3B2B1B0相加，可以用4个全加器来构成，其原理图如下图所示。

数值比较器教案

了解组合逻辑电路的设计步骤
能够完成1位数值比较器的功能分析和电路设计
了解4位数值比较器的工作原理
教师提问
学生回答
教师总结
学生自主学习
教师提问
学生讨论
师生互动
教师总结
学生自主学习
学生讨论
教师讲授
学生讨论
学生练习
4、4位数值比较器
（1）功能描述：
比较两个4位二进制数的大小
（2）工作原理：
由高位到低位逐位比较。高位相等时，才能进行低位数的比较。当比较到某一位数值不相等时，其结果便为两个四位数的比较结果
（3）74LS85逻辑图
（4）拓展：用两位74LS85构成8位数值比较器
三、总结
1、1位数值比较器的工作原理
2、4位数值比较器的工作原理
课堂教学教案
授课章节名称
2.2.2 数值比较器
课型
新授
授课日期
2013年4月9日第8周
课时数
3
教学目标
知识：掌握数值比较器的工作原理
能力：能够分析数值比较器
情感：培养学生专业学习的热情
教学重点
数值比较器的工作原理
教学难点
分析数值比较器
教学方法
讲授、讨论、练习、小组合作
教学资源
多媒体课件
课外作业
P575
教学后记
教学实践
教学环节与主要教学内容
具体教学目标
教学活动
一、复习引入
1、组合逻辑电路的设计步骤
二、新课学习
1、1位数值比较器
（1）功能描述
比较两个数大小或相等的电路
（2）真值表
A
B
Y(A>B)
Y(A=B)

3.2.3-3.2.4数字选择器和数字比较器

图3.2.3 4选1数据选择器逻辑图3.2.3.2 集成电路数据选择器1. 74LS151集成电路数据选择器的功能74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0～D78个数据源，具有两个互补输出端，同相输出端Y和反相输出端Y。

其逻辑图和引脚图分别如图3.2.3 (a)和(b)所示，功能表如表3.2.3.2所示。

由图3.2.3.3(a)可知，该逻辑电路的基本结构为“与—或—非”形式。

输入使能G为低电平有效。

输出Y的表达式为式中m i为CBA的最小项。

例如，当CBA＝010时，根据最小项性质，只有m2为1，其余各项为0，故得Y=D2，即只有D2传送到输出端。

表3.2.3.2 74LS151的功能表图3.2.3 74LS151的逻辑图和引脚分布图(a)逻辑图(b)引脚分布图74LS151的逻辑图和引脚分布图3.2.3.3 数据选择器的扩展1. 输出扩展上面所讨论的是1位数据选择器，如需要选择多位数据时，可由几个1位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起。

2位8选1数据选择器的连接方法如图3.2.3.4所示。

当需要进一步扩充位数时，只需相应地增加器件的数目。

2. 输入扩展如果把数据选择器的使能端作为地址输入，可以将两片74LS151连接成一个16选1的数据选择器，其连接方式如图3.2.3所示。

16选1的数据选择器的地址选择输入有4位，其最高位D与一个8选1数据选择器的使能端连接，经过一反相器反相后与另一个数据选择器的使能端连接。

低3位地址选择输入端CBA由两片74LS151的地址选择输入端相对应连接而成。

图3.2.3.4 输出扩展的连接方法图3.2.3.5 输入扩展的连接方法综上所述，对数据选择器归纳为以下几点：1.数据选择器通常是用来控制从几组数据中选择其中一组送到输出端。

究竟选择哪一组数据，是由地址输入端的信号来控制的。

2.正确使用数据选择器的使能输入端，可对数据选择器进行扩展。

数字逻辑第9讲(数值比较器)

X3 Y3
X CI S Y CO
C0 =0
CI
C1
C2
C3
C4
S0
S1
S2
S3
缺点：运算速度慢，缺点：运算速度慢，有较大的传输延迟 tADD = tXYCout + (n-2)*tCinCout + tCinS —— 提高速度：并行加法器提高速度：
数字逻辑
College of Computer Science, SWPU
College of computer science, SWPU
数字逻辑
Digital logic
主讲颜俊华第九讲
比较器、比较器、加法器
Computer Science
比较器（comparator）比较器（comparator）
比较器：比较器：比较两个二进制数值并指示其是否相等的电路。等的电路。等值比较器：检验数值是否相等。等值比较器：检验数值是否相等。数值比较器：比较数值的大小（>,=,<）。数值比较器：比较数值的大小（>,=,<）。
半加器真值表 A 0 0 1 1 B 0 1 0 1 CO 0 0 0 1 S 0 1 1 0 全加器真值表 CI X Y CO S 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1
相加的和：相加的和：S = A’B + AB’ =A⊕B 向高位的进位：向高位的进位：CO = AB
CO =XY+CIX’ Y +CIXY’ = XY + (X ⊕Y)CI S = X ⊕ Y ⊕ CI

数字电子技术第10次课加法器、数值比较器

第10次课加法器、数值比较器●本次重点内容：1、加法器及数值比较器的电路原理与逻辑功能。

2、加法器的应用。

●教学过程10.1加法器一、半加器1．只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。

如在第n位的两个加数An 和Bn相加，它除产生本位和数Sn之外，还有一个向高位的进位数。

因此，输入信号：加数A n，被加数B n输出信号：本位和S n，向高位的进位C n2．真值表根据二进制加法原则（逢二进一），得以下真值表。

3.写出逻辑函数表达式： S n=nA B n+A n n BC n=A n B n4．逻辑电路：由一个异或门和一个与门组成。

如下图10－1二、全加器1．不仅考虑两个一位二进制数相加，而且还考虑来自低位进位数相加的运算电路，称为全加器。

如在第n位二进制数相加时，被加数、加数和来自低位的进位数分别为A n、B n、C n-1，输出本位和及向相邻高位的进位数为S n、C n。

因此，输入信号：加数A n、被加数B n、来自低位的进位C n-1输出信号：本位和S n，向高位的进位C n2．真值表3．S n 和C n 的卡诺图，如下图10－2所示。

图10-2卡诺图4．逻辑函数表达式1111n n n n n n n n n n n n n S A B C A B C A B C A B C ----=+++ 11()()n n n n n n n n n n A B A B C A B A B C --=+++ 11()n n n n n n A B C A B C --=⊕+⊕ 1n n n A B C -=⊕⊕C n = 1111n n n n n n n n n n n n A B C A B C A B C A B C ----+++=1()nn n n n A B C A B -⊕+5．逻辑图，如下图10－3所示。

C n -1=1=1&&A nB nS n1≥C nA nB n S nC nCO∑C n -1CI图10-3全加器逻辑图及逻辑符号三、多位加法器1．含义：实现多位加法运算的电路，称为加法器。

4.4 数值比较器(COMP)

A3=B3 A2=B2 A1=B1 A0=B0
A3=B3 A2=B2 A1=B1 A0=B0
IA>B
H L L
IAB
H L H L H L H L H L L
输出
FAB
0
IAB
A4 B4 A5 B5 A6 B6 A7 B7
A0 B0 A1 B1 A2 B2 A3 B3 IA>B
IA＞B
0
IA＜B
C0 低位片
1
IA=B FA=B
FA＜B
FA＞B
A0 B0 IA＞B
IA＜B
A1 B1 A2 B2 A3 B3
C1 高位片
IA=B FA=B
FA＜B
FA＞B
FA=B
FA＜B
FA＞B
输出
在位数较多或比较速度有要求时应采取并联方式
电子技术基础之数字电路
用74LS85组成16位数值比较器（并联扩展方式）
B15A15~B12A12
B15 A15
B12 A12
B11A11~B8A8
B8 A8
B7A7~B4A4

山科大数电第四章数值比较器竟争与险象

6
这就是由竞争所造成的错误输出，这种宽度很窄的脉冲，人们形象地称其为毛刺(图中波形忽略了信号的前后沿，并假定各门的延迟时间均为tpd)。这种负向毛刺也称为0型冒险；反之，若出现正向毛刺称1型冒险。加到同一门电路的两输入信号同时向相反方向变化，由于过渡过程不同也会出现竞争，也有可能在输出端出现毛刺。这种由于多个输入变量同时变化引起的冒险称为功能冒险。
R U1 C U0 U0 (a) (b)
图加滤波电路排除冒险
12
② 加选通信号，避开毛刺。毛刺仅发生在输入信号变化的瞬间，因此在这段时间内先将门封住，待电路进入稳态后，再加选通脉冲选取输出结果。该方法简单易行，但选通信号的作用时间和极性等一定要合适。例如，像图所示的那样，在组合电路中的输出门的一个输入端，加入一个选通信号，即可有效地消除任何冒险现象的影响。如图所示电路中，尽管可能有冒险发生，但是输出端却不会反映出来，因为当险象发生时，选通信号的低电平将输出门封锁了。
Y( A= B ) = ( A3 ⊕ B3 )' ( A2 ⊕ B2 )' ( A1 ⊕ B1 )' ( A0 ⊕ B0 )' Y( A> B ) = (Y( A B )为附加端，用于扩展
13
B A C 1
& & &
F
选通脉冲
图避开冒险的一种方法
14
③ 增加冗余项消除逻辑冒险。例如，对于图所示电路，只要在其K图上两卡诺圈相切处加一个卡诺圈就可消除逻辑冒险。这样，函数表达式变为

第十三讲加法器、数值比较器

注意：注意：符号位不变
2、二进制并行加法/减法器二进制并行加法/
A为正数： A为负数：
A反 = A补 = A原 A反 = 2 − 1 − A原由此可得
n
A原 = 2 − 1 − A反
n
A补 = A反 + 1
A原 − B原 = A原 − (2 − 1 − B反 )
n
= ( A原 + B反 + 1) − 2
器 4 位
加法器的级连
S15 S14 S13 S12 C15 4 位加法器 C11 4 位加法器 S11 S10 S9 S8 C7 4 位加法器 S7 S6 S5 S4 C3 4 位加法器 S3 S2 S1 S0 C0-1
A15 ~A12 B15 ~B12 A11 ~A8 B11 ~B8 A7 ~A4
= (2 − 1) − N 原
n
( − 9 ) 反 = 10110
正数：N
负数：N
补
反
= N原
= 2n − N原
( + 9 ) 补 = 01001 ( − 9 ) 补 = 10111
(+9) 数 = (+1001)真值 = (01001)原码 = (01001)反码 = (01001) 补码 (−9) 数 = (−1001) 真值 = (11001)原码 = (10110)反码 = (10111) 补码
第十三讲加法器数值比较器
第十四讲加法器和比较器课题：加法器和比较器、课题：加法器和比较器、竞争冒险课时安排：课时安排：2 重点：重点：加法器和比较器设计的过程分析难点：集成比较器及其级联；难点：集成比较器及其级联；加法器实现减法运算教学目标：理解加法器和比较器的工作原理，教学目标：理解加法器和比较器的工作原理，了解集成比较器的级联的方法；级联的方法；了解竞争冒险的含义及消除竞争冒险的方法教学过程：教学过程：一、加法器 1、半加器、 2、全加器、 3、加法器（74LS183）应用、加法器（）二、数值比较器 1、一位数值比较器、 2、4位数值比较器、位数值比较器 3、集成数值比较器、集成数值比较器74LS85 三、组合电路的竞争冒险 1、竞争冒险的概念及其产生原理，判别、竞争冒险的概念及其产生原理， 2 、消除竞争冒险的方法

尹其畅第十三讲加法器、数值比较器

φ φ
φ φ
φ φ
1 0
0 0
0 1
输出 (A>B)i 、 (A=B)i 和 (A<B)i 分别等于 (A>B)i-1 、 (A=B)i-1 和(A<B)i-1
四位数码比较器的真值表
a3 b3
比较输入 a2 b2 a1 b1 a0 b0
a1> b1
sn (anbn anbn )cn1 (anbn anbn )cn1 scn1 s cn1
cn (anbn anbn )cn 1 anbn scn 1 anbn
逻辑图
逻辑符号 sn
全加器
an
bn
半加器半加器
s
c
sn c
1 cn
an bn cn-1
cn
cn-1
全加器SN74LS183的管脚图 14 Ucc 2an 2bn
2cn-1
2cn
2sn
SN74LS183
1
1an
1bn 1cn-11cn 1sn GND
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
an bn cn-1
A2 B2
全加器
cn
sn
an bn cn-1
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
A<B
1
A3B3 A2B2 A1B1 A0B0
A3 A2 A1 A0 B3 B2 B1 B0
§4.5 利用中规模组件设计组合电路
中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。

第十课时：数据选择器、数值比较器、加法器

比较输入 A3 B3 A3 >B3 A3 <B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A3 =B3 A2 B2 × × A2 >B2 A2 <B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A2 =B2 A1 B1 × × × × A1 >B1 A1 <B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A1 =B1 A0 B0 × × × × × × A0 >B0 A0 <B0 A0 =B0 A0 =B0 A0 =B0 级联输入 A'>B' A'<B' A'=B' × × × × × × × × × × × × × × × × × × × × × × × × 1 0 0 0 1 0 0 0 1 输出

2 n 1 i 0
Dm
i
i
（2）提供了地址变量的全部最小项。
（3）一般情况下，Di可以当作一个变量处理。
因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。
基本步骤逻辑函数
n个地址变量的数据选择器，不需要增加门电路，最多可实现n＋1个变量的函数。
B3 A'<B' A'=B' A'>B' A>B A=B AB' A'<B' A' =B' A1 VSS (b) CMOS 数值比较器引脚图