程控交换与宽带交换 第二章 数字交换和数字交换网络

二、分路器
分路器由锁存器和移位寄存器组成， 分路器由锁存器和移位寄存器组成， 如图2.9所示。其功能与复用器正好相反， 如图 所示。其功能与复用器正好相反， 所示 完成并/串变换和分路输出功能。 完成并 串变换和分路输出功能。 串变换和分路输出功能
TD0
CP HW0 D0
移 位 寄 存 器
S HW0
第二章
数字交换和数字交 换网络
2.1 数字交换原理 2.2 T型时分接线器 2.3 S型时分接线器 2.4 多级时分交换网络 2.5 阻塞的概念与计算
2.1 数字交换原理
2.1.1 数字交换
程控数字交换机的根本任务是通过数 字交换来实现任意两个用户之间的语音交 换 ， 即在这两个用户之间建立一条数字话 音通道。 音通道。
2.2.2 T接线器的工作原理 一、读出控制方式
读出控制方式的T接线器是顺序写入 读出控制方式的 接线器是顺序写入 控制读出的，如图2.3所示 所示， 控制读出的，如图 所示，它的话音存储 的写入是在定时脉冲控制下顺序写入， 器SM的写入是在定时脉冲控制下顺序写入， 的写入是在定时脉冲控制下顺序写入 其读出是受控制存储器的控制读出的。 其读出是受控制存储器的控制读出的。
最简单的数字交换方法是给这两个要 求通话的用户之间分配一个公共时隙（ 求通话的用户之间分配一个公共时隙（时 分通路）， ），两个用户的模拟话音信号经数 分通路），两个用户的模拟话音信号经数 字化后都进入这个特定的时隙（ 字化后都进入这个特定的时隙（Time Slot， ， TS），这就是动态分配时隙的方法。 ），这就是动态分配时隙的方法。 ），这就是动态分配时隙的方法
2.2.3 T接线器的电路组成
时分接线器的交换容量主要取决于组 成该接线器的存储器容量和速度，多以8端 成该接线器的存储器容量和速度，多以 端 或16端PCM交换来构成一个交换单元，每 端 交换来构成一个交换单元， 交换来构成一个交换单元 一条PCM线称 线称HW（Highway）。 一条 线称 （ ） 端脉码输入的T接线器方框 图 2.5是 8端脉码输入的 接线器方框 是 端脉码输入的 由复用器、话音存储器（ 图，由复用器、话音存储器（SM）、控制 ） 存储器（ 存储器（CM）和分路器所组成。 ）和分路器所组成。
2.1.2 时隙交换原理
时序开关K 每秒旋转8000周， 时序开关 入和K出每秒旋转 周 每周所需时间是125µs。 每周所需时间是 µ。
时隙时， 在TS1时隙时，K入和K出分别与接点 1#入和2#出相连，即K入和1#存储单元相连， 相连， 存储单元相连， 存储单元相连 K出与2#存储单元输出相连，此时在 1时 存储单元输出相连， 存储单元输出相连 此时在TS 隙里传送来的a话音信息就存入话音存储器 隙里传送来的 话音信息就存入话音存储器 的1#单元，而话音存储器的2#单元内存放 单元，而话音存储器的 单元内存放 单元 话音信息就在此时通过K 的b话音信息就在此时通过 出的1#接点送 话音信息就在此时通过 接点送 也就是输出端在TS 时隙送出b话音信 出，也就是输出端在 1时隙送出 话音信 息给TS 用户。 息给 1用户。
用户B的回话信息 如何传送 用户 的回话信息b如何传送，也要由 的回话信息 如何传送， 中央处理机控制，向控制存储器下达“ 中央处理机控制，向控制存储器下达“写” 命令，令其在1#单元中写入 ” 单元中写入“ 命令，令其在 单元中写入“8”。
二、写入控制方式
T接线器采用写入控制方式时 ， 如图 接线器采用写入控制方式时， 接线器采用写入控制方式时 2.4所示 ， 它的话音存储器 所示， 所示 它的话音存储器SM的写入受控 的写入受控 制存储器控制， 制存储器控制 ， 它的读出则是在定时脉冲 的控制下顺序读出。 的控制下顺序读出。
1．串行码和并行码 如图2.7（ ） 所示， 如图 （ a） 所示 ， 串行码是指各时 隙内的8位码 位码D 隙内的 位码 0～D7是按时间的顺序依次排 列。 如图2.7（ ） 所示， 如图 （ b） 所示 ， 并行码是指各时隙内 位码D 的 8位码 0，D1，…，D7 分别同时出现在 位码 ， 分别同时出现在8 条线上。 条线上。
3．串/并变换 在图2.6所示的复用器中 每一条HW 所示的复用器中， 在图 所示的复用器中，每一条 接一个移位寄存器， 接一个移位寄存器 ， 移位寄存器的输入端 为一条线，线上传输的是32个时隙的串行 为一条线 ， 线上传输的是 个时隙的串行 码。 4．并路复用 在图2.6所示的复用器中，8选1的电子 在图 所示的复用器中， 选 的电子 所示的复用器中 选择器的功能是把8个 选择器的功能是把 个HW的并行码按一定 的并行码按一定 的次序进行排列，一个一个地送出。 的次序进行排列，一个一个地送出。
四、控制存储器
控制存储器是由RAM、 锁存器 、 比 、 锁存器、 控制存储器是由 较器和读写控制器组成， 较器和读写控制器组成 ， 图 2.11所示为具 所示为具 个存储单元的控制存储器， 有 256个存储单元的控制存储器， 所以由 个存储单元的控制存储器 所以由8 个二进制数据码A 分别表示256个单元 个二进制数据码 0～A7分别表示 个单元 地址。 是定时脉冲。 地址。A0～A7是定时脉冲。
来自百度文库
SM 0 1 2 3 b TS 8 c a 8 a c c TS 15 a TS 8 b TS 1
b
31 W R 0 1 8 1 2 CM
定 时 脉 冲
A4
…
8 A0 15 31
TS 2 TS 1 TS 0
2.3
T
话音存储器中每个存储单元内存入的 是发话人的话音信息编码，通常是8位编码 位编码。 是发话人的话音信息编码，通常是 位编码。 T接线器的工作是在中央处理机的控 接线器的工作是在中央处理机的控 制下进行。 制下进行 。 当中央处理机得知用户的要求 拨号号码） 首先通过用户的忙闲表， （ 拨号号码 ） 后 ， 首先通过用户的忙闲表 ， 查被叫是否空闲，若空闲， 就置忙， 查被叫是否空闲 ， 若空闲 ， 就置忙 ， 占用 这条链路。中央处理机CPU根据用户要求， 根据用户要求， 这条链路 。 中央处理机 根据用户要求 向控制存储器发出“ 命令， 向控制存储器发出 “ 写 ” 命令 ， 将控制信 息写入控制存储器。 息写入控制存储器。
输
D0 D1 D7 （b）并行码
图2.7 8端脉码输入的串行码和并行码 端脉码输入的串行码和并行码
每一端的脉码传输速率是2.048Mbit/s， ， 每一端的脉码传输速率是 脉码输入以串行传输时， 若8端PCM脉码输入以串行传输时，其传 端 脉码输入以串行传输时 输速率将达到16.384Mbit/s，若16端输入时， 端输入时， 输速率将达到 ， 端输入时 其传输速率将达到32.768Mbit/s，这样高的 其传输速率将达到 ， 传输速率会带来许多问题。 传输速率会带来许多问题。 2．控制时序 8端PCM脉码输入的 脉码输入的256个时隙排列方 端 脉码输入的 个时隙排列方 式 应 是 HW0 的 TS0，HW1 的 TS0，HW2 的 TS0，…，HW7 的 TS0；HW0 的 TS1，HW1 ， 的 TS1，HW2 的 TS1，…，HW7 的 TS1 等等 。 ，
至并/串变换电路输出数据 DO0 DO1
…
DO7
A0
＋
A0
定 时 脉 冲
A1
＋
写 读 入 控 制 制 控 出
A1 RAM RAM RAM
…
…
A7
＋
256×1
256×1
256×1
A7 R/W
＋
…
B7 B1 B0
DI0
DI1
…
DI7
输入数据 由串/并变换电路来
来自控制存储器
图 2.10 读出控制方式的话音存储器
输 入
D0
D7
锁 存 器 (0)
(0)
HW0
D7
输
TD0 CP
TD7 CP HW7 锁 存 器 HW7 (7)
2.9 器
CP D0
出
移 位 寄 存 器
S
D7
(0)
HW7
三、话音存储器
话音存储器由RAM组成 ， 是暂存话 组成， 话音存储器由 组成 音信息编码的存储设备。 音信息编码的存储设备 。 图 2.10所示为读 所示为读 出控制方式的话音存储器的原理方框图。 出控制方式的话音存储器的原理方框图 。 话音存储器的写入受定时脉冲控制（ 话音存储器的写入受定时脉冲控制 （ 顺序 写入），读出是由控制存储器读出数据 B0～B7控制进行。 控制进行。
SM 0 1 8 b TS 8 c a 15 b a c c TS 15 a TS 8 b TS 1
31
W 0 1 2 8 31 8 15
…
TS 2 TS 1 TS 0
R
定 时 脉 冲
A4 A0
1 CM
2.4
T
当中央处理机（ 当中央处理机（Central Processing Unit，CPU）得知用户要求后，即向控制 ， ）得知用户要求后， 存储器下“写”令，命令在控制存储器的 存储器下“ 1#单元写入“8”，在8#单元写入“1”。 单元写入“ ” 单元写入“ ” 单元写入 单元写入
2.3 S型时分接线器
S型时分接线器是空间型接线器 型时分接线器是空间型接线器(space 型时分接线器是空间型接线器 switch)，其功能是完成“空间交换”。即 ，其功能是完成“空间交换” 在一根入线中， 在一根入线中，可以选择任何一根出线与 之连通。 之连通。
2.3.1 S型接线器的基本组成
S型接线器由 ×n交叉点矩阵和控制 型接线器由m× 交叉点矩阵和控制 型接线器由 存储器组成。在每条入线i和出线 和出线j之间都有 存储器组成。在每条入线 和出线 之间都有 一个交叉点Kij，当某个交叉点在控制存储 一个交叉点 器控制下接通时，相应的入线即可与相应 器控制下接通时， 的出线相连， 的出线相连，但必须建立在一定时隙的基 础上。 础上。
SM HW 0 HW 1
…
TS 1 TS 0
0 复 用 器 分 路 器
HW 0 HW 1
TS 1
TS 0
HW 7
…
TS 1 TS 0 255
…
…
HW 7
A7～A0
0
255
CM
图2.5 8端输入的 接线器 端输入的T接线器 端输入的
一、复用器
复用器的基本功能是串/并变换和并路 复用器的基本功能是串 并变换和并路 复用。其目的是减低数据传输速率， 复用 。 其目的是减低数据传输速率 ， 便于 半导体存储器件的存储和取出操作； 半导体存储器件的存储和取出操作 ； 尽可 能利用半导体器件的高速特性， 能利用半导体器件的高速特性 ， 使在每条 数字通道中能够传送更多的信息， 数字通道中能够传送更多的信息 ， 提高数 字通道的利用率。 字通道的利用率。
2.1.3 数字交换网络
2.2 T型时分接线器 型时分接线器
2.2.1 T接线器的基本组成
T型时分接线器（Time Switch）又称 型时分接线器（ 型时分接线器 ） 接线器。 时间型接线器， 简称T接线器 时间型接线器 ， 简称 T 接线器 。 它由话音 存储器（ 存储器（Speech Memory，SM）和控制存 ， ） 储器（ 储器 （ Control Memory，CM） 两部分组 ， ） 其功能是进行时隙交换， 成 ， 其功能是进行时隙交换 ， 完成同一母 线不同时隙的信息交换， 线不同时隙的信息交换 ， 即把某一时分复 用线中的某一时隙的信息交换至另一时隙。 用线中的某一时隙的信息交换至另一时隙 。
话音存储器（ ） 话音存储器（SM）用于暂存经过 PCM编码的数字化话音信息，由随机存取 编码的数字化话音信息， 编码的数字化话音信息 存储器（ 存储器（Random Access Memory，RAM） ， ） 构成。 构成。 控制存储器（ 构成， 控制存储器（CM）也由 ）也由RAM构成， 构成 用于控制话音存储器信息的写入或读出。 用于控制话音存储器信息的写入或读出。 话音存储器存储的是话音信息， 话音存储器存储的是话音信息，控制 存储器存储的是话音存储器的地址。 存储器存储的是话音存储器的地址。
TS 1 D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5
TS 0 D4 D3 D2 D1 D0
输 入
HW 0 HW 1
HW 7 TS 1
（a）串行码 TS 0
HW 7 HW 6 HW 5 HW 4 HW 3 HW 2 HW 1 HW 0 HW 7 HW 6 HW 5 HW 4 HW 3 HW 2 HW 1 HW 0