数电复习资料
数电复习知识点
数电复习知识点引言数字电子技术（Digital Electronics）是电子技术中的一个重要分支，主要涉及逻辑电路的设计、数字信号处理和数字系统的运行等方面。
对于学习数电的同学来说，了解关键的复习知识点是非常重要的。
本文将为大家整理数电的复习知识点，帮助大家更好地掌握这门学科。
一、数电基础知识1. 集成电路集成电路（Integrated Circuit，IC）是指在单个芯片上集成了大量的电子元件或器件。
它分为模拟集成电路和数字集成电路两种类型，其中数电主要涉及数字集成电路。
数电中常使用的数字集成电路包括门电路、触发器、计数器等。
2. 二进制二进制是数电中最常用的数字表示方式，以0和1两个数字表示。
在数字电子系统中，所有的数据和信号都以二进制形式存在。
掌握二进制的转换和计算方法是数电学习的基础。
3. 逻辑门电路逻辑门电路是由晶体管等电子元件组成的电子电路，用于实现逻辑运算。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
了解逻辑门的基本原理和实现方式是数电学习的重点。
二、数字系统设计1. 组合逻辑电路组合逻辑电路是由多个逻辑门组成的电路，其输出只依赖于当前的输入值。
通过逻辑门的组合和连接，可以实现不同的逻辑功能。
理解组合逻辑电路的设计与实现是数电学习的核心内容。
2. 时序逻辑电路时序逻辑电路是由组合逻辑电路和触发器（Flip-flop）组成的电路，其输出不仅依赖当前的输入值，还和过去的状态有关。
时序逻辑电路具有记忆功能，可以实现存储和状态转换等功能。
3. 计数器与寄存器计数器是时序逻辑电路中的一种常见电路，用于计算和记录输入脉冲的数量。
计数器的类型包括二进制计数器、BCD码计数器、环形计数器等。
寄存器是一种能够存储多个数据位的时序逻辑电路，常用于数据存储与传输。
三、数字信号处理1. 时域与频域时域是指信号随时间变化的特性，频域是指信号在频率上的特性。
了解时域与频域的概念和分析方法对于数字信号处理非常重要。
数电复习资料
一、判断1.一个触发器可保存1位二进制数，因此，存放4位二进制数时需要4个触发器。
（）2．如时序逻辑电路中的存储电路受同一个时钟脉冲控制，则为同步时序逻辑电路。
（）3．对于二进制正数，原码、反码和补码都相同。
（）4．在数字电路中，半导体器件都工作在开关状态。
（）5．单稳态触发器可作时钟脉冲信号源使用。
（）6．十进制整数转换为二进制数的方法是采用“除2取余法”。
（）7．异或门两个输入相同时，输出高电平。
（）8．对于或非门的闲置输入端可直接接地或低电平。
（）9．同步触发器具有空翻现象。
（）10．T 触发器只有翻转功能。
（）11．触发器具有记忆功能。
（）12．每个触发器有一个稳定状态，存放4位二进制数时需要4个触发器。
（）13．和异步计数器相比，同步计数器的显著优点是工作频率高。
（）14．边沿触发器输出状态的改变只发生在时钟脉冲上升沿或下降沿到达时刻，因此，边沿触发器具有很强的抗干扰能力。
（）15．集电极开路门的输出端可并联实现线与逻辑。
（）16．多谐振荡器只有两个暂稳态。
（）17．十进制数45的8421BCD码是101101。
（）18．同或门两个输入相同时，输出高电平。
（）19．对于与非门的闲置输入端可直接接电源或高电平。
（）20．对于二进制数负数，补码和反码相同。
（）21．组合逻辑电路在结构上不存在输出到输入之间的反馈通路,因此输入状态不会影响输出状态。
（）22．对于或非门，只要有一个输入为高电平，则输出就为0（低电平），所以对或非门多余输入端的处理不能接1（高电平）。
（）23．如图所示电路的输出F=A+B。
（）24．一个班级有45位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少5位二进制数才能满足要求。
（）25．优先编码器只对优先级别高的输入信号编码，而对级别低的输入信号不予理睬。
（）26．用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式为L=CB A+CB A+CB A。
数字电路复习资料.
数字电路复习资料.数字电路复习资料第⼀部分：基本要求和基本概念第⼀章半导体器件的基本知识⼀，基本要求1，了解半导体PN结的形成及特性，了解半导体⼆极管的开关特性及钳位作⽤。
2，了解半导体三极管的输⼊特性和输出特性，熟悉半导体三极管共发射极电路的三个⼯作区的条件及特点，掌握三极管开关电路分析的基本⽅法。
3，了解绝缘栅场效应管（MOS）的结构、符号、⼯作原理及特性。
⼆，基本概念1，按导电率可以把材料分为导体、绝缘体和半导体。
2，半导体中有空⽳和⾃由电⼦两种载流⼦。
3，纯净半导体称为本征半导体。
4，P型半导体中的多数载流⼦是空⽳；少数载流⼦是⾃由电⼦。
5，N型半导体中的多数载流⼦是⾃由电⼦；少数载流⼦是空⽳。
6，PN结是⼀个⼆极管，它具有单项导电性。
7，⼆极管电容由结电容和扩散电容构成。
8，⼆极管的截⽌条件是V D＜0.5V，导通条件是V D≥0.7V。
9，三极管的截⽌条件是V BE＜0.5V，截⽌的特点是I b=I c≈0；饱和条件是I b≥（E C-Vces）/（β·R C），饱和的特点是V BE≈0.7V，V CE=V CES≤0.3V。
第⼆章门电路⼀，基本要求1，熟悉分⽴元件“与”“或”“⾮”“与⾮”“或⾮”门电路的⼯作原理、逻辑符号和功能。
2，熟悉TTL集成与⾮门的结构、⼯作原理及外部特性，熟悉OC门三态门和异或门的功能及主要⽤途，掌握各种门电路输出波形的画法。
2，熟悉PMOS门NMOS门和CMOS门的结构和⼯作原理，熟悉CMOS门的外部特性及主要特点，掌握MOS门电路的逻辑功能的分析⽅法。
⼆，基本概念1，门是实现⼀些基本逻辑关系的电路。
2，三种基本逻辑是与、或、⾮。
3，与门是实现与逻辑关系的电路；或门是实现或逻辑关系的电路；⾮门是实现⾮逻辑关系的电路。
4，按集成度可以把集成电路分为⼩规模（SSI）中规模（MSI）⼤规模（LSI）和超⼤规模（VLSI）集成电路。
5，仅有⼀种载流⼦参与导电的器件叫单极型器件；有两种载流⼦参与导电的器件叫双极型器件。
数字电子技术复习资料
数字电子技术复习资料数字电子技术复习资料数字电子技术是现代电子技术中的重要分支，它以数字信号的处理和传输为核心，广泛应用于计算机、通信、控制等领域。
本文将为大家提供一份数字电子技术的复习资料，希望能够帮助大家系统地回顾和巩固相关知识。
一、数字电路基础知识数字电路是数字电子技术的基础，了解数字电路的基本概念和特点对于深入理解数字电子技术至关重要。
1. 逻辑门：逻辑门是数字电路的基本构建单元，常见的逻辑门包括与门、或门、非门等。
它们通过逻辑运算实现不同的功能，如与门实现与运算，或门实现或运算。
2. 布尔代数：布尔代数是描述逻辑运算的数学工具，它通过与、或、非等逻辑运算符号表示逻辑关系。
深入理解布尔代数的基本原理和运算规则，对于设计和分析数字电路至关重要。
3. 真值表：真值表是逻辑函数的一种表示形式，它列出了逻辑函数在不同输入组合下的输出值。
通过真值表可以直观地了解逻辑函数的逻辑关系。
二、组合逻辑电路组合逻辑电路是一种由逻辑门构成的数字电路，它的输出仅依赖于当前的输入。
了解组合逻辑电路的基本原理和设计方法，对于理解和设计复杂的数字电路至关重要。
1. 真值表和逻辑函数：通过真值表可以得到逻辑函数的表达式，通过逻辑函数可以设计出对应的组合逻辑电路。
2. 卡诺图：卡诺图是一种用于简化逻辑函数的工具，通过画出逻辑函数的卡诺图，可以直观地找出逻辑函数的最简表达式。
3. 编码器和解码器：编码器和解码器是常用的组合逻辑电路。
编码器将多个输入信号转换为较少的输出信号，解码器则将较少的输入信号转换为多个输出信号。
三、时序逻辑电路时序逻辑电路是一种在组合逻辑电路的基础上加入了时钟信号的数字电路，它的输出不仅依赖于当前的输入，还依赖于过去的输入。
了解时序逻辑电路的基本原理和设计方法，对于理解和设计时序电路至关重要。
1. 触发器：触发器是时序逻辑电路的基本构建单元，它可以存储和传输信息。
常见的触发器包括RS触发器、D触发器、JK触发器等。
数电复习资料
3.分析题〔48分，5题〕1.用公式和定理化简 D C B CD A B A Y ++++=〔3%〕D C CD A B B A Y ++++=………………...………………………………...1分D C D A B A ++++=……………………………………………………...1分 1=++++=D C B D A ……….…………………………………………...1分2.用卡诺图化简以下各式为最简与-或式： 利用卡诺图化简：()()()∑∑+=10,8,7,6,514,12,4,2,1,,,d m D C B A Y 〔4%〕〔2〕D C A D C D B Y ++=0=++D B A BC A BD A正确画出卡诺图……………...…………1分 正确化简………………………………...2分 正确写出化简后的函数………………...1分解释门电路中EN 的功能，写出Y 的表达式并进展化简成最简与或式。
〔5%〕EN 叫做使能端，此电路中三态门〔1〕的使能端是高电平有效，三态门〔2〕的使能端是低电平有效；…………………………………………………………...…….2分 C=0 B A Y =；C=1 AB Y =；………………………….…………………1分所以C A C B C A C AB C B A Y ++=+=...……………...………………….1分B AC B C A ++=或C A C B B A ++=……………………………..1分〔6分〕4选1数据选择器：S A A D A A D A A D A A D Y •+++⋅=][013012011010以下图是用两个4选1数据选择器组成的逻辑电路，试写出输出Y1、Y2、Z 与输入M 、N 、P 、Q 之间的逻辑函数式。
对于数据选择器〔1〕：D 3=D 2=Q ，D 1=D 0=0故(2分)；对于数据选择器〔2〕：D3=D2=0，D1=D0= Q故(2分)；所以Z=Y1+Y2=(2分)；〔6分〕3线-8线译码器74LS138：，，……。
数电复习资料
数字电子技术典型题选一、填空题〔根底型〕1．在数字电路中，逻辑变量的值只有2个。
2．在逻辑函数的化简中，合并最小项的个数必须是2^n 个。
3．化简逻辑函数的方法，常用的有公式和卡诺图。
4．逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.函数C A B A Y +=，反函数Y = 〔A+/B 〕*/〔/A+C 〕，对偶式Y ’= 〔/A+B 〕*/〔A+/C 〕 。
6．4线—10线译码器又叫做2-10进制译码器，它有4个输入端和个输出端, 6个不用的状态。
7．组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。
8．TTL 三态门的输出有三种状态：高电平、低电平和高阻态状态。
9．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步 计数器。
10．四位双向移位存放器74LS194A 的功能表如表所示。
由功能表可知，要实现保持功能，应使，当 RD=1；S1=1,S0=0时 ，电路 实现功能。
74LS194A 的功能表如下：S 1 S 0工作状态11．假设要构成七进制计数器，最少用个触发器，它有个无效状态。
12．根据触发器构造的不同，边沿型触发器状态的变化发生在CP 边沿时，其它时刻触发器保持原态不变。
13．用中规模集成计数器构成任意进制计数器的方法通常有三种，它们是级连法，和。
14．由555定时器构成的单稳态触发器，假设电阻R=500KΩ，电容C=10μF，则该单稳态触发器的脉冲宽度tw≈。
15．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能自动产生脉冲信号，其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如下图，其中图〔a〕、〔b〕、〔c〕分别对应的电路名称是〔a〕，〔b〕，〔c〕17. A/D转换器的转换过程包括，，，四个步骤。
一、填空题〔综合提高型〕1．施密特触发器有2个稳定状态.，单稳态触发器有1个稳定状态.，多谐振荡器有0个稳定状态。
数电复习
数电复习题=1．三种基本的逻辑关系有__________、__________、__________。
2．BCD码是用__________位二进制数码来表示一位十进制数。
3．三态门的输出端有__________、__________、__________。
4．对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
5．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
6．JK触发器具有置1、__________、保持、__________等逻辑功能。
7．4位右移寄存器初始状态为0000，在4个CP脉冲作用下，输入的数码依次为1011，经过3个CP周期后，有__________位数码被移入移位寄存器中，并行输出的状态是__________。
8．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；9．将模拟信号转换为数字信号，需要经过采样、保持、_______、_______四个过程。
10．寻址容量为16K×8位的RAM需要__________根地址线。
1．二进制数只有__________和__________两种数码，进位关系是逢__________进一。
2．三种基本的逻辑关系有__________、__________、__________。
3．半导体数码管显示器内部接法有两种形式：共_______接法和_______接法；对于共阳极数码管，应采用_______电平驱动的七段译码显示器。
4．触发器有_______个稳态，存储8位二进制信息要_______个触发器。
5．边沿触发器触发方式两种，分别为：__________沿触发和__________沿触发；当CP从1到0跳变时，触发器输出状态改变的是__________沿触发型触发器。
6．寄存器按照功能不同可分为两类：__________寄存器和__________寄存器。
7．时序逻辑电路按照其触发器是否有统一的时钟控制可分为__________时序逻辑电路和__________时序逻辑电路。
数电复习资料(含答案)
数电期末考试复习题（习题册）（含答案）第一章（选择、判断共20题）一、选择题1．以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2．以下代码中为恒权码的为。
A.8421BCD码B. 5421BCD码C.余三码D.格雷码3．一位十六进制数可以用位二进制数来表示。
A.１B.２C.４D. 164．十进制数25用8421BCD码表示为。
A.10 101B.0010 0101C.100101D.101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A.（256）10B.（127）10C.（FF）16D.（255）106．与十进制数（53.5）10等值的数或代码为。
A.(01010011.0101)8421BCDB.(35.8)16C.(110101.1)2D.(65.4)87．矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8．与八进制数(47.3)8等值的数为：A. (100111.011)2B.(27.6)16C.(27.3 )16D. (100111.11)29.常用的B C D码有。
A.奇偶校验码B.格雷码C.8421码D.余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题（正确打√，错误的打×）1. 方波的占空比为0.5。
（）2. 8421码1001比0001大。
（）3. 数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性。
（）5．八进制数（18）8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为1。
（）7．在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
（）9．十进制数（9）10比十六进制数（9）16小。
数电复习资料
数电总复习（一）选择1. 逻辑函数的最简结果为A. B.C. AB+D. （）解：A2.下列函数中等于A的是A. A+1B.C. D. A（A+B）（）解：D3. 下列逻辑代数运算错误的是A. A+A=AB. AC. A·A = 1D. A+（）解：C4. 下列逻辑代数运算错误的是：A. AB. A+1=AC. AD. A+0=A（）解：B5. 在对十进制数进行的8421码编码时，对应关系错误的是：A. 1B.C. 0D. 8（）解：B6.摩根定律（反演律）的正确表达式是：A. B.C. D. （）解：D7. 指出四变量A、B、C、D的最小项应为A. B.C. D. （）8.逻辑式A+AB+ABC+A C，化简后为A. AB. BC. ABD. 以上各项都不是（）解：A9. 由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示为“0”和“1”两个状态，则信号灯L亮的逻辑式为• L＝AB＋B. L＝＋ABC. L＝＋D. 以上各项都不是（）解：C10. 逻辑式F＝可变换为A. F＝B.C. D. 以上各项都不是（）解：C11. 在数字电路中，晶体管的工作状态为：A. 饱和B. 放大C. 饱和或放大D. 饱和或截止（）解：D12.逻辑电路如图所示，其逻辑函数Y的表达式式为：A.B.C.D. （）解：C13. 已知F=AB+CD，选出下列可以肯定使F = 0的情况：A. A = 0，BC = 1B. B = C = 1C. C = 1，D = 0D. AB = 0，CD = 0 （）解：D14. 逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻应是• t1• t2• t3D. 以上各项都不是（）解：C15. 如图所示正逻辑TTL各电路中，电路输出处于高电平的有（a）（b）（c）（d）（）解：（a）16. 逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是• t1• t2• t3D. 以上各项都不是（）解：C17. 逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是•t1•t2•t3D. 以上各项都不是（）解：B18逻辑图和输入A，B的波形如图所示，分析在t1时刻输出F为•“1”•“0”•任意•以上各项都不是（）解：A19. 图示逻辑电路的逻辑式为A.B.C. A+BCD. 以上各项都不是（）解：A20. 逻辑符号如图所示，其中表示“与非”门的是（）解：（d）21. 逻辑电路如图所示，当输入A=“0”，输入B为正弦波时，则输出F应为•“1”•“0”•正弦波D. 以上各项都不是（）解：A22. 逻辑图和输入A，B的波形如图所示，分析在t1时刻输出F为•“1”•“0”C. 不定D. 以上各项都不是（）解：B23. TTL三态输出“与非”门电路的输出比TTL“与非”门电路多一个状态是A. 高电平B. 低电平C. 高阻D. 以上各项都不是（）解：C24. 逻辑电路如图所示，其功能相当于一个•门•与非门C. 异或门D. 以上各项都不是（）解：C25. 图示逻辑电路为•“与非”门•“与”门•“或”门•“或非”门（）解：A26. 晶体管的开关作用是•饱合时集—射极接通，截止时集—射极断开•饱合时集—射极断开，截止时集—射极接通•饱合和截止时集—射极均断开•以上各项都不是（）•解：A27. 图示逻辑符号的状态表为（）A B F A B F A B F0000000010100110111001011011 11111110A. B. C. D. 以上各表都不是（）解：C28. 逻辑图如图（a）所示，输入A、B的波形如图（b），试分析在t1瞬间输出F为•“1”•“0”•不定D. 以上各项都不是（）解：B29. 图示逻辑电路的逻辑式为A.B.C. AB+CD. 以上各项都不是（）解：A30. 图示逻辑符号的逻辑状态表为A B F A B F A B F000000001010011011100101101111111110A. B. C. D. 以上各表都不是（）解：B31. 图示逻辑符号的状态表为A. B. C. D. 以上各表都不是（）A B F A B F A B F0000000010 10011011100101101111111110解：C32. 在正逻辑条件下，如图所示逻辑电路为•“与”门•“或”门•“非”门D. 以上各项都不是（）解：A33. 在正逻辑条件下，如图所示门电路的逻辑式为•F ABC•F A+B+C•F•F（）•解：B34. 逻辑门电路的逻辑符号如图所示，能实现F＝AB逻辑功能的是（）（d）以上各项都不是（）解：（a）35. TTL三态输出“与非”门电路的输出比TTL“与非”门电路多一个状态是A. 高电平B. 低电平C. 高阻D. 以上各项都不是（）解：C36. 如图所示逻辑电路其逻辑表达式为A. Y=A+BB. Y=（C. Y=D. Y（）解：D37. 组合逻辑电路任何时刻的输出信号与该时刻的输入信号及与电路原来所处状态的关系是A. 无关无关B. 无关有关C. 有关无关D. 有关有关（）解：C38. 图示逻辑电路的逻辑式为A.B.C.D. 以上各项都不是（）解：C39. 在函数K=AB+CD的真值表中，F=1的状态有多少个？A. 2B. 4C. 6D. 7 （）解：D40. 全加器逻辑符号如图所示，当A i=“1”，B i=“1”，C i-1=“1”时，C i-1和S i分别为•C i = 1 S i = 0•C i = 0 S i = 1•C i = 1 S i = 1D. 以上各项都不是（）解：C41. 八路数据选择器如图所示，该电路实现的逻辑函数F等于（多项选择）A．B.C.D. A+B（）解：A ; C42. 逻辑状态表如下所示，指出能实现该功能的逻辑部件是A．二进制译码器 B．十进制编码器C．二进制编码器 D. 以上各项都不是（）输入输出B A00011011解：C43. 全加器逻辑符号如图所示，当A i=“1”，B i=“1”，C i-1=“0”时，C i和S i 分别为•C i = 0 0• 1 1• 1 0•以上各项都不是（）解：C44. 图示为采用共阴极数码管的译码显示电路，若显示码数是2，译码器输出端应为A．a=b=d=e=“1”g=c=f=“0”B．a=b=d=e=g=“0”c=f=“1”C．a=b=c=d=e=g=“1”c=f=“0”D．a=b=d=e=g=“1” c=f=“0” （）解：D45. 采用共阳极数码管的译码显示电路如图所示，若显示数码是0，译码器输出端应为•a=b=c=d=e=f=g=“0”•a=b=c=d=e=f=“0”g=“1”•a=b=c=d=e=f=“1”g=“0”D. 以上各项都不是（）解：B46. 逻辑电路如图所示，其逻辑功能相当于一个A.“与”非门B.“异或”门C.“与或非”门D. 以上各项都不是（）解：C47. 一个16选1的数据选择器（十六路数据选择器），其地址输入（选择控制输入）端有A．1个 B．2个C．4个 D．8个（）解：C48. 在下列逻辑电路中，不是组合逻辑电路的有A．译码器 B．编码器C．全加器 D．寄存器（）解：D49. 八路数据分配器，其地址输入端（选择控制端）有A．1个 B．2个C．3个 D. 4个（）解：C50. JK触发器的特征方程为：A .B .C .D . （）解：A51在以下单元电路中，具有“记忆”功能的单元电路是：A . 运算放大器B . 触发器C . TTL门电路D . 译码器（）解：B52. 特征方程中含有约束条件的触发器是：A. 主从RS触发器B. 主从JK触发器C. JK边沿触发器D. D边沿触发器（）解：A53. 对于JK触发器，输入J＝0，K＝1，CP脉冲作用后，触发器的状态应为A．1 B．0C．不定 D．以上各项都不是（）解：B54. 下列触发器中，没有约束条件的是A．基本RS触发器 B．主从RS触发器G．钟控RS触发器 D．边沿D触发器（）解：D55.下列电路为时序电路的是A. 译码器B. 编码器C. 全加器D. 计数器（）解：D56. 下列电路中，不属于组合电路的是A. 数字比较器B. 寄存器C. 译码器D. 全加器（）解：B57如图所示时序电路的逻辑功能是A．模8同步加法计数器 B．模8异步减法计数器C．模3异步加法计数器 D．模8双向（可逆）异步计数器（）解：C58. 下列电路中不是时序电路的有A．计数器 B．触发器 C．寄存器 D．译码器（）解：D59. 一位8421BCD码计数器至少需要触发器的数目A．3个 B．4个 C. 5个 D．10个（）解：B60. 异步时序电路和同步时序电路比较，其差异在于A．没有触发器 B．没有统一的时钟脉冲控制C．没有稳定状态 D．输出只与内部状态有关（）解：B钢结构基础地脚螺栓预埋施工工法一、前言随着市场经济的不断发展，建筑市场的日益完善，钢结构工程也越来越受建设单位的青睐，从钢结构实际施工过程中检查不难看出，钢结构基础地脚螺栓预埋的准确性是影响钢结构安装质量十分重要的因素。
《数字电子技术》综合复习资料.docx
《数字电子技术》综合复习资料第一章一、填空题(每空2分)。
1.22=(2. 3. 25=(3.(9A)I6=(4.(1001101001)=(5.(101010)=(6.(20. 7)二(7.(-9)补码二()20)2C)2OO)10O)8412O二、选择题（每题2分）。
三、分析题（每题10分）。
四、设计题（每题10分）。
第二章-、填空题（每空2分）。
二、选择题（每题2分）。
1.__________ 在情况下,A.输入全部为0c, B・A、B同时为k C. （：、0同时为1。
D.输入端全为1。
2.(A+B) (A+C)=oA.AB+ACB. A+BCC. B+ACD. C+AB3.A+B+C二oA. A + B + CB.ABCC. A.B.CD. ABC4.下而逻辑式中, 正确的是cA. A (A+B) =BB. A (A+B) =AC. A (A+B) =ABD. A (A+B) =A+AB5.设F二AB+CD ,则它的反函数是oA. F = ( A+B )(C + D)B. F =( A + B ) ( C+D ) C・戸二A + B^C + DD. F= AB^D6.逻辑表达式A (B+C)二AB+AC的对偶式是 ____________ 。
A. A + BC + B)(A + C)B. A+BC= ( A+B ) ( A+C )C. AB+AOA ( B+C )D. A + BC = (A + B)(A + C)7.F二A㊉(A㊉3)的值是______________ oA. BB. AC. A ㊉BD. A 0B&最小项APC万的相邻项是 ________________ 。
A. ABCDB. AB CDC. A BCDD. A BCD9.F^ABC^ABC+ABC + AB, F2 = AB+B(A㊉C),它们之间的关系是________________________ 。
数电复习
L A B C D E
L A B C D E
（3）对偶规则：对于任何一个逻辑表达式 L，如果将表达式中的所有“·” 换成“＋”，“＋”换成“ ·” ，“ 0”换成“ 1” ，“ 1”换成“ 0” ，而变量保持 不变，则可得到的一个新的函数表达式L＇，L＇称为函L的对偶函数。 ' L AB CDE L (A B)(C D E)
保持
不定 不确定
R S 1 1
与非门构成
Q
不变
Q
不变
S R
S R
Q Q
1 0 0
0 1 0
1 0
不定
0 1
不定
2. 逻辑门控SR锁存器
R G4 & Q4 G2 ≥1 Q
R 0 1 0
S 1 0 0 1
Q 1 0 不变
S=1 R=0
状态 1 0 保持
R E S
1R E1 1S
Q
E ≥1 Q3 G3 G1 Q
FFH-68H+1=98H=9×16+8=152D 或 11111111-01101000+1=10011000=152D
存储器
ROM(只读存储器)：在正常工作状态只能读出信息。 断电后信息不会丢失，常用于存放固定信息（如程序、常数等）。
RAM(随机存取存储器): 在运行状态可以随时进行读或写操作。
Y
i 0
Di m i
7
S2 S1 S0
E
74LS151的应用
D00 D01 D02 D03 D04 D05 D06 D07
E S2 S1 S0 Y D0 D174HC151 D2 D3 (0) Y D4 D5 D6 D7 E S2 S1 S0 Y D0 D174HC151 D2 (I) D3 Y D4 D5 D6 D7
数电复习提纲
/
X X 1 XXX 11111111 8
0 X X XXX 11111111
线 译
1 0 0 0 00 01111111 码
1 0 0 0 01 10111111 器
1 0 0 0 10 11011111
的 功
1 0 0 0 11 11101111 能
1 0 0 1 00 11110111 真
1 0 0 1 01 11111011 值 表
4
0100 0100 0100 0111
5
0101 1011 1000 1000
6
0110 1100 1001 1001
7
0111 1101 1010 1010
8
1000 1110 1011 1011
9
1001 1111 1100 1100
1
返回
基本逻辑运算〔符号及表达式〕
• 与、或、非、同或、异或
第一章
1、各种数制之间的相互转换 〔1〕 任意进制数 → 十进制数 <按表示法展开> 方法: 与数值大小计算过程相同.
例： 〔101101.1〕B = 1×25+0×24+1×23+1×22+0×21+1×20+1×2-1
= 45．5
<2> 十进制数 → 任意进制数 用除法和乘法完成
整数部分：除N取余,商零为止,结果低位在上高位在下 小数部分：乘N取整,到零为止,结果高位在上低位在下
三变量的最小项编号表
卡诺图的结构:
两变量卡诺图
AB 0 1 0 AmB0 AmB1
1 AmB2 AmB3
三变量卡诺图
B
BC A
00
数电复习知识点
数电复习知识点引言：数字电子技术是现代电子技术的基础，广泛应用于计算机、通信、嵌入式系统等领域。
掌握数电的基本知识对从事相关领域的工程师和研究人员来说是至关重要的。
本文将介绍数电的复习知识点，帮助读者回顾和巩固相关概念和原理。
一、布尔代数布尔代数是数电的基础，是描述和分析逻辑电路行为的基本工具。
常见的布尔代数运算包括与、或、非以及异或等。
布尔代数具有代数结构的性质，可以通过代数运算规则进行化简和简化逻辑表达式。
二、数字逻辑门电路数字逻辑门电路是实现布尔逻辑函数的实际电路。
常见的数字逻辑门包括与门、或门、非门、异或门等。
通过不同的组合，可以构建各种复杂的逻辑电路，实现不同的功能和操作。
三、时序电路时序电路是根据时钟信号的变化来控制电路行为的电路。
常见的时序电路包括触发器、计数器、移位寄存器等。
时序电路的设计和分析需要考虑时钟信号的特性和时序时序关系。
四、组合逻辑电路组合逻辑电路是仅根据输入信号的状态来决定输出信号状态的电路。
常见的组合逻辑电路包括译码器、编码器、多路选择器等。
组合逻辑电路的设计需要根据所需的功能和逻辑关系来进行。
五、数字系统设计方法数字系统设计是应用数电技术解决实际问题的过程。
常见的数字系统设计方法包括状态机设计方法、数据通路设计方法、组合逻辑设计方法等。
设计一个数字系统需要考虑功能需求、性能要求、可靠性要求等因素。
六、数字信号的表示和处理数字信号是模拟信号的离散表示，广泛应用于数字通信、音频处理、图像处理等领域。
数字信号的表示和处理涉及采样定理、量化、编码等基本概念和技术。
七、存储器存储器是用来存储和读取数据的设备。
常见的存储器包括随机存储器（RAM）、只读存储器（ROM）和快照存储器（EEPROM）等。
存储器的设计和组织需要考虑存储单元的大小、访问速度、容量等因素。
结论：数电是现代电子技术的基石，通过复习数电的知识点，我们可以巩固和拓展对数电相关概念和原理的理解。
在实际应用中，我们可以利用数电的技术来设计和实现各种数字系统，满足不同领域的需求。
数字电子技术期末复习资料
数字电子技术复习一、单选题1.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A2A1A0=000时，输出应为（A）。
A.11111110 B。
11011111 C。
11110111 D.11111011。
2。
以下电路中可以实现“线与”功能的有BA.与非门B。
三态输出门C.集电极开路门D.不定3.,当时，DA。
B.C。
D。
4.分别用842lBCD码表示(10011000）2为(B）（2分）A。
230 B.98 C。
9805.已知R、S是或非门构成的基本RS触发器输入端，则约束条件为BA.RS=0 B。
R+S=1 C。
RS=1 D。
R+S=0。
6。
由两个TTL或非门构成的基本RS触发器的置0端及置1端初始态均为高电平，若同时由高电平跳到低电平，则触发器状态应变为D A。
置0 B。
置1 C。
保持D。
不定。
7。
以下电路中常用于总线应用的有AA.TSL门B.OC门C.漏极开路门D。
CMOS与非门8。
功能最全的触发器是(B）A。
主从RS触发器B.JK触发器C.同步RS触发器D.D触发器9.存在约束条件的触发器是AA。
基本RS触发器B。
D锁存器C.主从JK触发器D。
D触发器。
10。
数字电路中使用的数制是（A)。
A.二进制B。
八进制C。
十进制D.十六进制。
11.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D)A.m1与m3B。
m4与m6C.m5与m13D.m2与m812.仅具有“置0”“置1”“保持”“翻转”功能的触发器是___A________. A。
JK触发器;B.T触发器；C.D触发器；D。
T’触发器.13。
下列触发器具有空翻现象（B）A。
边沿D触发器B.同步D触发器C。
主从JK触发器14.设计一个6进制的同步计数器，需要个触发器。
AA.3B.4 C。
5 D。
6。
15。
42．下列关于74LS194的描述，__A___是错误的。
A。
74LS194是通用移位寄存器，可以实现四种基本移位功能B。
(完整版)数电知识点总结(整理版)
数电复习知识点第一章1、了解任意进制数的一般表达式、2-8-10-16进制数之间的相互转换；2、了解码制相关的基本概念和常用二进制编码（8421BCD、格雷码等）；第三章1、掌握与、或、非逻辑运算和常用组合逻辑运算（与非、或非、与或非、异或、同或）及其逻辑符号；2、掌握逻辑问题的描述、逻辑函数及其表达方式、真值表的建立；3、掌握逻辑代数的基本定律、基本公式、基本规则（对偶、反演等）；4、掌握逻辑函数的常用化简法（代数法和卡诺图法）；5、掌握最小项的定义以及逻辑函数的最小项表达式；掌握无关项的表示方法和化简原则；6、掌握逻辑表达式的转换方法（与或式、与非－与非式、与或非式的转换）；第四章1、了解包括MOS在内的半导体元件的开关特性；2、掌握TTL门电路和MOS门电路的逻辑关系的简单分析；3、了解拉电流负载、灌电流负载的概念、噪声容限的概念；4、掌握OD门、OC门及其逻辑符号、使用方法；5、掌握三态门及其逻辑符号、使用方法；6、掌握CMOS传输门及其逻辑符号、使用方法；7、了解正逻辑与负逻辑的定义及其对应关系；8、掌握TTL与CMOS门电路的输入特性（输入端接高阻、接低阻、悬空等）；第五章1、掌握组合逻辑电路的分析与设计方法；2、掌握产生竞争与冒险的原因、检查方法及常用消除方法；3、掌握常用的组合逻辑集成器件（编码器、译码器、数据选择器）；4、掌握用集成译码器实现逻辑函数的方法；5、掌握用2n选一数据选择器实现n或者n＋1个变量的逻辑函数的方法；第六章1、掌握各种触发器（RS、D、JK、T、T’）的功能、特性方程及其常用表达方式（状态转换表、状态转换图、波形图等）；2、了解各种RS触发器的约束条件；3、掌握异步清零端Rd和异步置位端Sd的用法；2、了解不同功能触发器之间的相互转换；第七章1、了解时序逻辑电路的特点和分类；2、掌握时序逻辑电路的描述方法（状态转移表、状态转移图、波形图、驱动方程、状态方程、输出方程）；3、掌握同步时序逻辑电路的分析与设计方法，掌握原始状态转移图的化简；4、了解异步时序逻辑电路的简单分析；5、掌握移位寄存器、计数器的功能、工作原理和实际应用等；6、掌握集成计数器实现任意进制计数器的方法；7、掌握用移位寄存器、计数器以及其他组合逻辑器件构成循环序列发生器的原理；第八章1、掌握门电路和分立元件构成的施密特触发器、单稳态触发器、多谐振荡器的电路组成及工作原理，掌握相关参数的计算方法；2、掌握用555电路构成施密特触发器、单稳态触发器、多谐振荡器的方法以及工作参数的计算或者改变方法；第九章1、了解ROM和RAM的基本概念；2、了解存储器容量的表示方法和扩展方法，了解存储容量与地址线、数据线的关系。
数电各章重点复习
数电课程各章重点 第一章 逻辑代数基础知识要点一、二进制、十进制、十六进制数之间的转换；二进制数的原码、反码和补码二、逻辑代数的三种基本运算以及5种复合运算的图形符号、表达式和真值表：与、或、非 三、逻辑代数的基本公式和常用公式、基本规则逻辑代数的基本公式 逻辑代数常用公式：吸收律：A AB A =+消去律：B A B A A +=+ A B A AB =+ 多余项定律：C A AB BC C A AB +=++ 反演定律：B A AB += B A B A ∙=+ B A AB B A B A +=+ 基本规则：反演规则和对偶规则，例1-5 四、逻辑函数的三种表示方法及其互相转换逻辑函数的三种表示方法为：真值表、函数式、逻辑图 会从这三种中任一种推出其它二种，详见例1-7 五、逻辑函数的最小项表示法：最小项的性质；例1-8 六、逻辑函数的化简：要求按步骤解答1、 利用公式法对逻辑函数进行化简2、 利用卡诺图对逻辑函数化简3、 具有约束条件的逻辑函数化简 例1.1利用公式法化简 BD C D A B A C B A ABCD F ++++=)(解：BD C D A B A C B A ABCD F ++++=)(BD C D A B A B A ++++= )(C B A C C B A +=+ BD C D A B +++= )(B B A B A =+ C D A D B +++= )(D B BD B +=+C D B ++= )(D D A D =+ 例1.2 利用卡诺图化简逻辑函数 ∑=)107653()(、、、、m ABCD Y 约束条件为∑8)4210(、、、、m 解：函数Y 的卡诺图如下：00 01 11 1000011110AB CD111×11××××D B A Y +=第三章 组合逻辑电路知识要点一、组合逻辑电路：任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关 二、组合逻辑电路的分析方法（按步骤解题）逻辑功能真值表化简写出逻辑函数式逻辑图→→→→三、若干常用组合逻辑电路译码器（74LS138） 全加器（真值表分析） 数选器（74151和74153） 四、组合逻辑电路设计方法（按步骤解题）1、 用门电路设计2、 用译码器、数据选择器实现例3.1 试设计一个三位多数表决电路1、 用与非门实现2、 用译码器74LS138实现3、 用双4选1数据选择器74LS153 解：1. 逻辑定义设A 、B 、C 为三个输入变量，Y 为输出变量。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3、组合逻辑电路分析
1）由给定的逻辑图逐级写出逻辑函数表达式；
2）由逻辑表达式列出真值表； 3）分析、归纳电路的逻辑功能。
例3.5
CIi Yi
Xi 1
分析图3.29所示的电路。
BIN/OCT 0
1 2 4
1 2 3
Y AB AC
6
&
Y
第四章 时序电路的分析
1、时序电路和组合电路的区别，时序电路的分类 2、各类触发器的特性方程 (JK,D，T) 不同类型触发器之间的转换 3、同步时序电路的分析 由触发器构成的米里型/莫尔型同步时序电路的分析 步骤：分析电路类型—写激励方程和输出方程—求 次态方程—状态表、状态图—功能。
000
001 011
Q
n1 2
Q
n 1
Q
Q
n1 1
n 1 0
Q
n 0
n
010 xxx
110 100 111 110 101 xxx
Q2
n 2 n
z Q Q1
100
000 1 1 n 1 n 1 Qn 2 Q1 Q0
求DFF激励方程
D触发器特征方程： 激励方程： D Qn
M 3 m(15) M 2 m(10,11,14) M 1 m(6, 7,9,11.13.14) M 0 m(5, 7,13,15)
M3
M2
M1
M0
§7.2.2 可编程逻辑阵列PLA
PLA：包含的与阵和或阵都可编程。
可以实现逻辑函数的任何与或表达式
例7.2 试用适当容量的PLA实现上例的乘法器。
A 0 0 0 0 B 0 0 1 1 C 0 1 0 1
Y
0 0 0 0
A 1 1 1 1
B 0 0 1 1
C 0 1 0 1
Y 0 1 1 1
2
Y m5 m6 m7 AB C ABC ABC
3
AB C 0 1
00
01
11
1 1
10
1
化 简
4 5
Y= AB +AC
A B A C & &
J1 K1 1
· ·············· (4.2)
(4.3) z Q2Q1 x Q 2 Q1 x ·············
③ 求电路的次态方程。 由式(4.1)和(4.2)以及JK触发器的特征方程，可得该 电路得次态方程为：
JK触发器得特征方程：Qn1
J Q KQ
第七章 可编程逻辑器件及其应用
1、PLD的结构及内部电路的表示方法
2、SPLD：PROM、PLA 、PAL 、GAL各自的特
点 3、用PROM 、PLA实现逻辑函数
2. 用PROM实现逻辑函数 与阵列固定，或阵列可编程，只 能实现逻辑函数最小项表达式 例7.1 试用适当容量的PROM 实现2位二进制乘法器。被乘 数为A1A0，乘数为B1B0，乘 积为M3M2M1M0。 最小项表达式：
例4.7 试分析图4.51所示的电路，74163 实现的是模几计数器？画出状态图。 输出Z如何变化，此电路是何功能？
1 1 CP Q0 Q1 Q2 Q3 — CTp CR — CTT 74163 LD CO CP D0 D1 D2 D3 1 1
MUX
EN 0 G0 3 1
0 1 2 3
Z
图4.51 例4.7 逻辑电路
∑i
0 1 1 0 1 0 0 1
功能：全加器电路
4、组合电路的设计
设计步骤：列真值表—写出适当的逻辑表达式—画电路图。 其中第二步写逻辑表达式时根据设计要求有所不同：
1）用门电路设计： 与或电路/与非-与非电路：卡诺图化简求最简与或表达式 或与电路/或非-或非电路：卡诺图化简求最简或与表达式 2）用3-8译码器+与非门设计：写最小项表达式 用3-8译码器+与门设计：写最大项表达式 3）用数据选择器设计：通过卡诺图降维得出数据选择器的 各位地址信号Ai和各路数据Di的表达式
状态表的化简：判断两个状态是否等价的具体条件如下： 第一，在所有可能的输入条件下都有完全相同的输出； 第二，在所有可能的输入条件下次态等价。 找出所有等价状态［S1S3］［S2S4S5］［S6S7］，化简后的 状态表：
建模：1101序列检测器，序列可重 叠。
已知某同步时序电路编码状态表如下，试用JK触发器和D触发器 分别实现此电路。 n n n z Q Q Q 2 1 0 （1）求次态方程、输出方程、激励方程
00 01 11 10
01/0 11/1
10/0 00/0 00/1 10/0 11/0 01/0
(d)
Q2n1Q1n1 / z
00
0/0
1/0
11
0/0
1/0 0/0
01
10
1/0
(e)
x/z
Q2Q1
5)该电路是一个同步模4加/减计数器。
4、集成计数器74163的功能及应用（如何构成任意模N的计数器、 N分频器）
1、DAC、ADC的概念和种类 2、T型、倒T型电阻网络DAC（分辨率、 Vo的计算）
1 分辨率 n 2 1
VREF VO n 2
i d 2 i i 0
n 1
3、A/D转换的一般步骤：采样、保持、量化、编码 4、并行ADC的原理
4、卡诺图化简（四变量以内）
求逻辑函数的最简与或表达式和或与表达式
例题
1.逻辑函数 F ( A, B, C ) AB AC 的最小项表达式为 ， 最大项表达式为 ， 反函数为 ，对偶函数为 。
F ( A, B, C, D) m(1,3,6,7,8,12) d (4,9,11) 2.卡诺图化简逻辑函数
2 1
Q
n 1
D
D1 Q
n 0
n
D0 Q 2
D2 Q
n 1
D1 Q
n 0
D0 Q 2 z Q Q1
n 2
n
n
逻辑电路如图所示：
/0
001
000 /1 100 /0 110
/0 011 /0 111 /0 /1
010
/0
101
电路没有自启动能力 修改方法： 1、给某一无效状态规定一个确定的次态，从而打破堵塞循环 序列而进入有效序列中。 2、对触发器加清零或置位信号，强迫计数器脱离堵塞循环序 列而进入 有效序列。
EN
＆
∑i
＆
＆
COi
图3.29
例3.5 的逻辑图
解：该电路由一个3－8线译码器和两个与非门组成， 译码器的使能端均为有效。
i
(Xi , Yi , CI i ) Y1 Y2 Y3 Y7 m 1 m 2 m 4 m 7 m1 m 2 m 4 m 7 m(1,2,4,7) m3 m5 m 6 m 7 m(3,5,6,7)
n
n
Q Q
n 1 2
J 2 Q K 2Q ( x Q ) Q
n 2 n 2 n 1
n ····· (4.4) 2 ·
n 1 1
J1 Q K1Q Q
n 1 n 1
n 1
· ··········· (4.5)
④ 作电路的状态表和状态图
n 2 n 1
x
0
1
0/1 1/1
反码：11011010
补码：11011011
第二章 逻辑函数及其化简
1、逻辑代数的基本运算及复合运算
与、或、非、与非、或非、与或非、同或、异或的运算符、门电 路符号、运算规则
2、逻辑运算基本公式及常用规则 求反函数、对偶函数 3、逻辑函数表示方法
1）真值表 2）逻辑函数表达式：与或表达式；或与表达式；最小项表达式； 最大项表达式 3）逻辑电路图： 由电路图写逻辑表达式；由逻辑表达式到电路图；
0 M1 CP 1
M 3
C4 1 /2
DSR A B C D DSL
1,4D 3,4D 3,4D 3,4D 3,4D 2,4D 1
QA QB QC QD
第五章 同步时序电路的设计
1、同步时序电路的建模 2、状态等价 状态化简 3. 状态图和状态表之间的相互转换 4、用触发器实现同步时序电路（D、JK） 1）编码状态表(状态表+编码分配表) 2）求次态方程&输出方程(将编码状态表的每列 次态和输出单独进行卡诺图化简) 3）求激励方程(将次态方程跟触发器的特征方程 比较) 4）画逻辑电路图 5）自启动能力的检查及修改方法
（2）画出电路图 （3）此电路是否具有自启动能力？
000 001 011 001 011 111 0 0 0 x 0 0 x
010 xxx
110 100 111 110 101 xxx
100
000 1 1 n 1 n 1 Qn Q Q 2 1 0
n n n Q2 Q1 Q0
z 001 011 111 0 0 0 x 0 0 x 次态方程 输出方程
解：74163的低3位构成了模5计数器。当Q2Q1Q0=000, 001,010,100时，4选1MUX的Z=1，当为011时， Z＝0。如此反复，输出z为11101 11101 11101…P=5
5、集成计数器74192：异步清零、异步预置的十进制加/减计数 器 6、集成移位寄存器74194的功能及应用（环形、扭环形计数器电 路） SRG4 CR 例：画出右图所示74194复位后的 R M0 1 0 状态图，实现的是模几计数器？ 0
CO i (Xi , Yi , CI i ) Y3 Y5 Y6 Y7 m3 m5 m 6 m 7