简易数字电子钟 2

XXX大学

《电子技术》课程设计报告（仿真电路使用proteus7.7制作）

题目简易数字电子钟

学院（部）

专业

班级

学生姓名

12 月27 日至1 月7 日共2 周

指导教师（签字）

目录

摘要-------------------------------------------------------------------------------------2

1.课程设计名称----------------------------------------------------------------------3

2.关键字-------------------------------------------------------------------------------3

3.课程设计要求----------------------------------------------------------------------3

4.课程设计内容----------------------------------------------------------------------3—10 第一章系统概述-----------------------------------------------------------------3—4 第二章单元电路设计与分析--------------------------------------------------4—8 第三章系统综述，总体电路图-----------------------------------------------8—9 第四章总结结束语------------------------------------------------------------10

5.元器件明细表---------------------------------------------------------------------10—12

6.设计中的收获与体会-------------------------------------------------------------12—13

7.参考文献---------------------------------------------------------------------------13

摘要

数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用.。

数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。时钟采用24小时制计时法，它是由数字脉冲发生电路、计数电路、译码电路、校时电路以及显示器等组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易，制造成本低等优点。

1.课程设计名称

简易数字电子钟

2.关键字

数字电子钟振荡电路计数器译码器数码管校时电路

3.课程设计要求

（1）设计一个具有“时”，“分”，“秒”（24小时制计时，显示23小时59分59秒）显示，且有校时功能的数字电子钟；

（2）用中小规模集成电路组成电子钟；

（3）画出框图和逻辑电路图，写出设计实验总结报告。

4.课程设计内容

第一章系统概述

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。

实验中的数字电子钟使用555集成芯片构成多谐振荡器产生计时脉冲信号，通过分频器（74LS90集成芯片）使脉冲信号达到标准的秒脉冲信号（即产生频率为1HZ的信号）。秒、分、时分别为60、60和24进制计数器。秒、分均为六十进制，即显示00~59，它们的个位为十进制，十位为六进制。分秒功能的实现是用两片74LS161组成60进制递增计数器。时为二十四进制计数器，显示为00~23，当十进位计到2，而个位计到4时清零，就为二十四进制。时功能的实现也是用两片74LS161组成24进制递增计数器。对计数信号采用74LS48集成芯片实现译码，使用6个共阴极七段数码管显示时，分，秒的计数。通过组合逻辑电路对时钟的“分”，“时”进行校时，为避免校时中机械开关产生的抖动，所以在校时电路中加入RS锁存器，开关每按压一次，输出信号改变一次。时钟电路框图如图1.

图1

第二章单元电路设计与分析

(1) 振荡器

振荡器是数字电子时钟的核心部分，其作用是产生一个标准频率的脉冲信号，信号振荡频率的精度和稳定度决定了数字钟的质量。本实验中采用555集成芯片与RC构成多谐振荡器产生脉冲信号（如图2），信号从“3”脚输出，。调节Rp可以改变脉冲信号的频率。一般来说，振荡频率越高，产生信号的精确度越高，但是，同时振荡频率增大耗电量也会增加。试验中，微调Rp使信号的输出频率为1kHZ。（若要对精确度具有更高要求的时候，可以采用石英晶体振荡器产生脉冲信号）

（2）分频器

由于振荡器产生的频率很高（f=1kHZ），要得到标准的秒脉冲信号，需要分频电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。因此，

CP输入，可以采用三片74LS90集成芯片（二—五—十分频器）来实现分频。计数脉冲从A

若0Q 为输出时实现二分频；当B CP 与0Q 相连，3Q 作为输出端时，电路实现十分频。三片74LS90均采用十分频连接，从而得到需要的1HZ 标准秒脉冲信号。电路如图3.。

图3

（3）计数器

标准秒脉冲信号经过6级计数器，分别得到“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制计数，“时”为二十四进制计数。

①六十进制计数器

由分频器来的脉冲信号，首先送到“秒”计数器进行累加，秒计数器应完成一分钟之内的秒数目的累加，并达到60秒时产生一个向分钟的进位信号。因此，可以选用两片74LS161集成芯片组成60进制计数器。其中，“秒”个位为十进制，“秒”十位为六进制。电路如图4.。

图4

由图可知CR （MR ）接高电平，秒信号脉冲从CLK 端输入进行十进制记数，满十输出进位信号，即5U 中的0123Q Q Q Q =1010时计数器清零，同时输出进位信号，此信号用于控制秒十位计数器的记数。秒十位计数器为六进制计数器，Q1、Q2的输出端通过与非门输出构成清零复位信号给CR （MR ）端，当6U 中的0123Q Q Q Q =0110时计数器清零，从而构成六进