整理实验一-一位二进制全加器设计实验
实验一：一位二进制全加器的设计
实验1：Quartus II的原理图输入设计练习一、实验目的：1、熟悉和掌握Quartus II软件的使用方法；2、学习和掌握基于原理图输入的EDA设计流程和设计方法；3、学习和掌握用EDA实验开发系统进行硬件验证的方法。
二、实验内容1、用原理图输入设计法设计一个一位全加器。
三、实验条件（1）电脑。
（2）开发软件：Quartus II（3）开发设备：EL —EDA—V型;EDA实验开发系统。
（4）拟用芯片：ACEX1K;EP1K100QC208-3。
四、实验设计1)全加器的逻辑图由异或门和二输入端与非门构成的一位全加器如图所示：2）仿真波形3）管脚锁定全加器引脚 A B C S COPin7 Pin8 Pin9 Pin37 Pin36 EP1K100QC208-3芯片d2 d1 d0 LED1 LED0 EDA实验开发系统五、实验结果及总结1）系统仿真情况从系统仿真结果可以看出，本系统完全符合设计要求，能实现全加器的加法及进位的功能，但有竞争与冒险现象发生从进位看出 2）硬件验证情况A接键1，B接键2，C接键3，出C0接发光二极管D1,S接发光二极管D2，一位二进制全加器的硬件验证结果表如表 1.1所示，从实验结果可以看出，本系统完全符合设计要求。
表1.1 F_ADDER的硬件验证结果AIN 0 1 0 1 0 1 1 BIN 0 0 1 1 0 0 1 CIN 0 0 0 0 1 1 1 SUM 0 1 1 0 1 0 1 COUT 0 0 0 1 0 1 1 3）实验过程中出现的问题及解决办法问题：在进行仿真的时候出现错误解决办法：通过检查发现仿真时时长不能设置的太短。
经过设置最后仿真成功。
经过源程序的编辑和编译、逻辑综合、逻辑配适、编程下载成功后，在EDA实验开发系统进行硬件测试，经测试实验结果完全正确。
一位全加器实验报告
一位全加器实验报告一位全加器实验报告引言：全加器是数字电路中常用的逻辑门，用于将两个二进制数相加并输出和与进位。
本实验旨在通过搭建一位全加器电路并进行测试，加深对数字电路原理的理解。
一、实验背景数字电路是现代电子技术中的重要组成部分，其广泛应用于计算机、通信等领域。
全加器作为数字电路的基础，具有重要的意义。
全加器的设计和实现对于提高计算机的运算速度和效率至关重要。
二、实验目的1. 了解全加器的原理和工作方式；2. 掌握全加器的电路搭建方法；3. 进行全加器的测试，验证其正确性。
三、实验材料和器件1. 电路实验箱；2. 电源；3. 逻辑门集成电路（如74LS08、74LS32等）；4. 连线和插线板。
四、实验原理全加器是由两个半加器和一个或门组成的。
半加器用于计算两个二进制位的和与进位，全加器则利用半加器的结果和第三个输入位的进位来计算三个二进制位的和与进位。
五、实验步骤1. 首先，将所需的逻辑门集成电路插入插线板中；2. 将电源连接到插线板上的电源接口上，并调整电源电压；3. 按照全加器的电路图，将逻辑门按正确的方式连接起来；4. 完成电路的搭建后，将输入信号接入逻辑门的输入端，将输出信号接入逻辑门的输出端；5. 打开电源，观察输出结果；6. 调整输入信号，测试多种情况下的输出结果。
六、实验结果与分析通过实验，我们得到了全加器的输出结果。
在输入信号为0、0、0的情况下，输出结果为0、进位为0；在输入信号为0、1、0的情况下，输出结果为1、进位为0；在输入信号为1、1、0的情况下，输出结果为0、进位为1；在输入信号为1、1、1的情况下，输出结果为1、进位为1。
实验结果与预期一致，说明全加器的电路搭建正确。
七、实验总结通过本次实验，我们深入了解了全加器的原理和工作方式，并通过实际操作验证了其正确性。
全加器作为数字电路中的重要组成部分，对于计算机等领域的应用具有重要意义。
通过实验，我们不仅加深了对数字电路原理的理解，还提高了实际操作的能力。
计算机组成原理一位全加器实验报告
1、熟悉原理图和HDL语言的编写。
2、验证全加器功能。
【实验原理】
设计一个一位全加器，能完成两个二进制位的加法操作，考虑每种情况下的进位信号，完成8组数据的操作。
【原理图设计】
【实验总结】
通过实验，学会了功能仿真如何做出，并且了解了自己在知识中不足的地方，通过自己动手，解决问题，提高了自己的动手能力。
原理图设计实验总结通过实验学会了功能仿真如何做出并且了解了自己在知识中不足的地方通过自己动手解决问题提高了自己的动手能力
实验二
姓名：钱相州班级：网工1201学号：1205110707
【实验环境】
1. Windows 2000或Windows XP
2. QuartusII、GW48-PK2或DE2-115计算机组成原理教学实验系统一台，排线若干。
设计全加器实验报告
一、实验目的1. 掌握全加器的基本原理和设计方法。
2. 熟悉使用Quartus II软件进行原理图输入、编译、仿真和下载等操作。
3. 培养学生动手实践能力和创新思维。
二、实验原理全加器是一种能够进行二进制加法运算的数字电路，它能够处理来自低位的进位输入。
全加器由两个半加器和两个或门组成。
其中，两个半加器分别用于处理两个一位二进制数的相加，而两个或门则用于处理来自低位的进位输入。
全加器的输入信号包括三个：两个加数A和B，以及来自低位的进位输入Cin。
输出信号包括两个：和S和进位Cout。
全加器的逻辑表达式如下：S = A ⊕ B ⊕ CinCout = (A ∧ B) ∨ (B ∧ Cin) ∨ (A ∧ Cin)三、实验器材1. Quartus II软件2. FPGA开发板3. 连接线4. 电源四、实验步骤1. 创建工程（1）打开Quartus II软件，选择“File”→“New Project Wizard”创建新工程。
（2）填写工程名称、工程路径等信息，点击“Next”。
（3）选择目标器件，点击“Next”。
（4）选择“Block Diagram/Schematic File”作为工程类型，点击“Next”。
（5）填写工程文件名称，点击“Finish”。
2. 设计全加器原理图（1）在原理图编辑窗口中，双击鼠标左键弹出元件输入对话框。
（2）在对话框右侧打开元件库，找到所需的半加器、或门等元件。
（3）将半加器和或门等元件拖入原理图编辑窗口。
（4）连接元件，形成全加器电路。
3. 编译工程（1）选择“Processing”→“Start Compilation”开始编译。
（2）等待编译完成，检查编译报告。
4. 仿真（1）选择“Simulation”→“Start Simulation”开始仿真。
（2）在仿真窗口中观察波形，验证全加器电路的功能。
5. 下载到FPGA开发板（1）选择“Tools”→“Programmer”打开编程器。
数字逻辑实验报告(全加器)
课程名称：数字逻辑实验实验项目：一位全加器的原理及实现姓名：专业：计算机科学与技术班级：计算机14-8班学号：计算机科学与技术学院实验教学中心2015年12月15日实验项目名称：一位全加器的原理及实现一、实验要求设计一个一位全加器，实现全加器的功能。
二、实验目的掌握一位全加器的设计方法原理和使用，熟悉掌握数字电路设计步骤和方法。
三、实验内容全加器功能分析：全加器是能够计算低位进位的二进制加法电路。
与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器。
全加器有三个输入端：被加数Ai、加数Bi、相邻低位进位Ci-1，两个输出端：本位和Si以及相邻高位进位Ci。
由功能分析，一位全加器真值表如下：输入输出Ci-1 Ai Bi Si Ci0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1由上表可以得到一位全加器各输出的逻辑表达式：由以上2式可以画出逻辑电路图，如下：四、实验步骤 建立一个新的文件夹打开Quartus Ⅱ后，新建工程，输入工程名。
选择仿真器件，器件选择FLEX10K ，芯片选择EPF10K10TC144-4 。
新建“Block Diagram/Schematic File ”文件画逻辑图并编译。
新建“Vector Waveform File ”波形文件，设置好输入的波形，保存文件并分析仿真波形。
选择“Assignments ”->“Pins ”，绑定管脚并编译。
选择“Tools ”->“Programmer ”点击“Start ”下载到芯片并进ii i i i i i i i i i B A C B C A C C B A S ⋅+⋅+⋅=⊕⊕=---111行逻辑验证。
五、实验设备LP-2900逻辑设计实验平台，计算机，QuartusⅡ六、实验结果Ci-1端输入波形周期为200微秒Ai端输入波形周期为100微秒Bi端输入波形周期为50微秒仿真波形如下：经过验证，仿真波形符合设计要求。
一位全加器 实验报告
一位全加器实验报告实验报告：全加器的原理与实验一、实验目的本实验旨在探究全加器的原理及其在数字电路中的应用，通过实际操作加深对全加器的理解，并掌握其工作原理和性能特点。
二、实验器材1. 74LS86集成电路芯片2. 电源3. 示波器4. 逻辑分析仪5. 连接线6. 示波器探头三、实验原理全加器是数字电路中常用的逻辑运算器件，用于实现三个二进制数的相加运算。
全加器由两个半加器和一个进位输入组成，能够实现三个二进制数的相加运算，并输出相应的和与进位。
全加器的工作原理是基于二进制加法的逻辑运算规则，通过逻辑门的组合实现。
四、实验步骤1. 将74LS86集成电路芯片插入实验板中，并连接电源。
2. 将输入端A、B、Cin分别与电源接通，观察输出端Sum和Cout的变化。
3. 使用逻辑分析仪和示波器对输入端和输出端进行观测和分析，记录实验数据。
4. 分别改变输入端A、B、Cin的状态，观察输出端Sum和Cout的变化，记录实验数据。
5. 对实验数据进行分析和总结，验证全加器的工作原理和性能特点。
五、实验结果通过实验观测和数据分析，得出以下结论：1. 全加器能够实现三个二进制数的相加运算，并输出相应的和与进位。
2. 输入端A、B、Cin的状态改变会影响输出端Sum和Cout的变化，符合二进制加法的逻辑运算规则。
3. 74LS86集成电路芯片的性能稳定，能够满足数字电路的应用要求。
六、实验总结本实验通过实际操作加深了对全加器的理解，掌握了全加器的工作原理和性能特点。
全加器作为数字电路中常用的逻辑运算器件，具有重要的应用价值，能够实现二进制加法运算，广泛应用于计算机、通信等领域。
通过本实验的学习，对数字电路和逻辑运算有了更深入的理解，为今后的学习和工作打下了坚实的基础。
七、实验建议在实验过程中，应注意安全操作，避免短路和电路损坏。
同时，对实验数据进行仔细分析和总结，加深对全加器的理解，为今后的学习和应用提供有力支持。
实验一 1位二进制全加器的设计
实验一基于原理图输入法的1位二进制全加器的设计一、实验目的1、学习、掌握QuartusⅡ开发平台的基本使用。
2、学习基于原理图输入设计法设计数字电路的方法，能用原理图输入设计法设计1位二进制半加器、1位二进制全加器。
3、学习EDA-V型实验系统的基本使用方法。
二、实验内容1、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图（最终设计的是1位二进制全加器）。
2、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图，并进行编译。
如有输入错误，修改后再进行编译。
4、根据1位二进制半加器的工作原理，选择输入合适的输入信号和波形及其输出信号，进行仿真，得到器件的输入与输出波形，验证设计是否正确。
5、创建1位二进制半加器的的元件图形符号。
6、用QuartusⅡ原理图输入输入法输入1位二进制半加器的原理框图（要求用半加器及门电路设计），并进行编译，仿真。
7、确定实验箱电源关闭的情况下，连接好下载线，然后打开实验箱电源，对器件进行编程下载。
8、编程下载成功后，关闭实验箱电源，拆除下载线，按器件引脚设定及功能要求，连接好各测试线，进行硬件测试验证。
三、实验预习要求1、学习、掌握QuartusⅡ的基本使用，学习本EDA-V实验开发系统。
2、根据1位二进制半加器、1位二进制全加器的真值表，设计并画出1位二进制半加器的原理框图，由半加器及门电路设计并画出1位二进制全加器的原理框图。
3、根据1位二进制半加器、1位二进制全加器的工作原理，设计并画出它们的输入、输出的理论工作波形。
4、初步制定全加器的引脚锁定。
四、实验要求1、实验原理中详细写出1位二进制半加器、1位二进制全加器的设计过程，及它们的输入、输出的理论工作波形。
2、根据实验内容，详细写出实验的各个步骤，方法。
3、记录实验现象或波形，并与理论值比较、分析。
（如仿真波形与理论工作波形的比较分析，硬件测试与理论真值表的比较分析）。
实验一 1位全加器的设计(修改后)
• 步骤三：编辑全加器的原理图： 步骤三：编辑全加器的原理图：
• 由file->new,打开原理图文件Block Diaoram/Schematic File，并存盘为full_adder.bdf
左键双击原理图编辑窗空白处，弹出如下窗口
• 调入 1）半加器：half_adder, 2）二输入或门：2or, 3）输入，输出引脚
实验一 1位全加器的设计 位全加器的设计
一位全加器的原理分析
• 一位全加器可由两个一位半加器与一个或 门构成，其原理图如下图。
该设计利用层次结构描述法， • 首先设计半加器电路，将其打包为半加器 模块； • 然后在顶层调用半加器模块 半加器模块和ALTERA提供 半加器模块 的二输入或门 输入或门组成全加器电路； 输入或门 • 最后将全加器电路编译下载到实验箱，
输入是 两个加数：ain,bin, 一个进位：cin 这三个输入数据是1位（1bit),可由DE2的 SW0,SW1,SW2提供 为了显示更加清楚，可以将ain,bin,cin的输出引 出到DE2上的红色发光二极管显示，可选用 LEDR0,LEDR1,LEDR2. 输出是： 输出是： 和:sum 进位:cout 输出可由DE2的绿色发光二极管显示，可选用 LEDG0,LEDG1
• 步骤一：建立full_adder的工程 (project)
新建立full_adder工程（project)
设置project相关参数
• 设置project放置的位置及其名称,随后按 Next继续
• 添加文件到工程（project)中，在无相关文件需要 添加的情况下，按Next继续
• 选择FPGA目标器件，根据DE2的平台情况，选 择cyclone II系列的EP2C35F672C6,继续
实验一一位二进制全加器设计实验
大学实验报告学生： 学 号： 专业班级： 中兴101实验类型：■ 验证 □ 综合 □设计 □ 创新 实验日期： 2012 9 28 实验成绩：实验一 一位二进制全加器设计实验一．实验目的（1）掌握Quartus II 的VHDL 文本设计和原理图输入方法设计全过程； （2）熟悉简单组合电路的设计，掌握系统仿真，学会分析硬件测试结果； （3） 熟悉设备和软件，掌握实验操作。
二．实验容与要求（1）在利用VHDL 编辑程序实现半加器和或门，再利用原理图连接半加器和或门完成全加器的设计，熟悉层次设计概念；（2）给出此项设计的仿真波形；（3）参照实验板1K100的引脚号，选定和锁定引脚，编程下载，进行硬件测试。
三．设计思路一个1位全加器可以用两个1位半加器及一个或门连接而成。
而一个1位半加器可由基本门电路组成。
(1) 半加器设计原理能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。
或：只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。
图1为半加器原理图。
其中：a 、b 分别为被加数与加数，作为电路的输入端；so 为两数相加产生的本位和，它和两数相加产生的向高位的进位co 一起作为电路的输出。
半加器的真值表为表1 半加器真值表absoco0 0 0 0 0 1 1 0 1 0 1 0 111由真值表可分别写出和数so ，进位数co 的逻辑函数表达式为：b a b a b a so ⊕=+=--（1）ab co = （2）图1半加器原理图(2) 全加器设计原理除本位两个数相加外，还要加上从低位来的进位数，称为全加器。
图2全加器原理图。
全加器的真值表如下：表2全加器真值表c a b co so0 0 0 0 00 0 1 0 10 1 0 0 10 1 1 1 01 0 0 0 11 0 1 1 01 1 0 1 01 1 1 1 1其中a为加数，b为加数，c为低位向本位的进位，co为本位向高位的进位，so为本位和。
实验一1位全加器电路设计
实验一1位全加器电路的设计一、实验目的1、学会利用Quartus Ⅱ软件的原理图输入方法设计简单的逻辑电路；2、熟悉利用Quartus Ⅱ软件对设计电路进行仿真的方法；3、理解层次化的设计方法。
二、实验内容1、用原理图输入方法设计完成一个半加器电路。
并进行编译与仿真。
2、设计一个由半加器构成1位全加器的原理图电路，并进行编译与仿真。
3、设计一个由1位全加器构成4位加法器的原理图电路，并进行编译与仿真。
三、实验步骤1. 使用Quartus建立工程项目从【开始】>>【程序】>>【ALtera】>>【QuartusII6.0】打开Quartus软件，界面如图1-1示。
图1-1 Quartus软件界面在图1-1中从【File】>>【New Project Wizard...】新建工程项目，出现新建项目向导New Project Wizard 对话框如图1-2所示。
该对话框说明新建工程应该完成的工作。
在图1-2中点击NEXT进入新建项目目录、项目名称和顶层实体对话框，如图1-3 所示，顶层实体名与项目名可以不同，也可以不同。
输入项目目录如E:\0512301\ first、工程项目名称和顶层实体名同为fadder。
图1-2 新建工程向导说明对话框图1-3 新建工程目录、项目名、顶层实体名对话框接着点击NEXT进入新建添加文件对话框如图1-4所示。
这里是新建工程，暂无输入文件，直接点击NEXT进入器件选择对话框如图1-5所示。
这里选择Cyclone 系列的EP1C6Q240C8。
图1-4 新建添加文件对话框图1-5器件选择对话框点击NEXT进入添加第三方EDA开发工具对话框如图1-6所示。
图1-6 添加第三方EDA开发工具对话框本实验只利用Quartus集成环境开发，不使用其它EDA开发工具，直接点击NEXT进入工程信息报告对话框如图1-7所示。
点击Finish完成新建工程项目的建立如图1-8示。
全加器实验报告
全加器实验报告
目录
1. 实验目的
1.1 实验原理
1.1.1 全加器的定义
1.1.2 全加器的结构
1.2 实验器材
1.3 实验步骤
1.4 数据处理与分析
1.5 实验结论
实验目的
本实验旨在通过实验操作，加深对全加器的理解，掌握全加器的工作原理及实际应用。
实验原理
全加器的定义
全加器是一种加法电路，用于实现两个二进制数的相加操作。
它能够接受两个输入信号和一个进位信号，输出一个和以及一个进位信号。
全加器的结构
全加器由两个半加器和一个OR门组成。
半加器用于处理两个输入位的和，另一个输入位用于进位。
OR门用于将两个半加器的结果进行最终相加。
实验器材
- 电源
- 逻辑门集成电路
- 连接线
- 示波器
实验步骤
1. 按照电路图连接逻辑门集成电路和电源。
2. 设定输入信号的值，观察输出信号的变化。
3. 调节进位信号，观察输出信号的变化。
4. 记录实验数据。
数据处理与分析
通过实验数据的记录和分析，我们可以验证全加器的工作原理，理解其逻辑运算过程，进一步加深对加法电路的理解。
实验结论
通过本次实验，我们成功实现了全加器的搭建并观察了其工作原理。
加深了我们对加法电路的理解，为进一步学习数字电路奠定了基础。
实验一 1位全加器电路设计
实验一 1位全加器电路的设计一、实验目的1、学会利用Quartus Ⅱ软件的原理图输入方法设计简单的逻辑电路；2、熟悉利用Quartus Ⅱ软件对设计电路进行仿真的方法；3、理解层次化的设计方法。
二、实验内容1、用原理图输入方法设计完成一个半加器电路。
并进行编译与仿真。
2、设计一个由半加器构成1位全加器的原理图电路，并进行编译与仿真。
3、设计一个由1位全加器构成4位加法器的原理图电路，并进行编译与仿真。
三、实验步骤1. 使用Quartus建立工程项目从【开始】>>【程序】>>【ALtera】>>【QuartusII6.0】打开Quartus软件，界面如图1-1示。
图1-1 Quartus软件界面在图1-1中从【File】>>【New Project Wizard...】新建工程项目，出现新建项目向导New Project Wizard 对话框如图1-2所示。
该对话框说明新建工程应该完成的工作。
在图1-2中点击进入新建项目目录、项目名称和顶层实体对话框，如图1-3 所示，顶层实体名与项目名可以不同，也可以不同。
输入项目目录如E:\0512301\ first、工程项目名称和顶层实体名同为fadder。
图1-2 新建工程向导说明对话框图1-3 新建工程目录、项目名、顶层实体名对话框接着点击进入新建添加文件对话框如图1-4所示。
这里是新建工程，暂无输入文件，直接点击进入器件选择对话框如图1-5所示。
这里选择Cyclone 系列的EP1C6Q240C8。
图1-4 新建添加文件对话框图1-5器件选择对话框点击进入添加第三方EDA开发工具对话框如图1-6所示。
图1-6 添加第三方EDA开发工具对话框本实验只利用Quartus集成环境开发，不使用其它EDA开发工具，进入工程信息报告对话框如图1-7所示。
点击完成新建工程项目的建立如图1-8示。
图1-7工程信息报告对话框图1-8工程项目建立完成界面2、新建半加器原理图文件在图1-8中从【File】>>【New.】打开新建文件对话框如图1-9所示。
全加器的设计实验报告
全加器的设计实验报告《全加器的设计实验报告》摘要：本实验旨在设计并实现一个全加器电路，用于对两个二进制数进行加法运算。
通过实验，我们成功地设计了一个全加器电路，并进行了验证和测试。
实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。
引言：全加器是数字电路中常用的逻辑电路之一，用于对两个二进制数进行加法运算。
它由两个半加器和一个或门组成，能够实现对两个二进制数的加法运算，并输出相应的结果。
在本次实验中，我们将设计并实现一个全加器电路，并对其进行验证和测试。
设计与实现：首先，我们根据全加器的逻辑功能和真值表，设计了相应的电路图。
然后，我们选择适当的逻辑门和触发器进行电路的实现。
在实验中，我们采用了集成电路来实现全加器电路，并通过连接适当的引脚，将其组成一个完整的电路。
最后，我们对电路进行了验证和测试，确保其能够正确地进行加法运算。
实验结果：经过验证和测试，我们成功地实现了一个全加器电路，并对其进行了测试。
实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。
在不同的输入条件下，我们都得到了正确的输出结果，证明了该全加器的正确性和可靠性。
结论：通过本次实验，我们成功地设计并实现了一个全加器电路，并对其进行了验证和测试。
实验结果表明，该全加器能够正确地对两个二进制数进行加法运算，并输出正确的结果。
这为我们进一步深入理解数字电路和逻辑电路提供了重要的实践基础。
同时，我们也发现了一些问题和改进的空间，为今后的研究和实践提供了有益的启示。
希望通过本次实验，能够对数字电路的设计与实现有更深入的理解。
全加器实验总结
全加器实验总结引言：全加器是数字电路中的基本组件之一，它用来实现二进制加法运算。
全加器通过对输入信号进行逻辑运算，将两个二进制数字相加，并输出相应的结果。
在本次实验中，我们通过搭建一个全加器电路，对其进行了测试和验证，掌握了全加器的工作原理和应用。
一、实验目的本次实验的主要目的是研究全加器的工作原理，理解其逻辑运算和加法运算的过程。
通过设计和搭建全加器电路，掌握其实际应用和功能。
二、实验设备和材料1. 电路板2. 电子元器件（包括逻辑门、开关等）3. 示波器4. 电源供应器三、实验步骤1. 检查电路板和电子元器件的连接是否正确，确保没有短路或接触不良的问题。
2. 根据课程设计要求，选择适当的逻辑门和开关进行连接，并进行必要的调试。
3. 打开电源供应器，给电路板提供所需的工作电压。
4. 分别输入不同的二进制数字，观察输出端的信号变化。
5. 借助示波器，对输入和输出信号进行波形分析和判断，并与理论结果进行对比。
四、实验结果和分析在实验过程中，我们成功搭建了一个全加器电路，并进行了测试。
通过输入不同的二进制数字，我们观察到了输出端的相应变化。
当输入为0和0时，输出结果为0；当输入为0和1，或者1和0时，输出结果为1；当输入为1和1时，输出结果为10，其中的0作为当前位的输出，而1作为进位。
根据实验结果，我们可以得出以下结论：1. 全加器的逻辑运算符合二进制数的加法运算规则，能够正确地实现数字的相加。
2. 全加器的输出结果为两位二进制数，其中的低位作为当前位的输出，而高位作为进位输出。
3. 全加器的工作原理是通过逻辑门的组合，将输入信号进行逻辑运算，并得到相应的结果输出。
五、实验总结本次实验对于全加器的实际应用和工作原理有了更深入的了解。
通过自己动手搭建电路并进行测试，我们对全加器的逻辑运算和加法运算有了更深刻的认识。
通过本次实验，我还意识到了以下几个方面的问题和改进措施：1. 在实验过程中，应更加仔细地检查电路板和元器件的连接，以避免引发不必要的错误。
实验二1位全加器的设计（VHDL）
实验二1位全加器的设计（VHDL）
实验二1位全加器的设计（VHDL）
一、实验目的
1、掌握MAX+PLUSII 10.2软件的使用流程。
2、掌握设计文本输入方法。
3、熟悉ZY11EDA13BE型实验箱的开关按键模块，LED显示模块。
二、实验内容
在MAX+PLUSII 10.2软件中使用文本输入方法设计并实现一个1位全加器。
三、实验仪器
1、ZY11EDA13BE型实验箱通用编程模块，配置模块，开关按键模块，LED显示模块。
2、并口延长线，JTAG延长线。
3、安装MAX+PLUSII 10.2软件的PC机。
四、实验原理
根据实验一的全加器原理，用VHDL分别描述半加器和或门，使用元件例化语句实现全加器的描述。
五、实验注意事项：
实验指导书中所有实验内容都是针对主板系统的核心芯片EP1K30QC208-2来设计的，实验原理中提供了管脚分配情况，管脚分配好后必须通过成功编译才可以下载配置。
六、实验步骤：
步骤1：为本项工程设计建立文件夹。
步骤2：输入设计项目原理图，并存盘。
步骤3：将设计项目设置成工程文件：
步骤4:选择目标器件并编译
步骤5：时序仿真
步骤6：创建默认的逻辑符号：选莱单File\Create Default Symbol（只在底层设计中使用）。
步骤7：引脚锁定
步骤8：连接设备：
步骤9：下载配置文件到目标芯片。
步骤10：逻辑验证
七、实验报告
1、列出半加器和全加器的真值表。
2、列举出不同方式的VHDL1位全加器的描述。
实验报告1位全加器
实验报告1位全加器实验目的通过设计1位全加器，了解全加器的工作原理及其在数字电路中的应用。
实验原理全加器是一种组合逻辑电路，用于在数字电路中实现两个二进制数的相加操作。
一个1位全加器可以实现三个输入（两个加数和一个进位）和两个输出（和值和进位）。
在二进制相加中，进位是指相加时产生的额外的一位，用于表示进位至下一位的情况。
1位全加器的真值表如下所示：A B Cin S Cout:-: :-: :: :-: :-:0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1其中，A和B为两个二进制输入，Cin为进位输入，S为和值输出，Cout为进位输出。
实验材料和设备- 逻辑门集成电路：AND门、OR门、XOR门、NAND门、NOR门、XNOR 门- 逻辑门芯片数据手册（Datasheet）- 面包板- 连接线- 电流表实验步骤1. 根据1位全加器的真值表，分析其逻辑关系，并画出电路原理图。
2. 从数据手册中选定合适的集成电路芯片，确定每个输入和输出所对应的引脚。
3. 将所需的逻辑门芯片插入面包板，并根据电路原理图连接各个引脚。
4. 使用连接线将芯片的输入与实验电路中的输入连接，将芯片的输出与实验电路中的输出连接。
5. 将输入接通电源，通过读取输出并观察实验现象，验证1位全加器的正确性。
6. 测量电路中的电流值，以了解电路的功耗情况。
实验结果与分析根据1位全加器的真值表，我们设计了如下电路原理图：通过实验，我们输入了不同的二进制加数和进位，同时观察了和值和进位的输出情况。
实验结果与真值表完全相符，说明1位全加器的设计与实现是正确的。
实验中还测量了电路的电流值，在实际应用中，电路的功耗是一个非常重要的指标。
通过了解电路的功耗情况，可以合理选择电路中逻辑门芯片的类型，以达到节约电能的目的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
整理人 尼克 实验一一位二进制全加器设计实验目录实验一Protel DXP 2004认识实验 (1)实验二两级阻容耦合三极管放大电路原理图设计 (1)实验三原理图元件库建立与调用 (3)实验四两级阻容耦合三极管放大电路PCB图设计 (5)实验五集成电路的逻辑功能测试 (7)实验六组合逻辑电路分析与设计 (12)实验七Quartus II 的使用 (17)实验八组合逻辑器件设计 (17)实验九组合电路设计 (25)实验一 Protel DXP 2004 认识实验一、实验目的1.掌握Prot e l DXP 2004 的安装、启动和关闭。
2.了解Protel DXP 2004 主窗口的组成和各部分的作用。
3.掌握Prot e l DXP 2004 工程和文件的新建、保存、打开。
二、实验内容与步骤1、Protel_DXP_2004 的安装(1)用虚拟光驱软件打开Protel_DXP_2004.iso 文件(2)运行setup\Setup.exe 文件，安装Protel DXP 2004(3) 运行破解程序后，点击“导入模版”，先导入一个ini文件模版（如果要生成单机版的License选择Unified Nexar-Protel License.ini；要生成网络版的License选择Unified Nexar-Protel Network License.ini），然后修改里面的参数：TransactorName=Your Name（将“Your Name”替换为你想要注册的用户名）；SerialNumber=0000000（如果你只有一台计算机，那么这个可以不用修改，如果有两台以上的计算机且连成局域网，那么请保证每个License文件中的SerialNumber=为不同的值。
修改完成后点击“生成协议文件”，任意输入一个文件名（文件后缀为.alf）保存，程序会在相应目录中生成1个License文件。
点击“替换密钥”，选取DXP.exe （在DXP 2004安装目录里，默认路径为C:\Program Files\Altium2004\）,程序会自动替换文件中的公开密钥。
将前面生成的License文件拷贝至DXP 2004安装目录里（默认路径为C:\Program Files\Altium2004\）授权完成。
（4）打开Protel 在左上角DXP 菜单下的Preference 菜单项里，选中Use localize resources 后关闭Protel_DXP_2004，重新打开软件变为简体中文版本。
2、Protel_DXP_2004 的卸载卸载Protel_DXP_2004 的具体步骤如下：（1）在Windows 的“开始”菜单中选择“设置/控制面板”，然后在控制面板中选择“添加/删除程序”选项，将弹出对话框。
从中选择DXP 2004 应用软件。
（2）单击删除”按钮，将弹出对话框，询问用户是否真的要删除程序。
（3）单击“是”按钮，开始卸载。
在卸载过程中，若想终止卸载，可单击“取消”按钮。
3、Protel_DXP_2004 的启动启动Protel_DXP_2004 的方法有以下几种：（1）单击任务栏上的“开始”按钮，在调出的“开始”菜单组中单击“DXP 2004”菜单项。
（2）单击任务栏上的“开始”→“程序（P）”→“Altium”→“DXP 2004”菜单项进行启动。
（3）直接在桌面上双击DXP 2004 快捷图标。
启动主应用程序之后，系统即可进入设计主窗口。
4、Protel_DXP_2004 的关闭关闭Protel_DXP_2004 主程序的方法有：（1）选择“File”菜单，然后在弹出的下拉菜单组中选择“Exit”菜单项。
（2）单击主窗口标题栏上的“退出”按钮。
（3）按下ALT+ F4 组合键。
在退出Protel DXP2004 主程序时，如果修改了文档而没有保存，则会出现一个对话框，询问用户是否保存文件。
若要保存文件，单击“Yes”按钮；若不想保存文件，单击“No”按钮；若想退出的操作，单击“Cancel”按钮。
5、设计文件的创建（1）打开Protel DXP，熟悉Protel DXP 的界面组成，更改工作面板的显示方式。
（2）新建工程文件，并在指定目录下保存为“练习1.PrjPCB”。
（3）在该工程文件中新建印制电路板文件，并保存为“印制电路图1.PcbDOC”。
（4）在该工程文件中新建原理图文件，并保存为“练习原理图1.SCHDOC”。
（5）关闭Protel DXP 2004，再次打开原保存的工程文件“练习1.PrjPCB”。
(6) 向原理图中放置阻值为3.2k 的电阻、容量为1 微法的电容、型号为1N4007 的二极管、型号为2N3904 三极管、单刀单掷开关和4 脚连接器。
提示：电阻（RES2）、电容（CAP）、二极管（DIODE）、三极管（NPN）、单刀单掷开关（SW- SPST）在Miscellaneous Devices.IntLib 元件库中, 4 脚连接器(HDR1×4)在Miscellaneous Connectors.IntLib 元件库中。
图1 常用元件符号(7)向电路图中输入文字"这是我的第一个原理图!"，注意将字体改为粗体，字号为三号。
提示：利用PLACE 菜单放置文字按钮，然后使用键盘上的Tab 键，在弹出的窗口输入需要输入的文字，然后单击Change 按钮更改字号和字型。
实验二两级阻容耦合三极管放大电路原理图设计一、实验目的1、理解原理图的一般设计流程和基本原则2、掌握原理图图纸的设置方法3、掌握原理图库的添加和移除4、掌握原理图元件的放置、位置调整、属性设置、删除、复制、粘贴、选取操作方法5、掌握原理图元件的连线方法，节点放置方法6、掌握电源和接地符号的放置方法二、实验内容绘制两级阻容耦合三极管放大电路原理图如图1所示。
图2两级阻容耦合三极管放大电路原理图三、实验步骤1、启动P rotel DXP 2004，新建工程文件，并保存为“两级放大.PRJPCB”。
2、新建原理图文件，并保存为“两级放大.SCHDOC ”3、设置图纸参数。
将图纸设 A 号，显示标准标题栏，可视栅格为 10，捕捉栅格设为20，电气栅格设为 7。
4、先移除元件库 Miscellaneous Devices.IntLib ，再将其添加到库文件面板中。
表 1 给出了该电路每个元件样本、元件标号、所属元件库数据。
表15、设置元件属性。
在元件放置后，用鼠标双击相应元件出现元件属性菜单更改元件标号及名称（型号规格）。
6、调整元件位置,注意布局合理。
7、连线。
根据电路原理，在元件引脚之间连线。
注意连线平直。
8、放置节点。
一般情“T ”字连接处的节点是在我们连线时由系统自动放置的（相关设置应有效），而所有“十”字连接处的节点必须手动放置。
9、放置输入输出点、电源、地，均使用 P ower Objects 工具菜单即可画出。
10、放置注释文字。
放置图中的注释文字“+12V ”。
11、电路的修饰及整理。
在电路绘制基本完成以后，还需进行相关整理，使其更加规范整洁。
12、保存文件。
四、注意事项对于较复杂的电路而言，放置元件、调整位置及连线等步骤经常是反复交叉进行的，不 一定有上述非常明确的步骤。
五、思考题为什么放置元件前应先加载相应的元件库？实验三原理图元件库建立与调用一、实验目的1、熟悉元件库编辑器2、掌握原理图元件库的创建、新元件的绘制3、掌握新建原理图元件库的调用方法二、实验内容（1）在继电器控制系统中，经常需要图1所示的元件，试建立元件库，利用元件库编辑器提供的制作工具，画出这些元件。
图1继电器控制系统常用元件（2）利用元件库编辑器提供的制作工具，来绘制（创建）一个 8 脚集成电路，并将它保存在“schlibl.lib”元件库中，绘制的实例如图 2所示。
图2集成电路实例三、实验步骤（1）1．新建工程文件，并保存为“原理图库.PRJPCB”。
2．执行菜单命令【File】/【New】/【Schematic Library】,将在项目文件下新建并保存为“新建原理图库 1.SCHLIB”的原理图库文件，并自动进入原理图库文件编辑器。
3．执行菜单 Tools/New Component 建立新元件。
执行菜单 Tools/Copy Component 拷贝元件。
执行菜单 Tools/Rename Component 更改元件名。
在库文件面板中添加该元件库。
（2）1、点击菜单“File\New”命令，从编辑器选择框中选中原理图元件库编辑器，然后双击库文件图标，默认名为“schlib.lib”，进入原理图元件库编辑工作界面。
2、使用菜单命令“View\Zoom In”或按 PageUp键将元件绘图页的四个象限相交点处放大到足够程度。
3、用菜单命令“Place\Rectangle”绘制一个直角矩形。
4、绘制元件的引脚。
5、编辑各管脚属性。
6、保存已绘制好的元件。
四、注意事项在绘制元器件时注意尺寸的把握，不要过大或过小。
五、思考题1、如何对元件位置进行移动和旋转调整？2、怎样编辑原有库中的元件？实验四两级阻容耦合三极管放大电路 PCB图设计一、实验目的1、学会元件封装的放置2、熟练掌握P CB 绘图工具3、熟悉手工布局、布线二、实验内容设计两级阻容耦合三极管放大电路的P CB 图如图7所示。
要求尺寸为120mm(4760mil)×40mm(1580mil)两级阻容耦合三极管放大电路的P CB 图三、实验步骤1、启动 Protel DXP 2004，新建文件“两级阻容耦合三极管放大电路.PCB”，进入 PCB图编辑界面。
2、手动规划电路板尺寸。
3、放置元件封装及其他一些实体，并设置元件属性、调整元件位置。
表中给出了该电路所需元件的封装形式、标号及所属元件库数据。
3、按照电路原理图进行布线。
4、观看 PCB 板 3D 效果四、思考题如何添加中间信号层和内部板层？如果想调整工作层的位置应如何操作？实验五集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。
2、掌握集成逻辑门的逻辑功能。
3、掌握集成与非门的测试方法。
二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。
54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。
所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。
74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。