数字电路实验指导书

第一章单元实验

实验一逻辑门电路的研究

一、实验目的：

1．分析“门”的逻辑功能。

2．分析“门”的控制功能。

3．熟悉门电路的逻辑交换及其功能的测试方法。

二、实验使用仪器和器件：

1．数字逻辑电路学习机一台。

2．万用表一块。

三、实验内容和步骤：

1．TTL集成门逻辑功能的测试：

⑴“与非门”逻辑功能的测试：

在学习机上插入74LS10芯片，任选一个三输入端“与非门”按表1完成逻辑功能的测试（输入“1”态可悬空或接5V，“0”态接地）。

表1

⑵用“与或非”门实现Z=AB+C的逻辑功能：

在学习机上插入74LS54芯片，做Z=AB+C逻辑功能的测试，完成表2的功能测试并记录。

表2

注意：测试前应将与或非门不用的与门组做适当处理。 2．“门”控制功能的测试： ⑴“与非”门控制功能的测试：

按图1接线，设A 为信号输入端，输入单脉冲，B 为控制端接控制逻辑电平“0”或“1”。输出端Z 接发光二极管（LED ）进行状态显示，高电平时亮。按表3进行测试，总结“封门”“开门”的规律。

图1 “与非门”控制功能测试电路

表3

⑵用“与非门”组成下列电路，并测试它们的功能

“或”门：Z=A+B

“与”门：Z=AB

“或非”门：Z=A+B

“与或”门：Z=AB+CD

要求：画出电路图和测试记录表格，并完成逻辑功能的测试，总结控制功能的规律。

四、预习要求：

要求认真阅读实验指导书并完成要求自拟的实验电路和测试记录表格，本实验属于一般验证性实验，学生应对所有测试表的结果可预先填好，实验时只做验证，且可做到胸中有数，防止盲目性，增加自觉性。

五、实验报告要求：

总结“与非”、“与”、“或”、“或非”门的控制功能。

六、思考题：

1．为什么TTL与非门的输入端悬空则相当于输入逻辑“1”电平，CMOS与非门能否这样处理？

2．与或非门不用的与门组如何处理？

实验二组合逻辑电路设计

一、实验目的：

1．学会用集成TTL门构成组合逻辑电路。

2．通过实验手段实现所设计的电路。

二、实验内容：

1.设计全加器：用双四选一数据选择器74LS153与门电路结合设计加法器

设A为被加数,B为加数,C n-1为上位进位输入，F为A+B的结果，Cn为本位进位输出。

1)功能真值表如下：

A B C n-1 F C n

0 0 0 0 0

1 0 0 1 0

0 1 0 1 0

1 1 0 0 1

0 0 1 1 0

1 0 1 0 1

0 1 1 0 1

1 1 1 1 1

2)给出表达式

3）画出逻辑电路图

4）根据实验结果，完成加法器波形图：（始终频率由大到小应为被加数，加数，进位输入。

F

Cn

2.设计一个能完成如下功能的发电机组供电控制电路：

某工厂有四台用电设备：A、B、C、D其中

A设备用电5KW

B设备用电10KW

C设备用电12KW

D设备用电18KW

使用过程中不允许A、B两台用电设备同时使用。

现有供电机组三台：

x容量10KW

y容量15KW

z容量20KW

为了节约能源，要求按用电状况合理启动供电机组，设计出供电机组控制逻辑（1表示供电和用电，0表示不供电不用电）。用与非与非式实现。

三、实验前的准备：

1．复习组合电路的设计方法。

2．根据任务要求设计逻辑电路，拟定实验步骤，提出器材名单。

3．复习组合电路竞争冒险现象产生的原因及消除方法。

四、实验报告要求：

1．写出设计过程，画出电路逻辑图，记录实验验证结果。

2．总结实验中所出现的问题，分析原因及解决方法。

3．分析所设计的电路能否出现竞争冒险现象。

实验三集成触发器

一、实验目的：

掌握基本RS、JK、D及T'触发器的逻辑功能。

二、实验任务与步骤：

1．基本RS触发器逻辑功能的测试：

基本RS触发器常与机械按钮开关相配合构成去弹跳按钮开关，用以产生单脉冲做单脉冲源使用。学习机上使用的单脉冲就是这样产生的。如图3所示，图4则表明它不能给出清晰的单脉冲。

图3 基本RS触发器

图4 简单逻辑开关给出的有弹跳信号

按表4完成图3电路的功能测试，SW按钮开关可用一端接地的引线代替，将引线的另一端由S端移向R端一次，相当于手按了一下SW按钮开关。R、S上的“－”号表明低电平激励，高电平不起作用。

表4

2．集成JK触发器

图5是JK触发器的逻辑符号图，其中：

S D为异步置位端，小圆圈表示低电平有效。

R D为异步清除（复位）端。JK为同步控制输入端。它们只有在S D，R D为高电平时才起作用，JK的状态将告诉触发器在下一个时钟脉冲作用时该怎样动作。请注意CP输入端的小圆圈代表CP脉冲下降沿起作用。三角符号表示该触发器为边沿触发。如果JK端超过一个，它们之间是J1、J2……相与或K1、K2……相与的关系，这将为实现不同的控制逻辑提供了方便。

图5 JK触发器逻辑符号

(1)异步置位、复位功能测试:

按照表5完成JK触发器异步置位和异步复位功能的测试。

表5 异步动作表

注意：74LS112芯片的PR 端为S d 端，CLR 端为R d 端。 (2)同步JK 功能的测试：

请按表6完成同步JK 功能的测试： `

表6 同步工作的JK 功能表（同步表）禁止方式 复位方式 置位方式 反复方式

注：t n 表示时钟脉冲来到前的时刻；

t n+1则是指时钟脉冲向低电平跳变之后的某时刻。

(3)将JK 触发器接成计数器工作状态（T'触发器）：

CP 端输入方波信号观察输入和输出端（Q 、Q ）的波形，并将它们画在同一张方格纸上，注意它们的相位关系与时间关系。 3．集成D 触发器：

集成D 触发器逻辑符号如图6所示。 完成下列实验任务：

(1)异步置位端S D 和异步复位端R D 功能测试：

图6 D 触发器逻辑符号