《计算机组成原理》第03章在线测试
计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯ (2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理 第3章 习题参考答案
计算机组成原理第3章习题参考答案1. （1）B （2）D （3）B （4）C （5）D （6）C （7）A （8）B2. 解：（1）0.00111 （2）0.11001 （3）-0.101003. 解：[X+Y]变补 = （312022）8[X-Y]变补= （110000）8 溢出（两符号位01）4. 解：（运算过程请参考书中例题）（1）1，101011000010（2）0，000011010010（3）1，000011010010（4）0，0110001110015. 解：（运算过程请参考书中例题）（1）[X/Y]原=1，11000；余=0.10101*2-5=1，11010；余=0.11010*2-5（2）[X/Y]原=1，10000；余=0.01011*2-5（3）[X/Y]原（4）溢出6. 答：原码一位乘法运算过程中，每一步相加的和有可能往前有进位，所以部分积的符号位用一位，以保留往前的进位，然后再进行右移操作；原码两位乘法中的运算过程使用了补码运算，由于有乘2运算，也就是往左移操作，每一步相加的和有可能往前有进位，且有可能影响两个符号位，所以部分积的符号位要三位，以保留往前的进位，然后进行右移操作时可以根据最高符号位确定往右补的编码。
7. 答：运算器的基本结构应包括以下几个部分：(1) 能实现算术和逻辑运算功能的部件ALU；(2) 存放待加工的信息或加工后的结果信息的通用寄存器组；(3) 按操作要求控制数据输入的部件：多路开关或数据锁存器；(4) 按操作要求控制数据输出的部件：输出移位和多路开关；(5) 计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的。
8. 答：浮点加减运算的运算步骤包括：对阶、求和、规格化、舍入、溢出判断。
规则及示例请见书中“浮点加减法运算”一节。
9. 解：原码加减交替法的规则是：当余数为正时，商上1，余数左移一位，减除数绝对值得新余数；当余数为负时，商上0，余数左移一位，加除数绝对值得新余数。
计算机组成原理第三章运算方法与运算器(含答案)
第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。
《计算机组成原理》第3章习题答案
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理第三章练习题
第3章内部存储器二．选择题1．主（内）存用来存放 D 。
A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。
A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。
A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。
A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。
A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。
A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。
A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。
A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。
A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。
A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。
A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。
A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。
(完整版)计算机组成原理第3章习题参考答案
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理习题第三章
第三章一．填空题1.在多级存储体系中，cache的主要功能是，虚拟存储器的主要功能是。
2.SRAM靠存储信息，DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和。
4.一个512KB的存储器，其地址线和数据线的总和是。
5.若RAM芯片里有1024个单元，用单译码方式，地址译码器有条输出线；用双译码方式，地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的。
7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息，按存取时间由快至慢排列，其顺序是。
8. 、和组成三级存储系统，分级的目的是。
9.动态半导体存储器的刷新一般有和两种方式，之所以刷新是因为。
10.用1K×1位的存储芯片组成容量为64K×8位的存储器，共需片，若将这些芯片分装在几块板上，设每块板的容量为4K×8 位，则该存储器所需的地址码总位数是，其中位用于选板，位用于选片，位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器，其速度匹配，其容量与有关。
13.Cache是一种存储器，用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级，并将和分开设置。
14.计算机系统中常用到的存储器有：（1）SRAM，（2）DRAM，（3）Flash，（4）EPROM，（5）硬盘存储器，(6)软盘存储器。
其中非易失的存储器有：具有在线能力的有；可以单字节修改的有：可以快速读出的存储器包括。
15.反映存储器性能的三个指标是、、和，为了解决这三方面的矛盾，计算机采用体系结构。
16.存储器的带宽是指，如果存储周期为T M，存储字长为n位则存储器带宽位，常用的单位是或。
为了加大存储器的带宽可采用、和。
17.一个四路组相联的Cache共有64块，主存共有8192块，每块32个字。
则主存地址中的主存字块标记为位，组地址为位，字块内地址为位。
《计算机组成原理教学资料》参考答案(第三章).doc
参考答案(笫三章)1、(1) 220X(32/8) = 4 MB(2)位扩展:32 b/8 b = 4(片) 字扩展：220/512k = 2 (模块) 故需要4x2二8片(3)两个模块需2个片选信号，故需1位地址经地址译码后进行两个模块的片选。
2、(1)每个模块板的容量为1024k,每个字为64位而存储器的容量为226X 64位，故需226/ 1024k = 64个模块板。
(2)每个模块中采用字位扩展方式，需(1024k / 256k) x(64b/16b)=16 片256k x 16b 的DRAM。
(3)主存共需16x64= 1024 片256k x 16b 的DRAM。
CPU发出的26位地址中，高6位进行地址译码后进行64 个模块板的片选，低20位地址作为模块内的字地址选择其中的某个字。
(2)、根据已知条件，CPU 在lus 内至少访存一次，而整个存储器的 平均读/写周期为0.5us,如果采用集中刷新，有64us 的死时间，肯定 不行；如果采用分散刷新，则每lus 只能访存一次，也不行；所以采 用异步式刷新方式。
假设16K*1位的DRAM 芯片用128*128矩阵存储元构成，刷新 时只对128行进行异步方式刷新，则刷新间隔为2ms/128=15.6us,可 取刷新信号周期15uso刷新一遍所用时间=15us *128 = 1.92ms4、(1) (1024 k/128 k)x(32/8) = 32 片A14地址怎译码cs16Kx8bCPUDo~D3i(3)如果选择一个行地址进行刷新，刷新地址为A 。
〜A 8,因此这一 行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期。
刷新方式可釆用：在8ms 中进行512次刷新操作的集中式刷新方式, 或按8ms/512=15.5us 刷新一次的异步刷新方式。
6、(1) 每次从ROM 中读出的数据为16位，因此数据寄存器为16位 (2) CPU 发出的地址位数为17位(128K=217), 17地址中高2位经 过地址译码进行4个存储模块的片选，低15位打入ROM 的地址驱 动电路，CPUcscsAn 地址CS 16Kx8b 模块8128Kx8b 模块116Kx8b 模块7故地址寄存器需17位。
计算机组成原理第三章习题答案
(1)000000Q
因为指令的最高位为0，故 为直接寻址，EA=A。
指令中的形式地址为00Q ，因主存容量为215个单元，主 存地址共15位，所以 EA=00000Q。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
地址 内容 00000 100002 00001 046710 00002 054304 00003 100000 00004 102543 00005 100001 00006 063215 00007 077710 00010 100005
(2)若采用直接/间接寻址方式，将增加 了一位直接/间接标志，地址码部分为9位， 指令直接寻址的范围为29=0.5K字，指令可 寻址范围为整个主存空间216=64K字。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
16位Biblioteka OPZ＠/CZ/C A
6位
10位
(3)若采用页面寻址方式，将增加一位Z/C
如果单操作数指令也仅取1条，则无操
作数指令的数目还可以增多，但实现比较麻 烦。具体的条数：
216 – 212 – 26
其中212 为表示某条二地址指令占用的 编码数，26为表示某条单地址指令占用的编 码数。
2008.10
北京理工大学计算机科学技术学院
习题讲评
计算机组成原理
3-4 设某机为定长指令字结构，指令长度12位 ，每个地址码占3位，试提出一种分配方案 ，使该指令系统包含：4条三地址指令，8条 二地址指令，180条单地址指令。
011 了XX1X01～YY11Y1三Z个ZZ扩
100 000 展XX窗X口YYY 8条二地址指令
计算机组成原理第三章部分课后题答案（唐朔飞版）
计算机组成原理第三章部分课后题答案（唐朔飞版）3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？总线分类方式：·按数据传送方式：并行传输总线、串行传输总线·按总线使用范围：计算机（包括外设）总线、测控总线、网络通信总线·按连接部件：片内总线、系统总线、通信总线系统总线：是指CPU、主存、I/O设备各大部件之间的信息传输线。
系统总线分类：·数据总线：用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关·地址总线：主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方·控制总线：用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输3.4 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感？总线上的信息传送是由主设备启动的，若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。
集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感，且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2，…，n的顺序降序排列，且固定不变2、计数也可以从上一次计数的终止点开始，即是一中循环方法，此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置，故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活（通过程序改变）3、控制线数量多，总线控制更复杂3.5 解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。
计算机组成原理第3章习题参考答案.doc
第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
计算机组成原理第三章课后题参考答案.doc
第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。
3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。
(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。
如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。
试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。
《计算机组成原理》第3章习题答案
第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。
通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。
2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。
例如，前述零地址和一地址的加法指令。
3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。
单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。
无操作数指令的最大指令数：216一212一26。
其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。
此时双操作数和单操作数指令各仅有1条。
4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。
解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。
计算机组成原理 第三章 答案
第3章6 7 １１．设某机字长３２位，CPU 有３２个３２位的通用寄存器，设计一个能容纳６４种操作的单字长指令系统。
（１）如果是存储器间接寻址方式的寄存器－存储器型指令，能直接寻址的最大主存空间是多少？（２）如果采用通用寄存器作为基址寄存器，能直接寻址的最大主存空间又是多少？解：因为计算机中共有６４条指令，所以操作码占６位；３２个通用寄存器，寄存器编号占５位；其余部分为地址码或标志位。
（１）如果是存储器间接寻址方式的寄存器－存储器型指令，操作码６位，寄存器编号５位，间址标志１位，地址码２０位，直接寻址的最大主存空间是２２０字。
（２）如果采用通用寄存器作为基址寄存器，EA ＝（Rb ）＋ A ，能直接寻址的最大主存空间是２３２字。
１２．已知某小型机字长为１６位，其双操作数指令的格式如下：０５６７８１５OP R A其中：OP 为操作码，R 为通用寄存器地址。
试说明下列各种情况下能访问的最大主存区域有多少机器字？（１） A 为立即数。
（２） A 为直接主存单元地址。
（３） A 为间接地址（非多重间址）。
（４） A 为变址寻址的形式地址，假定变址寄存器为R１（字长为１６位）。
解：（１）１个机器字。
（２）２５６个机器字。
（３）６５５３６个机器字。
（４）６５５３６个机器字。
１３．计算下列４条指令的有效地址（指令长度为１６位）。
（１）００００００Q（２）１０００００Q（３）１７０７１０Q（４）０１２３０５Q假定：上述４条指令均用八进制书写，指令的最左边是一位间址指示位＠（＠＝０，直接寻址；＠＝１，间接寻址），且具有多重间访功能；指令的最右边两位为形式地址；主存容量２１５单元，表３唱４为有关主存单元的内容（八进制）。
计算机组成原理教师用书6 8 表3唱4 习题13 的表格地址内容０００００１００００２００００１０４６７１０００００２０５４３０４００００３１０００００００００４１０２５４３００００５１００００１００００６０６３２１５００００７０７７７１００００１０１００００５解：（１）００００００Q因为指令的最高位为０，故为直接寻址，EA ＝A ＝０００００Q 。
计算机组成原理第三章答案
正确答案：A你选对了
解析： A、片内总线、系统总线和通信总线为按连接部件不同对总线的分类。存储总线为在单总线基础上又开辟出的一条CPU与主存之间的总线。
2单选(1分)
DMA总线用于___之间交换信息
得分/总分
A.
CPU与主存
B.
I/O设备间
得分/总分
A.
(1)是半互锁 (2)是不互锁 (3)是全互锁
B.
(1)是不互锁 (2)是半互锁 (3)是全互锁
1.00/1.00
C.
(1)是不互锁 (2)是全互锁 (3)是半互锁
D.
(1)是全互锁 (2)是不互锁 (3)是是半互锁
正确答案：B你选对了
得分/总分
A.
链式查询方式
B.
计时器定时查询方式
C.
都可以
D.
独立请求方式
1.00/1.00
正确答案：D你选对了
解析： D、链式查询方式和计时器定时查询方式其优先次序是固定的，设计时可以更改，设计完成后则不能更改。独立请求方式使用排队电路来判优，可通过编程来改变优先次序。
总线带宽
1.00/1.00
C.
信号线数
D.
总线复用
正确答案：B你选对了
解析： B、总线性能包括总线宽度、总线带宽、时钟同步/异步、总线复用、信号线数、总线控制方式及负载能力等。其中总线带宽衡量总线本身所能达到的最高传输速率。
5单选(1分)
以下几种总线判优控制方式中，响应速度快，优先次序控制灵活，但控制线数量多，总线控制更为复杂的是___
解析： A、有效数据为为8位，则比特率为1200*（8/11）=872.72bps
《计算机组成原理》第三章课后题参考答案
第三章课后习题参考答案1．有一个具有20位地址和32位字长的存储器，问：（1）该存储器能存储多少个字节的信息？（2）如果存储器由512K×8位SRAM芯片组成，需要多少芯片？（3）需要多少位地址作芯片选择？解：（1）∵ 220= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（1024K/512K）×（32/8）= 8（片）（3）需要1位地址作为芯片选择。
3．用16K×8位的DRAM芯片组成64K×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。
(2) 设DRAM芯片存储体结构为128行，每行为128×8个存储元。
如单元刷新间隔不超过2ms，存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？解：（1）组成64K×32位存储器需存储芯片数为N=（64K/16K）×（32位/8位）=16（片）每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15 A14经2：4译码器产生片选信号，逻辑框图如下所示：（2）根据已知条件，CPU在1us内至少访存一次，而整个存储器的平均读/写周期为0.5us，如果采用集中刷新，有64us的死时间，肯定不行；所以采用分散式刷新方式：设16K×8位存储芯片的阵列结构为128行×128列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=15.6(s) 取存储周期的整数倍15.5s(0.5的整数倍)则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为tMAXt MAX＝15.5×2－0.5＝30.5 (μS)对全部存储单元刷新一遍所需时间为tRt R＝0.5×128=64 (μS)4．有一个1024K×32位的存储器，由128K×8位DRAM芯片构成。
计算机组成原理第03章在线测试
计算机组成原理第03章在线测试《计算机组成原理》第03章在线测试剩余时间：57:24答题须知：1、本卷满分20分。
2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。
3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。
第一题、单项选择题（每题1分，5道题共5分）1、运算器虽有许多部件组成,但核心部分是＿＿＿＿＿＿。
A、数据总线B、算数逻辑运算单元C、多路开关D、通用寄存器2、在定点二进制运算器中,减法运算一般通过＿＿＿＿＿＿来实现。
A、原码运算的二进制减法器B、补码运算的二进制减法器C、补码运算的十进制加法器D、补码运算的二进制加法器3、四片74181ALU和一片74181CLA器件相配合,具有如下进位传递功能：＿＿＿＿＿＿。
A、行波进位B、组内先行进位,组间先行进位C、组内先行进位,组间行波进位D、组内行波进位,组间先行进位4、在定点运算器中，无论采用双符号位还是单符号位,必须有＿＿＿＿＿＿，它一般用＿＿＿＿＿＿来实现。
A、译码电路，与非门B、编码电路，或非门C、溢出判断电路，异或门D、移位电路，与或非门5、在定点数运算中产生溢出的原因是＿＿＿＿＿＿。
A、运算过程中最高位产生了进位或借位B、参加运算的操作数超过了机器的表示范围C、运算的结果的操作数超过了机器的表示范围D、寄存器的位数太少，不得不舍弃最低有效位第二题、多项选择题（每题2分，5道题共10分）1、运算器由哪几部分组成A、能实现算术和逻辑运算功能的部件ALUB、存放待加工的信息或加工后的结果信息的通用寄存器组C、按操作要求控制数据输入的部件：多路开关或数据锁存器D、按操作要求控制数据输出的部件：输出移位和多路开关E、计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与发送器通常是由三态门构成的2、浮点加减运算的运算步骤有哪些A、对阶B、求和C、规格化D、舍入E、溢出判断3、原码加减交替法的规则是：A、当余数为正时，商上1，余数左移一位，减除数绝对值得新余数B、当余数为负时，商上0，余数左移一位，加除数绝对值得新余数C、当余数为正时，商上1，余数右移一位，减除数绝对值得新余数D、当余数为负时，商上0，余数右移一位，加除数绝对值得新余数4、BCD码中的有权码包括：A、2421码B、模4码C、84-2-1码D、余3码5、原码一位乘法中，部分积的符号位需要几位A、1B、2C、3D、4第三题、判断题（每题1分，5道题共5分）1、只有定点数运算才有可能溢出,浮点数运算不会产生溢出正确错误2、只有带符号数的运算才有可能产生溢出正确错误3、在浮点数的运算中、阶码和尾数运算是分别进行的，将二个浮点数的运算转换成四个定点数的相关运算。
《计算机组成原理》第01-10章在线测试答案
《计算机组成原理》第01章在线测试《计算机组成原理》第01章在线测试剩余时间：59:54答题须知：1、本卷满分20分。
2、答完题后，请一定要单击下面的“交卷”按钮交卷，否则无法记录本试卷的成绩。
3、在交卷之前，不要刷新本网页，否则你的答题结果将会被清空。
第一题、单项选择题（每题1分，5道题共5分）1、完整的计算机系统应包括＿＿＿＿＿＿。
A、运算器、存储器、控制器B、外部设备和主机C、主机和实用程序D、配套的硬件设备和软件系统2、计算机系统中的存储器系统是指＿＿＿＿＿＿。
A、RAM存储器B、ROM存储器C、主存储器D、主存储器和外存储器3、冯•诺依曼机工作方式的基本特点是＿＿＿＿＿＿。
A、多指令流单数据流B、按地址访问并顺序执行指令C、堆栈操作D、存储器按内部选择地址4、邮局把信件进行自动分拣，使用的计算机技术是＿＿＿＿＿＿。
A、机器翻译B、自然语言理解C、模式识别D、机器证明5、计算机高级程序语言一般分为编译型和解释型两类，在Java、Fortran和C语言中，属于编译语言的是＿＿＿＿＿＿。
A、全部B、FortranC、CD、Fortran和C第二题、多项选择题（每题2分，5道题共10分）1、冯•诺依曼原理的基本思想是：A、采用二进制形式表示数据和指令。
指令由操作码和地址码组成。
B、将程序和数据存放在存储器中，使计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。
C、指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。
D、计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。
2、计算机总线结构分为：A、单总线结构B、双总线结构C、多总线结构D、全总线结构3、理解计算机的概念，应从以下几个方面：A、以电子器件为物质基础，即研究的对象是电子数字计算机（Digital Computer）B、不需要人的直接干预，说明具有自动化能力，其前提是存储程序C、处理各种数字化信息，计算机以二进制编码作为数字化编码及运算的基础D、具有算逻运算能力，基本运算操作是算术和逻辑运算E、计算机是快速工具，主要取决于两个因素：一是电子器件，二是存储程序F、由硬件和软件组成4、目前常见的系统软件有：A、操作系统B、各种语言处理程序C、数据库管理系统D、各种服务性程序5、计算机系统的主要技术指标有：A、机器字长B、数据通路宽度C、主存储器容量D、运算速度第三题、判断题（每题1分，5道题共5分）1、任何可以由软件实现的操作也可以由硬件来实现正确错误2、固件就功能而言类似于软件，而从形态来说又类似于硬件正确错误3、在计算机系统的层次结构中，微程序级属于硬件级,其他四级都是软件级正确错误4、面向高级语言的机器是完全可以实现的正确错误5、电子数字计算机中处理的信息是在时间上离散的数字量，运算的过程是不连续的；电子模拟计算机中处理的信息是连续变化的物理量，运算的过程是连续的。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《计算机组成原理》第03章在线测试
A B
C D 、在定点数运算中产生溢出的原因是＿＿＿＿＿＿
A、运算过程中最高位产生了进位或借位
B
范围
C、运算的结果的操作数超过了机器的表示范围
D 有效位
A、运算结果的绝对值小于机器所能表示的最小绝对值
B 负数
C、运算的结果小于机器所能表示的最小
正数
D
A B
C种逻辑运算功能D
、若浮点数尾数用补码表示，则运算结果是否为规格化的条件是＿＿＿＿＿＿。
A B
C、数符与尾数小数点后第一位数字相异D
C、按操作要求控制数据输入的部件：多路开关或数据锁存器
D、按操作要求控制数据输出的部件：输出移位和多路开关
E、计算器与其它部件进行信息传送的总线以及总线接收器与发送器；总线接收器与
发送器通常是由三态门构成的
2、浮点加减运算的运算步骤有哪些？
A、对阶
B、求和
C、规格化
D、舍入
E、溢出判断
3、原码加减交替法的规则是：
A、当余数为正时，商上1，余数左移一位，减除数绝对值得新余数
B、当余数为负时，商上0，余数左移一位，加除数绝对值得新余数
C、当余数为正时，商上1，余数右移一位，减除数绝对值得新余数
D、当余数为负时，商上0，余数右移一位，加除数绝对值得新余数
4、BCD码中的有权码包括：
A、2421码
B、模4码
C、84-2-1码
D、余3码
5、原码一位乘法中，部分积的符号位需要几位？
A、1
B、2
C、3
正确错误
、只有带符号数的运算才有可能产生溢出
正确错误
、将两个正数相加有可能产生溢出
正确错误
、在浮点数的运算中、阶码和尾数运算是分别进行的，将二个浮点数的运算转换成四个定点数的相关运算。
正确错误
、运算器的主要功能是对数据的加工和处理。
正确错误。