04陈阳 基于VHDL的键盘扫描及显示电路.

课程设计(论文)题目名称基于VHDL的键盘扫描及显示电路课程名称专业课程设计III学生姓名陈阳学号1041301004系、专业信息工程系、电子信息工程指导教师王少杰2013年11月05日运VHDL硬件描述语言和图形设计综合方法，实现了4×4键盘扫描电路的程序设计，通过运用QuartusⅡ软件平台生成电路符号，建立波形文件，设置输入端口，实现模拟仿真，得到仿真波形图。

FPGA/ CPLD 在数字系统设计中的广泛应用,影响到了生产生活的各个方面。

在FPGA/ CPLD 的设计开发中,VHDL 语言作为一种主流的硬件描述语言,具有设计效率高, 可靠性好, 易读易懂等诸多优点。

作为一种功能强大的FPGA/ CPLD 数字系统开发环境,Altera 公司推出的Quart us Ⅱ,为设计者提供了一种与结构无关的设计环境,使设计者能方便地进行设计输入、快速处理和器件编程,为使用V HDL 语言进行FPGA/ CPLD 设计提供了极大的便利。

矩阵键盘作为一种常用的数据输入设备,在各种电子设备上有着广泛的应用,通过7 段数码管将按键数值进行显示也是一种常用的数据显示方式。

在设计机械式矩阵键盘控制电路时,按键防抖和按键数据的译码显示是两个重要方面。

关键字：VHDL QuartusⅡ；数码管；FPGA/ CPLD；译码器摘要 (I)第2章方案设计 (1)1.1 题目分析 (1)2.2 矩阵键盘及显示电路设计路 (1)2.3 EDA技术的基本特征 (1)第3章电路设计 (2)2.1矩阵键盘及显示电路的实现 (2)2.2矩阵键盘及显示电路的电路符号 (2)2.3数码管显示译码模块设计 (2)第4章程序设计 (4)3.1键盘扫描模块程序、原理图及仿真波形 (4)3.2整体电路程序 (9)第5章仿真及结果 (11)第6章结束语 (12)参考文献......................................... . (13)第1章前言1.1EDA技术的介绍EDA是Electronic Design Automation的缩写，中文译为电子设计自动化，是现代电子设计技术的有力工具。

迄今为止，EDA技术没有精确的定义，我们可以这样来认识，EDA技术就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。

而EDA技术的发展又以计算机科学、微电子技术的发展为基础，并且融合了应用电子技术、智能技术以及计算机图形学、拓扑学、计算数学等众多最新成果发展而来的。

1.2EDA技术的发展从20世纪70年代，人们就已经开始基于计算机开发出一些软件工具帮助设计者完成电路系统的设计任务，以替代传统的手工设计的方法，随着计算机软件和硬件技术水平的提高，EDA技术也不断进步，大致经历了下面三个发展阶段: （1）CAD阶段：20世纪70年代至80年代初，由于电子技术软件的功能较弱和个人计算机的普及度不高，人们主要借助于计算机对所设计的电路的性能进行模拟和预测；完成简单的版图绘制和PCB布局。

这是EDA技术发展的早起阶段。

（2）CAE阶段：20世纪80年代至90年代初，由于人们在设计方法学、设计工具集成优化方面取得了长足的进步，使得集成电路规模逐渐扩大，电子系统设计也逐步复杂，与CAD相比，又增加了电路功能设计和结构设计、工程设计、原理图输入、逻辑仿真、电路分析、自动布局布线、PCB后分析等功能。

由此EDA 进入CAE阶段。

（3）EDA阶段：20世纪90年代以来，由于微电子工艺的显著发展，促进了电子设计工具的不断改善。

尤其是进入21世纪以后，EDA技术得到了更快的发展。

使得EDA技术广泛应用于各个领域，IP核的SoC设计技术日趋成熟、SoPC技术步入实用化阶段、高速DSP实现成为了可能、复杂电子系统的设计和验证更加高效。

1.3EDA技术的发展趋势随着人们对设备功能和成本要求的越来越苛刻，EDA技术也在不断改进，就目前而言，EDA技术有以下三个大的发展趋势。

（1）高性能的EDA工具将得到进一步发展随着市场的需求增长，超大规模集成技术不断提高，超深亚微米（VDSM）工艺已经走向成熟；IC生产线的投资更为巨大，可编程逻辑器件开始进入传统的ASIC市场；电子系统成本降低，系统体积减小，设计效率提高，EDA工具盒IP核广泛应用；自动化和智能化程度不断提高，计算机硬件平台性能的不断提高为SoC设计提第2章方案设计1.1题目分析本次课程设计题目为4×4键盘扫描电路的设计。

要求通过查阅相关书籍资料，熟悉和初步掌握VHDL语言的语法及其功能，根据要求首先进行理论上的分析，深入分析4×4键盘扫描电路的原理，然后根据分析结果设计程序，进行上机的调试，通过Quartus4.1以上软件进行仿真，并记录仿真的结果。

1.2 矩阵键盘及显示电路设计思路矩阵键盘及显示电路能够将机械式4×4矩阵键盘的按键值依次显示到8个7段数码管上，每次新的按键值显示在最右端的第O号数码管上，原有第0～6号数码管显示的数值整体左移到第1～7号数码管上显示，见图1。

总体而言，矩阵键盘及显示电路的设计可分为4个部分：(1)矩阵键盘的行及列的扫描控制和译码。

该设计所使用的键盘是通过将列扫描信号作为输入信号，控制行扫描信号输出，然后根据行及列的扫描结果进行译码。

(2)机械式按键的防抖设计。

由于机械式按键在按下和弹起的过程中均有5～10 ms的信号抖动时间，在信号抖动时间内无法有效判断按键值，因此按键的防抖设计是非常关键的，也是该设计的一个重点。

(3)按键数值的移位寄存。

由于该设计需要在8个数码管上依次显示前后共8次按键的数值，因此对已有数据的存储和调用也是该设计的重点所在。

(4)数码管的扫描和译码显示。

由于该设计使用了8个数码管，因此需要对每个数码管进行扫描控制，并根据按键值对每个数码管进行7段数码管的译码显示。

1.3 设计思路1、循环输出行信号，检测列信号输入，将行列信号相并。

2、译键值。

3、去抖动。

在译没一个键值后，为了防止抖动，加了一个计算环节，一旦检测到列信号后，译码，紧跟着进入计数环节，此时键抖动不会进入其他环节，这样可以防止抖动。

４、数码管译码、循环显示。

电路的具体功能罗列如下：1) 采用4×4矩阵键盘作为操作数和操作符的输入设备。

2) 采用2位8段数码管作为输出显示设备，显示按下的数字及简单能。

3) 由于所有键盘在按下或者弹起的时候均有按键抖动，所以应该采用去抖电路，当检测到有按键按下去的时候，应该延时20ms后，再进行检测，如果仍有键盘按键被按下去的话，则进行键盘读值。

第3章电路设计2.1 矩阵键盘及显示电路的实现本文所设计的矩阵键盘及显示电路的电路符号如图2所示。

其中，clk为时钟信号输入端(频率可为1 024～32 768Hz);start为清零控制端;kbrow为列扫描信号输入端;kbeol为行扫描信号输出端;scan为数码管地址扫描信号输出端;seg7为数码管显示信号输出端。

2.1.矩阵键盘及显示电路的电路符号4×4键盘扫描电路的电路符号如图2所示。

其中clk1为时钟信号输入端，start1为开始信号输入端，kbcol1[3..0]为行扫描信号输出端，kbrow 1[3..0]为列扫描信号输入端，seg71[7..0]为八段显示控制信号输出端，scan1[2..0]为数码管地址选择控制信号输出端。

图2-12.3数码管显示译码模块设计数码管显示译码电路主要用来对实际的二进制数据装换为8段数码管的实际显示控制码，采用两个2位的8段共阴极数码管，数码管的显示方式有两种：静态显示和动态显示。

具体如下:静态显示方式：所谓静态显示就是指无论是多少位数码管，同时处于显示状态。

静态显示的优点是：数码管显示无闪烁，亮度高，软件控制比较容易；缺点是：需要的硬件电路较多（每一个数码管都需要一个锁存器），将造成很大的不便，同时由于所有数码管都处于被点亮状态，所以需要的电流很大，当数码管的数量增多时，对电源的要求也就随之增高。

所以，在大部分的硬件电路设计中，很少采用静态显示方式。

动态显示方式：所谓动态显示，是指无论在任何时刻只有一个数码管处于显示状态，每个数码管轮流显示。

动态显示的优点是：硬件电路简单（数码管越多，这个优势越明显），由于每个时刻只有一个数码管被点亮，所以所有数码管消耗的电流较小；缺点是：数码管亮度不如静态显示时的亮度高，例如有8个数码管，以1秒为单位，每个数码管点亮的时间只有1/8秒，所以亮度较低；如果刷新率较低，会出现闪烁现象；如果数码管直接与单片机连接，软件控制上会比较麻烦等。

显示译码方式如下：1) 时钟上升沿到来时分别对位选和段选进行译码。

2) 将输入的2bite位选数据译码成4比特数据控制数码管的2位，由于是共阴极数码管要选定相应的数码管则使该位位低电平，其它位为高电平即可，如：0000译码为0111_1111，对应于实验板上的左边第一位数码管。

3) 将输入的4bite段选数据译码为8比特数据控制8个LED的亮灭，最高位接A,最低位接小数点位DP。

若要显示0则对应的译码为8’b1111_1100。

第4章程序设计4×4键盘扫描电路用VHDL语言描述，全部代码由五个模块组成，其代码分别如下：3.1键盘扫描模块程序、原理图及仿真波形library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity saomiao isport( en: out std_logic;state: out std_logic_vector(1 downto 0);clk : in std_logic;kbrow : in std_logic_vector(3 downto 0);kbcol : out std_logic_vector(3 downto 0) );End saomiao ;architecture one of saomiao issignal count:std_logic_vector(1 downto 0);beginprocess (clk , kbrow)beginen <= not ( kbrow(0) or kbrow(1) or kbrow(2) or kbrow(3) );if( clk'event and clk='1') thenif not ( kbrow(0) or kbrow(1) or kbrow(2) or kbrow(3) )='1' thencount <=count + 1;end if;end if;end process;process(clk)beginif clk'event and clk='1' thencase count iswhen "00" => kbcol<= "0001";state <= "00"; when "01" => kbcol <= "0010";state <= "01"; when "10" => kbcol<= "0100";state <= "10"; when "11" => kbcol<= "1000";state <= "11"; when others => kbcol <="1111";end case;end process;End;图3-1按键数值输出模块：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity shuju isport( at : out std_logic_vector(3 downto 0);tate: in std_logic_vector(1 downto 0);clk : in std_logic;brow : in std_logic_vector(3 downto 0));End shuju ;architecture one of shuju is Beginprocess(clk)beginif clk'event and clk='1' thencase tate iswhen "00"=>case brow iswhen "0001"=>at<="1111";when "0010"=>at<="1110";when "0100"=>at<="1101";When "1000"=> at<="1100";when others=>null;end case;when "01"=>case brow iswhen "0001"=>at<="1011";when "0010"=>at<="1010";when "0100"=>at<="1001";When "1000" => at<="1000";when others=>null;end case;when "10"=>case brow iswhen "0001"=>at<="0111";when "0010"=>at<="0110";when "0100"=>at<="0101";When "1000"=> at<="0100";when others=>null;end case;when "11"=>Case brow isWhen "0001"=> at<="0011";When "0010" => at <="0010";When "0100" => at <="0001";When "1000" => at <="0000";when others=>null;end case;end case;end if ;end process;End;图3-23.2整体电路程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity keyboard isport(start1 : in std_logic;Clk1 : in std_logic;kbrow1 : in std_logic_vector(3 downto 0);scan1 : out std_logic_vector(2 downto 0);kbcol1: out std_logic_vector(3 downto 0); seg71 : out std_logic_vector(7 downto 0));End keyboard ;architecture one of keyboard isComponent saomiaoport( en: out std_logic;state: out std_logic_vector(1 downto 0);clk : in std_logic;kbrow : in std_logic_vector(3 downto 0);kbcol : out std_logic_vector(3 downto 0) );End component;Component shujuport( at : out std_logic_vector(3 downto 0);tate: in std_logic_vector(1 downto 0);clk : in std_logic;brow : in std_logic_vector(3 downto 0));End component;Component dizfenpport( n: in std_logic;da : in std_logic_vector(3 downto 0);data : out std_logic_vector(3 downto 0);start : in std_logic;clk : in std_logic;scan : out std_logic_vector(2 downto 0) );End Component;Component yimaport( data : in std_logic_vector(3 downto 0);seg7 : out std_logic_vector(7 downto 0));End Component ;Signal a: std_logic;signal b:std_logic_vector(1 downto 0);signal c,d:std_logic_vector(3 downto 0);BeginU1: saomiao port map( clk=> clk1 , kbrow => kbrow1,kbcol=> kbcol1,en=> a,state=> b);U2: shuju port map(clk =>clk1, brow =>kbrow1, at => c, tate =>b );U3: dizfenp port map(n =>a, da=>c,data=>d,start =>start1, clk => clk1, scan => scan1);U4: yima port map(data=>d, seg7=> seg71);End architecture one ;第5章仿真及结果用QuartusⅡ软件平台对设计进行模拟仿真，得到4×4键盘扫描电路功能仿真结果如图3所示，时序仿真结果如图4所示。