第二章Cadence的原理图设计
Cadence--原理图的设计2
线进行连接,则需要在A图纸和B图纸上分别放置两 个“页面连接器”,而且两个图纸上的页面连接器 的名称应该完全一致,这样才能表示它们之间的连 接关系。
层次式电路原理图设计
现代电路设计往往采用“由顶而下”的设计方法
(其实不仅仅是电路设计,程序设计、结构设计等, 也常常采用“由顶而下”的方法),层次式原理图 就适应了这种设计思想。
Cadence—原理图设计2
原理图的类型
平坦式电路原理图设计
层次式电路原理图设计
平坦式电路原理图设计
平坦式电路原理图,就相当于把一张大的原理图切
割成若干份,而每张图纸就是切割后的小图,同时 各个图纸之间是通过“页面连接器”相互连接的。 放置页面连接器时,首先点击
比如在A图纸的电路与B图纸的电路之间,有两条连
在层次式电路原理主图中,反映各个 子图之间的连接关系;子图反映内部具体的电路。
我们的设计最好采用先设计主图,并由主图中的子
图块生成子图,再绘制子图电路。这样的设计方法 是典型的“由顶而下”的设计方法。
绘制子图块,点击
绘制子图的对话框
课堂作业
1、完成一个平坦式原理图
2、完成一个层次式原理图
检查调试至无错
在这之后,我们应该绘制该子图所对应的具体电路,
在此过程中,接口的位置也可以根据需要进行移动。
创建完成后项目管理器和信息输出可以看见主图、
子图以及接口的信息。
模块一
模块二
模块三
在绘制了所有子图的电路之后,按照以前的步骤,
还需要进行DRC校验、元件重新编号、元件封装的 设置、生成网络表等工作。
在主图上画出了子图块之后,还要给它填上接口,添
加接口的方法是,首先点击子图块,使其处于被选中 的状态,然后点击 图标。
[整理]CADENCE原理图与PCB设计说明.
内部资料请勿外传CADENCE原理图与PCB设计说明(第1版)目录序言 (1)第一章系统简介 (2)1.1 系统组成 (2)1.1.1 库 (2)1.1.2 原理图输入 (2)1.1.3 设计转换和修改管理 (2)1.1.4 物理设计与加工数据的生成 (3)1.1.5 高速PCB规划设计环境 (3)1.2 Cadence设计流程 (3)第二章Cadence安装 (4)2.1安装步骤 (4)2.2 LICENSE设置 (7)2.3 库映射 (7)2.4 修改cds.lib文件,设置原理图库: (8)2.5 编辑ENV文件,设置PCB库: (9)第三章CADENCE库管理 (11)3.1 中兴EDA库管理系统 (11)3.2 CADENCE库结构 (13)3.2.1 原理图(Concept HDL)库结构: (13)3.2.2 PCB库结构: (13)第四章项目管理器 (15)4.1 项目管理的概念 (15)4.2 创建或打开一个项目 (15)4.3 原理图库的添加: (16)4.4 填写设计(Design)名称 (17)4.5 增加新的Design(设计) (18)4.6 项目的目录结构 (18)第五章原理图设计 (20)5.1 图纸版面设置 (20)5.1.1 图纸统一格式设置 (20)5.1.2 栅格设置 (22)5.2Concept-HDL的启动 (23)5.3添加元件 (24)5.3.1 逻辑方式添加器件 (24)5.3.2 物理方式添加器件 (25)5.4画线 (26)5.4.1 Draw方式 (26)5.4.2 Route方式 (27)5.5 添加信号名 (27)5.6 画总线 (28)5.7 信号名命名规则 (29)5.8 元件位号 (31)5.8.1 元件位号手工标注 (31)5.8.2 元件位号的自动标注 (32)5.8.3 元件位号的自动排序 (33)5.9 Cadence属性 (34)5.10 组操作 (36)5.10.1 组定义: (36)5.10.2 组命名 (36)5.10.3 组操作 (37)5.11 常用命令 (38)5.11.1 常用的快捷键 (38)5.11.2 检查连接关系 (39)5.11.3 点画命令 (39)5.11.4 查找元件和网络 (39)5.11.5 两个不同网络名的网络连接的方法 (40)5.11.6 错误检查 (40)5.11.7 检查Cadence原理图单个网络名 (40)5.11.8 对隐藏了电源和地腿的器件定义电源和地信号 (41)5.12 增加新的原理图页 (41)5.13 原理图多页面操作 (42)5.14 信号的页区位置交叉标注(Cross Reference) (42)5.14.1 信号的页区位置交叉标注(Cross Reference)的作用 (42)5.14.2 交叉标注需注意的几点: (43)5.14.3 信号的交叉标注(Cross Refrence)的方法 (43)5.14.4 层次设计中出模块信号的交叉标注 (43)5.14.5 出页信号的交叉标注的要求 (44)5.15 在不同的project下实现原理图拷贝 (44)5.16 打印图纸 (47)5.17 自动生成料单 (48)5.18 原理图归档 (50)5.19 原理图评审 (51)第六章从原理图到PCB (52)6.1从原理图到PCB的实现 (52)6.1 .1 原理图到PCB的转换过程: (52)第七章PCB设计 (55)7.1 导入数据 (55)7.2 Allegro用户界面 (55)7.2.1 控制面板的作用 (56)7.2.2 工具栏的显示 (57)7.3 Layout准备 (58)7.3.1 创建PCB图的物理外形 (58)7.3.1.2 在Allegro界面下创建板外框: (61)7.3.2 设置板图尺寸参数 (62)7.3.3 设置版图的栅格值: (63)7.3.4 设置板图选项 (63)7.3.5 设置PCB板的叠层 (64)7.3.6 设置约束条件 (65)7.3.6.1 设置板的缺省间距: (65)7.3.6.2 设置扩展的距离规则 (66)7.3.6.3 设置扩展的物理规则 (69)7.3.6.4 编辑属性 (69)7.3.7 可视性和颜色设置 (70)7.4 PCB布局 (70)7.5 PCB布线: (73)7.6 添加过孔和替换过孔 (74)7.6.1 添加过孔 (74)7.6.2 替换过孔 (75)7.7 优化走线 (76)7.8 覆铜处理 (77)7.8.1 阴版覆铜 (77)7.8.2 阳版覆铜 (78)7.9 分割电源平面 (79)7.10 位号标注 (83)7.11 加测试点 (83)7.12 DRC检查 (83)7.13 生成报告文件 (84)7.14 V ALOR检查 (85)7.15 生成光绘文件和钻孔文件 (85)7.15.1 生成光圈文件(art-aper.txt),即D码表 (85)7.15.2 生成钻孔文件 (86)7.15.3 生成光绘文件 (86)7.15.3.1 在Artwork中加入所需的层 (86)7.15.3.2 生成光绘文件 (90)7.16 PCB评审 (92)第八章公司的PCB设计规范 (93)序言Cadence软件是我们公司统一使用的原理图设计、PCB设计、高速仿真的EDA工具。
CADENCE 培训(原理图设计二)
原理图设计(二)1.检查从属关系display-attachments(F4)2.属性重新连接text-reattach3.全局变量:信号名后加\G,或信号名前加/或!4.成组操作5.添加属性PATH,LOCATION, BODY_NAME, SIG_NAME6.添加或插入页要在某页图纸下添加一页File—Edit Page/Symbol—Add New Page也可以把某页另存为下一页File—Save as7.删除页删除某页使用File—Remove删除后要使用File—Save All8.Copy页在File—open下选择一个要打开的窗口在原窗口group creat下选矩形或多边形,选择要拷贝的内容在window菜单下回到新打开的窗口,将内容贴入即可9. 原理图展开层次和原理图设计中,为对设计全局进行跟踪、查找,方法:tool――expand design 展开后可以对全部原理图的器件和网络进行查找tool—global find10. 层次设计top-down方法:首先用block-add画出一个矩形框,默认名是block1,然后用block rename改名,再用block add pin添加管脚,然后分配信号名,再从standard库里添加inport和outport端口。
选择file open,将块名作为cell,选schmatic作为view,点击open即可。
down-top方法先在原理图中添加inport和outport端口在tools-generate view,在view和cell里都选择sym,然后done然后可将新符号在ADD里作为一个器件添加层次设计结束后若有修改可用genview命令刷新。
11. 如何把一个机器的设计挪到另一个机器先把对方的工作目录全部拷贝到本地修改cds.lib的内容,修改库名称和路径在concept hdl expert ――setup里,设置库路径。
Cadence软件学习:绘制原理图
Cadence软件学习:绘制原理图基本操作:1、 Place Part(P):放置元件2、 Place wire(W):连接相连的pin脚3、 Place Auto wire:自动连线4、 Place bus(B):总线连接5、 Place junction(J):交叉点连接,两条wire相交有两种连接关系:连或不连,加J为连6、Place bus entry(E):可以理解为总线入口,有bus必有entry7、 Place net alias(N):相当于wire,用于连接距离远的Pin 脚,仅限于同一page电气连接8、 Place power(F):放置电源9、 Place ground(G):放置地10、 Place off-page connector:类似alias,但alias仅用于同一页面,而off-page用于不同页面之间的电气连接11、Place no connect(X):用于无电气连接的pin脚,不放会报错12、 Place text(T):放置文本常用操作:1、按住Ctrl滚动鼠标滚轮放大缩小原理图(以鼠标指针为中心);直接滚动鼠标滚轮上下移动;按住Shift滚动左右移动2、改变原理图尺寸大小:options->Schematic Page Properties->Page Size3、旋转器件:放置器件前直接按R可旋转,放置后选中按R旋转4、选中单个或者多个器件,按住Ctrl,鼠标左键在选择器件上按住拖动可复制所选器件5、连线时改变连线角度需先按shift键6、元件镜像:选定后V键(垂直)和H键(水平)7、鼠标右键选End mode结束当前操作8、连线时,终点如不是管脚脚,双击结束9、管脚之间不要直接相连,通过线连接以防出错(软件设置不允许连接的方法:Options/Preferences->Miscellaneous->Wire Drag 打钩去掉)10、总线命名规则:后期处理:1、浏览原理图:选中 .dsn , edit->browse可以浏览parts、nets等,主要检查是否有漏掉的信息,双击可以打开原理图并高亮显示所选内容2、元件替换和更新:右键需要修改的元件,选择Replace cache 或Update CacheReplace cache:用于替换Update Cache:用于更新1、 Cleanup Cache:右键Design Cache选择Cleanup Cache 用于检测Design Cache与原理图是否一致,并删除多余的内容2、移动:默认连线与移动元件一同移动,按住Alt 移动仅元件移动3、自动编号:右键.dsn 选Annotate 。
第二章Cadence的原理图设计讲诉
第二章 Cadence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具,一套是Design Entry HDL,另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL 是Cadence公司原本的原理图设计软件,可以用于芯片电路和板级电路的设计,其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起,进行综合设计;而Design Entry CIS主要用于常规的板级电路设计,Design Entry CIS原本是OrCAD公司的产品,OrCAD公司后来被Cadence公司收购,于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用,在业界有很高的知名度,利用Design Entry CIS原理图设计软件可以进行简单的(只有单张图纸构成的)电路原理图设计,也可以进行(由多张图纸拼接而成的)平坦式电路原理图设计,还可以进行(多张图纸按一定层次关系构成的)层次式电路原理图设计。
在本章中,我们首先学习简单的电路原理图设计,然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板,学习简单电路原理图的设计,同时在此过程中,还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着,我们将围绕一块ARM-7核心实验板,进行平坦式和层次式电路原理图的设计,而该核心板是配套于ARM-7实验箱。
在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS一.启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB 16.2→Design Entry CIS”,如下图所示:这时将弹出如下对话框:图2-2 选择工作内容在这里我们选择“OrCAD Capture CIS”一项,点击“OK”按钮后,就实际启动了Design Entry CIS,出现如下界面:图2-3 OrCAD Capture CIS软件界面与大多数软件一样,OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的。
cadence教程IC设计工具原理课件
21
EDA概述
CADENCE
• EDA应用于三方面: 印制电路板的设计(PCB) 可编程数字系统设计(CPLD、 FPGA、SOPC) IC设计(ASIC, Soc)
26
EDA概述
CADENCE
• EDA主要供应商:
VHDL仿真 行为综合 逻辑综合 可测性设计 低功耗设计 布局布线
后仿真
Cadence Vantage Synopsys Synopsys Alta Synopsys Compass Mentor Graphics Synopsys Sunrise Compass Synopsys Epic Cadence Avant! Mentor Graphics Synopsys Cadence Compass IKOS Vantage
(4)物理版图设计和验证工具(Cadence公司的Virtuoso Layout Editor,Synopsys公司的ComsSE ,Tanner公司的 L-edit)
(5)模拟电路编辑与仿真(Synopsys公司的HSpice , Cadence公司的Spectre Simulator ,Tanner公司的S-edit)
第一章 IC设计基础
CADENCE
• 集成电路设计就是根据电路功能和性能 的要求,在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下,尽量减小芯片面积,降低设计 成本,缩短设计周期以保全全局优化, 设计出满足要求的集成电路。其最终的 输出是掩模版图,通过制版和工艺流片 得到所需的集成电路。
• 缺点:会有一定比例的后续工序无法适应软核IP设计, 从而造成一定程度的软核IP修正,在性能上有较大的 不可预知性。
Cadence原理图绘制流程.
第一章设计流程传统的硬件系统设计流程如图1-1所示,由于系统速率较低,整个系统基本工作在集中参数模型下,因此各个设计阶段之间的影响很小。
设计人员只需要了解本阶段的基本知识及设计方法即可。
但是随着工艺水平的不断提高,系统速率快速的提升,系统的实际行为和理想模型之间的差距越来越大,各设计阶段之间的影响也越来越显著。
为了保证设计的正确性,设计流程也因此有所变动,如图1-2所示,主要体现在增加了系统的前仿真和后仿真。
通过两次仿真的结果来预测系统在分布参数的情况下是否能够工作正常,减少失败的可能性。
细化并调整以上原理图设计阶段的流程,并结合我们的实际情况,原理图设计阶段应该包括如下几个过程:1、 阅读相关资料和器件手册在这个阶段应该阅读的资料包括,系统的详细设计、数据流分析、各器件手册、器件成本等。
2、 选择器件并开始建库在这个阶段应该基本完成从主器件到各种辅助器件的选择工作,并根据选择结果申请建库。
3、 确认器件资料并完成详细设计框图为保证器件的选择符合系统的要求,在这一阶段需要完成各部分电路具体连接方式的设计框图,同时再次确认器件的相关参数符合系统的要求,并能够和其他器件正确配合。
4、 编写相关文档这些文档可以包括:器件选择原因、可替换器件列表、器件间的连接框图、相关设计的来源(参考设计、曾验证过的设计等),参数选择说明,高速连接线及其它信息说明。
5、 完成EPLD 内部逻辑设计,并充分考虑可扩展性。
在编写相关文档的的同时需要完成EPLD内部逻辑的设计,确定器件容量及连接方式可行。
6、使用Concept-HDL绘制原理图7、检查原理图及相关文档确保其一致性。
以上流程中并未包括前仿真的相关内容,在设计中可以根据实际情况,有选择的对部分重要连线作相关仿真,也可以根据I/O的阻抗,上升下降沿变化规律等信息简单分析判断。
此流程中的各部分具体要求、注意事项、相关经验和技巧有待进一步完善。
第二章Concept-HDL的使用运行Concept-HDL后将会出现类似如下界面。
Cadence原理图库设计
Cadence原理图库设计一.工具及库文件目录结构Cadence提供Part Developer库开发工具供大家建原理图库使用。
Cadence 的元件库必具备如下文件目录结构为:Library----------cell----------view(包括Sym_1,Entity,Chips,Part-table)Sym_1:存放元件符号Entity:存放元件端口的高层语言描述Chips:存放元件的物理封装说明和属性Part-table:存放元件的附加属性,用于构造企业特定部件我们可以通过定义或修改上述几个文件的内容来创建和修改一个元件库,但通过以下几个步骤来创建元件库则更直观可靠一些。
二.定义逻辑管脚在打开或新建的Project Manager中,如图示,打开Part Developer。
然后出现如下画面,点击Create New,下图新菜单中提示大家选择库路径,新建库元件名称及器件类型。
点击ok后,Part Developer首先让大家输入元件的逻辑管脚。
一个原理图符号可以有标量管脚和矢量管脚。
标量管脚在符号中有确定位置,便于检查信号与管脚的对应,但矢量管脚却可使原理图更简洁,适用于多位总线管脚。
点击上图中的Edit,编辑器会让我们对首或尾带有数字的字符串的多种输入方式(A1; 1A; 1A1)进行选择,一但选定,编辑器即可对同时具有数字和字母的管脚输入进行矢量或标量界定。
管脚名首尾均不带数字的字符串如A; A1A则自动被识别为标量管脚。
按照元件手册决定管脚名称及逻辑方向,选择是否为低电平有效,点击ADD即可加入新的管脚。
(注:不论是标量或矢量管脚,均可采用集体输入,如在Pin Names栏可输入A1-A8, 1C-16C)三.加入封装相关信息点击Packages,按右键,选择New,出现如下画面。
在Gerneral的各项填入相关信息,选择Specify Package Type可指定封装类型,在Reference Designator中填入或选择位号标识,JEDEC_TYPE和ALT_SYMBOLS分别可填入对应的PCB封装类型及替代封装。
cadence原理图设计实例教程
器件放置
• 也可以按下步骤放置uA741:
➢ 执行P1ace/Part命令 ➢ 在 Part中输“ *741* ” , ➢ 点击Part Search, ➢ 点击Begin Search, ➢ 在Library 库中寻找到
uA741/opamp.olb ➢ 单击“OK” ➢ 执行前面的步骤,单击
“OK”,放置器件,断开放 置
放置电容符号
➢ 执行P1ace/Part命令 ➢ 在 “Libraries”列表框中选
择“ANALOG” ➢ 在 “Part”列表框中选择
“ C” ➢ 单击“OK” ➢ 将电阻C移至合适位置,
(按键盘中的R键,器件旋 转)按鼠标左键放置 ➢ 按ESC键(或鼠标右键点 end mode)结束绘制元器
器件封装调用
在Link Footprint to Component 栏内点OK,对于没有 定义的管脚封装图,出现MAXECO提示说明,确定
器件封装调用
在Link Footprint to Component 栏内点OK,对于没有定义的管脚封 装图, 点Link existing footprint to component来查找连接封装。
Place net name
放置分页图纸间的接口
原理图绘制
(二) 原理图绘制
以声控开关为例(电源是直流12V,负载为发光二极管)见下 图:
放置集成块运放uA741
• 执行P1ace/Part命令 • 在 “Libraries”列表
框中选择“OPAMP” 库 • 在 “Part”列表框中 选择“uA741” • 单击“OK” • 将集成块移至合适位 置,按鼠标左键 • 按ESC键或鼠标右键点 end mode以结束绘 制元器件状态
Cadence--原理图的设计
4、更新元件编号 在设计过程中,某
些元件可能被删除, 又有一些元件被添 加,所以元件的编 号可能有些混乱, 所以通常要进行重 新编号。 我们在项目窗口中, 选择工程文件,然 后点击 “Tools→Annotate…” 菜单,这时弹出如 下对话框:
为了更新元件编号,通常要把现有的元件编号统统
择“Check design rules”选项,如果要去掉图纸上的 DRC检验标记,应该选择“Delete existing DRC marker”。在“Report”栏目上,选择要进行的项 目。点击“确定”按钮后,就开始了DRC检验。 DRC检测结果:
6、生成网络表 在项目窗口中,选择工程文件,然后点击
5、进行DRC检验
进行DRC检验(即Design Rules Check),检查在我们
的设计中,有哪些错误,对可能出现的问题,也会 提出警告。
在项目窗口中,选择工程文件,然后点击
“Tools→Design Rules Check…”菜单,这时弹出如下 对话框:
如果要进行DRC检验,在“Action”栏目中应该选
在该对话框中,可以选把修改的结果去更新当前选中的元
件、把修改的结果去更新所有同型号元件、或修改作废。
3、添加封装属性 我们绘制原理图的目的之一就是生成网络表,而生成
网络表之前必须给每个元件都加上相应的封装属性。 双击元件打开属性编辑器。如果对话框的“PCB Footprint”一栏是空的,可以直接进行添加,如J1的封 装为“conn6xx”。
有两个列表框:在左边的列表框中列出可以作为元
件清单的栏目项;右边的列表框中是目前选中作为 元件清单的栏目项,应根据自己的需要调整该列表 框中的栏目项,最后点击“OK”,从而生成元件 清单。
cadence原理图设计
本文简要介绍了cadence原理图的设计过程,希望能对初学者有所帮助。
一.建立一个新的工程在进行一个新的设计时,首先必须利用Project Manager 对该设计目录进行配置,使该目录具有如下的文件结构。
下面举例说明:启动Project ManagerOpen: 打开一个已有Project .New :建立一个新的Project . 点击New 如下图:cadence 将会以你所填入的project name 如:myproject 给project file和design library分别命名为myproject.cpm 和myproject.lib点击下一步Available Library:列出所有可选择的库。
包括cadence 自带库等。
Project Library:个人工程中将用到的所有库。
如myproject_lib点击下一步点击下一步点击Finish完成对设计目录的配置。
为统一原理图库,所有共享的原理图库统一放在CDMA 硬件讨论园地----PCB 设计专栏内。
其中: libcdma 目录为IS95 项目所用的器件库。
libcdma1 目录为IS95 项目之后所用的器件库。
每台机器上只能存放一套共享的原理图库,一般指定放在D:盘的根目录下,即:D:libcdma , D:libcdma1 ...* 注意:设计开始时,应该首先将机器上的库与共享的原理图库同步。
下面介绍如何将共享库加入到自己的工程库中。
点击 Edit 编辑cds.lib 文件。
添入以下语句:define libcdma d:libcdmadefine libcdma1 d:libcdma1则库libcdma , libcdma1 被加入Availiable Library 项内。
如下图:点击Add依次将库libcdma , libcdma1 加入右边自己的工程库中。
另:可通过右端Up, Down键排列库的优先级。
cadence原理图设计报告
cadence原理图设计报告
工具:Design Entry CIS
设计目标:绘制原理图库与原理图,最终产生网表文件(PCB设计使用)。
1.1新建原理图工程
原理图工程以.opj结尾,原理图以.DSN后缀结束;原理图库以.OLB后缀1.2新建多个原理图部分
右击可以设置成根原理图部分。
1.3设置原理图纸张大小
1.4tools 下可以设置工具窗口显示与隐藏
1.5options-P可以设置背景颜色等,设置点状与线状背景。
1.6options-D可以设置原理图纸的大小等
2制作库文件
2.1新建library
file-->new-->library(点击保存,设置库名称)
2.2创建元件右键new--》part
2.3设置器件属性:名称,填写封装,类型等
2.4设置好管教后添加边框
2.5放置器件
(可以添加不同路径的库文件进来)
2.6view--》page
设置管教属性状态
2.7添加库文件,复制元器件进入自己库
2.8
支持不同原理图间元器件的拷贝、
原理图中的原价有错误可以直接编辑库文件,然后更新原理图中对应的器件
器件的名称不允许重复可以讲引脚属性设置成pow属性
2.9同page放置网络标号
2.10不是同一页的网络标号放置offpage
2.11填写封装
2.12更新缓存
2.13DRC检查
2.14输出网表文件
(1)第一方网表文件,用于PCB设计。
出现错误时需要修改至没错才会产生。
(2)第三方网表文件
2.15导出BOM表单
(注意添加封装信息)。
第二章Cadence的原理图设计
第二章C adence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具,一套是Design Entry HDL,另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL是Cadence公司原本的原理图设计软件,可以用于芯片电路和板级电路的设计,其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起,进行综合设计;而Design Entry CIS主要用于常规的板级电路设计,Design Entry CIS原本是OrCAD公司的产品,OrCAD公司后来被Cadence公司收购,于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用,在业界有很高的知名度,利用Design Entry CIS原理图设计软件可以进行简单的(只有单张图纸构成的)电路原理图设计,也可以进行(由多张图纸拼接而成的)平坦式电路原理图设计,还可以进行(多张图纸按一定层次关系构成的)层次式电路原理图设计。
在本章中,我们首先学习简单的电路原理图设计,然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板,学习简单电路原理图的设计,同时在此过程中,还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着,我们将围绕一块ARM-7核心实验板,进行平坦式和层次式电路原理图的设计,而该核心板是配套于ARM-7实验箱。
在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS一.启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB16.2→Design Entry CIS”,如下图所示:这时将弹出如下对话框:图2-2选择工作内容在这里我们选择“OrCAD Capture CIS”一项,点击“OK”按钮后,就实际启动了DesignEntry CIS,出现如下界面:图2-3OrCAD Capture CIS软件界面与大多数软件一样,OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的,所以我们将首先要新建一个项目:在窗体上点击“File→New→Project”出现如下对话框:图2-4新建项目在“Name”中输入项目名称,“Location”中输入项目文件的存放位置(最好给每一个项目建立一个文件夹,把项目中的所有文件都放入该文件夹),在“Create a New Project Using”栏目中,选择“Schematic”(因为我们要进行电路原理图的设计)。
Cadence原理图库的制作及使用(二)
Cadence原理图库的制作及使用(二)在上一节中,我们讲述了一种原理图库的制作方法:使用封装编辑器创建封装,然后生成符号。
在本节内容当中,我们将要讲述另外一种制作方法:先创建符号,然后由符号得到封装。
本节将要讲述另外一种方法:从符号得出封装。
根据前面章节叙述的内容首先创建一个库项目,进入如图5_33所示界面。
5_33然后点击“File/Change Product”,进入如图5_34所示界面,选择“Allegro PCB Librarian 610(PCB Librarian Expert)”选项,点击确定,完成设计模块的选择。
5_34单击图5_33中“Part Developer”,进入库设计软件界面,如图5_35所示。
5_35选择File菜单中的New/Cell选项,出现如图5_36所示对话框。
5_36有些元件有多个相同的功能组,需要创建单个功能组的符号和整个元件的符号以方便原理图设计,满足设计的不同需求。
创建符号的方法如下:1、输入sizeable管脚并通过符号编辑器创建符号;2、创建封装;3、创建必要的通道;4、通过拷贝sym_1来创建sym_2;5、确定sym_2的SIZE属性并添加HAS_FIXED_SIZE 属性。
在“Cell”对应的空白栏处输入元件库的名称,自己可以随意写,但是最好用和芯片信息相关的名字,比如可以用元件型号命名,例如要制作74HC04的原理图元件库,在空白栏处输入74HC04,单击确定,出现如图5_37所示界面。
5_37选择左边项目栏中的symbols选项,右键点击弹出如图5_38所示界面。
5_38选择弹出菜单中的“New”选项,左键点击之后界面如图5_39所示。
5_39在右边界面当中选择“symbol pins”选项卡,界面如图5_40所示。
5_40左键点击“Pins”选项卡,弹出如图5_41 所示菜单。
选择“Add”选项,打开如图5_42所示界面。
5_415_42在该例子中,我们选择【Sizeable】单选框,74HC04芯片有一个输入管脚A,一个输出管脚Y,共有六个slots。
cadence的原理图库设计
ZTE 中兴
(二).多对一(一个封装包括三个相同部分符号)
A1-A32
ZTE 中兴
(二).多对一(一个封装包括三个相同部分符号)
A1-A32
ZTE 中兴
(三).一对多(一个符号对应三个封装)
ZTE 中兴
(三).一对多(一个符号对应两个封装)ZTE 中兴Fra bibliotek简捷方法
其实,现在创建原理图库.还有一个更好的方法就是copy,因为 现有的原理图库已经包罗了很多种类 ,如果您想创建的元件与 现有的某一个很相近(如元件的“pin”数或“pin name”大体相 同),就可以“copy”或在“Part Developer”中“open/save as” 新的元件的命名 ,然后简单更改个别选项即可得到一个新的元 件(原理图库).
ZTE 中兴
这里,提醒一下,在 “ Numeric” 选项中,只能输 入数字。如果要输入类似 “A1、B2之类的管脚号,应 选择 “ Grid” 选项。另外, 一段时间以来,不少硬件设 计人员在输入管脚号时,总 是觉得是一件头痛的事情。 因为他们没有找到捷径,而 是一个一个的输入有规律的 管脚号。如果是一个“BGA” 器件,上百个 PIN 的输入不 但耗时,而且有时难免会有 手误,从而造成将来元件的 使用错误。 其 实 , “ CADENCE” 可 以 让你快速输入。选择“Grid” 选项,在“ROW”中输入“AJ” , 在 “ COLUMN” 中 输 入 “ 1-30” ,然后点击 “ Creat” 你会看到!
这里可以看到在symbol view 中各个 pin 的分布 情况,有的 pin 的位置 并不是很理想。 当 然 可 以 在 ConceptHDL中直接移动。但这种 做法是不被提倡的,比 较好的方法是返回到 Part Developer 中选择 symbols/sym_1 右键后选 择Properties
第二章Cadence的原理图设计
第二章 Cadence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具,一套是Design Entry HDL,另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL 是Cadence公司原本的原理图设计软件,可以用于芯片电路和板级电路的设计,其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起,进行综合设计;而Design Entry CIS主要用于常规的板级电路设计,Design Entry CIS原本是OrCAD公司的产品,OrCAD公司后来被Cadence公司收购,于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用,在业界有很高的知名度,利用Design Entry CIS原理图设计软件可以进行简单的(只有单张图纸构成的)电路原理图设计,也可以进行(由多张图纸拼接而成的)平坦式电路原理图设计,还可以进行(多张图纸按一定层次关系构成的)层次式电路原理图设计。
在本章中,我们首先学习简单的电路原理图设计,然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板,学习简单电路原理图的设计,同时在此过程中,还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着,我们将围绕一块ARM-7核心实验板,进行平坦式和层次式电路原理图的设计,而该核心板是配套于ARM-7实验箱。
在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS一.启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB 16.2→Design Entry CIS”,如下图所示:图2-1 启动Design Entry CIS这时将弹出如下对话框:图2-2 选择工作内容在这里我们选择“OrCAD Capture CIS”一项,点击“OK”按钮后,就实际启动了Design Entry CIS,出现如下界面:图2-3 OrCAD Capture CIS软件界面与大多数软件一样,OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的。
cadence原理图设计实例教程
器件封装调用
以这样的方式,直到把所有没有定义的管脚封装图在Link Footprint to Component 栏,点Link existing footprint to component查找出来
印制版设计
二、零件布局
调入网络表后,零件将随着纲路档案的载入而散 布在编辑区里,紧接着,依下列步骤进行自动零 件布置: 1. 定义板框。首先切换到Global Layer层 (按0键),然后按钮,进入放置物件状态,再以 画框的方式,直接在编辑区里画板框。 2、 板框定义完成后,启动 Auto>Place>Board命令,程式即迅速布置零 件。见下图
出现“Display Properties”窗口 • 在“Value”栏填入“10K” • 单击“OK”
其余元件属性参数修改
• 将R2的1k修改为1m • 将R3的1k修改为1m • 将R4的1k修改为82k • 将R5的1k修改为2k • 将C1的1n修改为0.1u • 将C2的1n修改为220u • Vi的VOFF值设定为6v • Vi的VAMPL值设定为30mv • Vi的FREQ值设定为2kHz • V1的0Vdc更改为12Vdc
如果要进行精细的打印或分板层输出的话,则启动Options> Post Process命令,然后在随即出现的表格中,选择所要打印的板层,再点击 鼠标右键,在弹出菜单中选取其中的Plot to Print Manager命令,即可 打印您选中的板层。
电路系统
计算机辅助设计
准确、高效地设计电路
器件放置
• 也可以按下步骤放置uA741:
➢ 执行P1ace/Part命令 ➢ 在 Part中输“ *741* ” , ➢ 点击Part Search, ➢ 点击Begin Search, ➢ 在Library 库中寻找到
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第二章 Cadence的原理图设计2.1Design Entry CIS软件概述Cadence软件系统有两套电路原理图的设计工具,一套是Design Entry HDL,另一套就是我们马上要开始学习的Design Entry CIS。
其中Design Entry HDL 是Cadence公司原本的原理图设计软件,可以用于芯片电路和板级电路的设计,其长处在于可以把芯片的电路原理图和板级电路原理图结合在一起,进行综合设计;而Design Entry CIS主要用于常规的板级电路设计,Design Entry CIS原本是OrCAD公司的产品,OrCAD公司后来被Cadence公司收购,于是Design Entry CIS也就成了Cadence公司的另一套电路原理图设计软件。
Design Entry CIS原理图设计软件的特点是直观、易学、易用,在业界有很高的知名度,利用Design Entry CIS原理图设计软件可以进行简单的(只有单张图纸构成的)电路原理图设计,也可以进行(由多张图纸拼接而成的)平坦式电路原理图设计,还可以进行(多张图纸按一定层次关系构成的)层次式电路原理图设计。
在本章中,我们首先学习简单的电路原理图设计,然后再学习较为复杂的平坦式和层次式电路原理图设计。
我们将围绕一块非常简单的STC系列单片机下载电路板,学习简单电路原理图的设计,同时在此过程中,还将学习到USB转UART串行口、STC系列单片机下载电路等方面的知识。
接着,我们将围绕一块ARM-7核心实验板,进行平坦式和层次式电路原理图的设计,而该核心板是配套于ARM-7实验箱。
在此过程中我们还将学习到嵌入式技术等方面的知识。
2.2初识Design Entry CIS一.启动Design Entry CIS我们在电脑上点击“开始→所有程序→Cadence SPB 16.2→Design Entry CIS”,如下图所示:图2-1 启动Design Entry CIS这时将弹出如下对话框:图2-2 选择工作内容在这里我们选择“OrCAD Capture CIS”一项,点击“OK”按钮后,就实际启动了Design Entry CIS,出现如下界面:图2-3 OrCAD Capture CIS软件界面与大多数软件一样,OrCAD Capture CIS软件也是以项目方式管理我们的设计文件的。
在OrCAD Capture CIS软件中,一个项目可以包含若干个设计,每个设计对应一个PCB板,所以一个项目通常对应一个由多块电路板构成的产品;而每个设计可以由若干张原理图构成。
对于我们要完成的“STC系列单片机下载器”而言,它是非常简单的产品,该产品只包含一块电路板,所以该项目中只有一个设计;又因为该电路板上的电路也非常简单,使用一张图纸就可以清楚地描述了,所以该设计只有一张原理图。
我们将首先要新建一个项目:在窗体上点击“→Project”出现如下对话框:图2-4 新建项目在“Name”中输入项目名称,“Location”中输入项目文件的存放位置(最好给每一个项目建立一个文件夹,把项目中的所有文件都放入该文件夹),在“Create a New Project Using”栏目中,选择“Schematic”(因为我们要进行电路原理图的设计)。
完成上述工作后,点击“OK”,则建立了一个工程,并默认创建了一个的原理图,我们可以在这个原理图上进行我们的电路设计。
这时,窗体出现如下状态:图2-5 OrCAD Capture CIS原理图设计界面在图2-5的左侧是项目窗体,点击“.\Interfaxe_lv.dsn”(这是我们的设计名称)后,在SCHEMATIC1文件夹下已经建立了一个名为“PAGE1”的原理图文件。
如下图所示:图2-6 OrCAD Capture CIS的项目窗口如果希望改变默认的原理图文件名称,可以用鼠标的右键点击项目窗体中的“PAGE1”栏目,在弹出的菜单中选择“Rename”一项,然后输入希望的名称。
二.进行Design Entry CIS的基本设置*初次学习Cadence时,这部分内容可以跳过,直接学习后面的内容,等到掌握了绘制原理图的基本技能后,再回过头来学习如何进行Design Entry CIS的设置。
在启动了OrCAD Capture CIS原理图设计软件后,通常要进行一些基本的设置工作。
这些设置主要是原理图图纸大小的设置、栅格点的设置、图纸上各种元素颜色的设置、标题栏的设置等等。
我们首先点击“Options→Preferences…”菜单项,这时弹出如下对话框:图2-7参数选择对话框的颜色设置选项页如图2-7所示,Preferences对话框由多个选项页构成,其中“Colors/Print”是设置图纸上的颜色和打印的颜色;“Grid Display”是设置栅格点;“Miscellaneous”是混杂选项。
1.颜色设置首先我们进行颜色的设置,在此仅就几个常用的栏目讲解一下,而不进行逐一讲述。
Alias:网络名的颜色;Background:图纸底色;Bus:总线颜色;DRC Marker:DRC校验标志颜色;Grid:栅格的颜色;Hierarchical Block:层次块的颜色;Junction:连接点的颜色;Part Body:元件的颜色;Pin:引脚的颜色;Power:电源符号的颜色;Wire:导线的颜色。
如果我们要改变某一种图纸元素的颜色,可以点击对应的颜色框,这时会弹出如下的颜色对话框:图2-8 颜色对话框在颜色对话框中可以选择对应的颜色,从而改变原来图纸上相应元素的颜色设置。
如果我们希望使用默认的颜色设置,可以点击“Use Defaults”按键,就可以把所有颜色设置该回到最初始状态。
2.栅格设置下面我们选择“Grid Display”选项页,进行栅格点的设置,如下图所示:图2-9参数选择对话框的设置栅格选项页如图所示,该选项页又分成两部分:左半部用于原理图的栅格设置,右半部用于制作原理图元件的设置。
“Visible”选项用于选择是否显示栅格。
“Grid Style”选项用于选择点状栅格或线状栅格。
“Grid spacing”选项用于选择栅格点的密度(该数值表示两个最近的引脚之间的栅格数)。
“Pointer snap to grid”:选项用于选择对齐到栅格。
3.杂项设置选择“Miscellaneous”选项页,在这个选项页中可以设置有关原理图、制作原理图元件的多种选项,如下图所示:图2-10参数选择对话框的杂项选项页“Schematic Page Editor”选项框用于原理图的设置;“Part and Symbol Editor”选项框用于原理图元件的制作的设置等等选项框。
在原理图和原理图元件制作的选项中,都有“Fill Style”和“Line Style and”选项,它们分别用于图形填充块和线型的设置;“Junction Dot”用于连接点的设置;“Session Log”选项框的“Font”用于项目管理器和记录器字体的设置;“Text Rendering”选项栏用于设置是否以加框的方式显示TrueType字体,以及是否填充;“Auto Recovery”选项框用于设置是否进行自动保存,以及自动保存的时间间隔;“Auto Reference”选项框用于设置是否进行元件的自动编号,以及拷贝时是否把元件编号一并拷贝过去;“Intertool Communication”选项用于设置是否与其它Cadence软件进行交互操作(我们常常要与PCB软件进行交互操作,该选项应该选中);“Wire Drag”选项栏用于设置是否因接线改变而移动。
在Preferences对话框中,还有“Text Editor”、“Pan and zoom”、“Select”和“Board Simulation”选项页,一般可以按照默认的设置,在此就不介绍了。
4.图纸幅面设置在OrCAD Capture CIS的菜单栏中,点击“Options→Schematic Page Properties…”菜单项,将弹出如下对话框:图2-11 原理图属性对话框的图纸幅面尺寸选项页如图2-11所示,在图纸幅面尺寸选项页中,可以设置图纸幅面尺寸所用的长度计量单位,如果选用毫米为单位,则图纸的选项是A2、A3、A4等系列图纸;如果选用英寸为单位,则图纸的选项是A、B、C等系列图纸。
我们在原理图中通常是采用毫米为单位,这样便于和打印机相匹配。
同时我们还可以选择“Custom”选项,自己设定图纸的大小。
我们还可以进行图纸区块的设置,所谓区块类似某些城市地图,把城市划分成多个矩形区块,并给每个区块,按照一定的次序进行命名,如:C3、D5等。
选择“Grid Reference”选项卡,如下图所示:图2-12 原理图属性对话框的区块设置选项页如图2-12所示,在区块设置选项页中,可以进行水平方向和垂直方向的设置。
“Count”是某一个方向上区块的数目。
区块可以选择“Alphabetic”,按照字母进行排列,也可以选择“Numeric”,按照数字进行排列(通常在水平和垂直两个方向上,一个选择按字母排列、另一个选择按数字排列)。
区块还可以按照升序或降序进行排列。
“Width”栏目用于设置区块显示部分的宽度,如果该值为0,则等于不显示区块了。
在该选项页中,“Title Block Vissible”选项用于设置是否显示标题栏;“Border Visible”用于设置是否显示边框;“Grid Reference Visible”用于设置是否显示区块。
5.打印设置进行打印设置可以点击“…”菜单项,这时会弹出如下对话框:图2-13 打印对话框如图2-13所示,在打印对话框中,“Scale”选项框是指示打印比例的,“Scale to paper size”选项将把电路图打印在一张图纸上;“Scale to page size”选项可能会把电路图打印在多张图纸上;“Scaling”选项用于设置打印比例。
“Print offsets”选项框用于设置打印纸的偏移量。
“Print quality”选项用于设置每英寸打印的点数;“Copies”选项用于设置打印的份数;“Print to file”选项用于把电路图打印到文件中;“Print all colors in black”选项用于强制用黑白方式打印。
6.设置设计模板设置设计模板是在打开新图纸时,按照预定的设置产生新的图纸,点击“Options→Design Template…”菜单项,出现如下对话框:图2-14 Design Template对话框的字体选项页如图2-11所示,首先我们可以在“Fonts”选项页中,进行图纸上各种元素的字体设置。