脉冲与数字电路模拟试题第1套及答案
脉冲与数字电路试题
2004——２００５学年第二学期期末试题《脉冲与数字电路》一、填空（每空１分，２０分）（§２－１）17、在数字逻辑电路中，基本逻辑关系为、、三种。
实现这三种逻辑功能的电路称为、、。
18、作为逻辑取值的和并不表示数值的大小，而是表示对立的两个逻辑状态。
19、与门的逻辑功能为：。
20、反相器就是，它的逻辑功能是输入低电平时，输出为；输入为高电平时输出为。
其逻辑表示式为：。
21、MOS与非门可分为、和三种类型。
其中速度较慢。
22、三态门的输出端可以输出、、三种状态。
23、三态门可作为和，常用作计算机系统中各部件的输出级。
24、代数化简法包括、、、。
25、常用的显示译码器有三种、、。
１．数字逻辑电路是指输出与输入之间存在着一定逻辑关系的电路，又简称逻辑电路。
※２．逻辑代数最基本的运算有与运算、或运算和非运算。
３．真值表是把输入逻辑变量的各种可能取值和对应的逻辑函数值排列在一起组成的表格。
４．当且仅当决定某件事的各个事件中，任意具备一个和几个时，这件事情都能发生，那么这件事情和各个条件的关系叫或逻辑关系，逻辑式：Y=A+B（§２－２）５．逻辑函数常用的表示方法有：真值表、逻辑表达式和逻辑图。
※（§２－３）6．与或非门电路输出与输入之间是先与、再或、后非的逻辑关系。
７．异或门实现的逻辑关系是输入相同时为０，不同时为１，其逻辑表达式为Y=A B+A B.※８．由于TTL电路输出电阻小，一般TTL电路是不能接成线与方式的，即多个输出端不能连接在一起。
９．在实际应用中，ＯＣ门不仅可实现线与逻辑，还可实现逻辑电平的变换。
１０．三态门的输出端可以输出高电平、低电平、高阻态三种状态，可以看作是由两个与非门及一个二极管组成。
※（§３－１）１１。
按照逻辑功能的不同，数字电路可分为两大类：组合逻辑电路和时序逻辑电路。
１２。
所谓组合电路，是指在任何时刻，输出信号仅取决于该时刻的输入信号，而与先前的状态无关的电路。
《脉冲与数字电路》试题一(满分100分)
《脉冲与数字电路》试题一（满分100分）一、填空题（每空1分，共40分）1、脉冲是指存在时间极短的（）或（）的波形。
在脉冲数字电路中，常用的是（）脉冲。
2、电容器充放电过程中，充放电的快慢取决于RC的大小。
RC大，则充放电进行的（）；RC小，则充放电进行的（）。
3、二极管和三极管都具有（）特性。
利用二极管的单向导电性，可将其作为（）使用。
处于开关状态下的晶体管，其工作点在（）区和（）区之间跳动。
4、（）是最基本的开关电路，它的特点是输出信号和输出信号反相。
5、触发器是数字电路的一种基本（）单元，它能够（）一位二进制的信息。
它应具备如下功能：有两个（），在输入信号的作用下，它可以置于（）态，也可以置于（）态；它还必须具有（）功能。
6、对于同步RS触发器，用作计数器时，触发器会发生多次翻转，即出现（）现象。
7、TTL电路的电压传输特性分为（）、（）、（）和（）四个阶段。
8、时序电路逻辑功能的特点是：电路任意时刻的输出信号不仅与当时的（）有关，还与电路原来的状态有关。
9、寄存器是具有能够（）、（）和传送数码的一种逻辑记忆元件，它分为（）和（）两种。
10、计数器是数字系统中能（）输入脉冲个数的数字电路。
它可用来（）、（）、（）。
11、卡诺图化简中，两个相邻最小项合并可消去（）个变量；八个相邻最小项合并可消去（）个变量12、CC7555集成电路由（）、（）和（）、放电管V以及（）组成。
13、集成施密特触发器由（）、（）、（）和（）四部分组成。
二、判断题（每小题1分，共20分）1、脉冲分压器中的加速电容Ci是使输出电压变化加快，以克服Co的延缓作用。
（）2、积分电路的输出延缓了输入的跳变部分。
（）3、双稳态电路在电源接通后，电路一定处于V1饱和，V2截止。
（）4、逻辑代数中的“加”和普通代数中的“加”完全一样。
（）5、TTL电路中，V6、V7对输入信号起箝位作用。
（）6、式子A+AB=A成立。
（）7、TTL电路实现了“与非”逻辑功能。
(完整版)数字电子技术基础 第一章练习题及参考答案
第一章数字电路基础第一部分基础知识一、选择题1．以下代码中为无权码的为 .A。
8421BCD码 B。
5421BCD码 C.余三码 D.格雷码2．以下代码中为恒权码的为。
A。
8421BCD码 B. 5421BCD码 C。
余三码 D。
格雷码3．一位十六进制数可以用位二进制数来表示.A。
１ B。
２ C.４ D。
164．十进制数25用8421BCD码表示为。
A。
10 101 B.0010 0101 C.100101 D。
101015．在一个8位的存储单元中，能够存储的最大无符号整数是。
A。
（256)10 B.(127）10 C.（FF）16 D。
（255）106．与十进制数（53.5)10等值的数或代码为。
A.(0101 0011.0101)8421BCDB.(35.8）16 C。
（110101.1）2 D。
(65。
4)87．矩形脉冲信号的参数有。
A。
周期B。
占空比 C.脉宽 D.扫描期8．与八进制数(47。
3)8等值的数为：A。
（100111.011）2B。
（27.6)16C。
（27。
3）16 D。
(100111。
11)29.常用的B C D码有.A.奇偶校验码B。
格雷码C。
8421码D。
余三码10．与模拟电路相比，数字电路主要的优点有。
A.容易设计B。
通用性强C。
保密性好 D.抗干扰能力强二、判断题（正确打√,错误的打×）1。
方波的占空比为0.5.（ )2。
8421码1001比0001大。
( )3. 数字电路中用“1”和“0”分别表示两种状态，二者无大小之分。
（）4．格雷码具有任何相邻码只有一位码元不同的特性.（ )5．八进制数(18)8比十进制数（18）10小。
（）6．当传送十进制数5时，在8421奇校验码的校验位上值应为 1.（）7．在时间和幅度上都断续变化的信号是数字信号,语音信号不是数字信号.（）8．占空比的公式为：q = t w / T，则周期T越大占空比q越小。
( )9．十进制数(9）10比十六进制数（9)16小。
《数字电子电路》(本)模拟试卷1.docx
《数字电子电路》(本)模拟试卷1总分：100分时间：90分钟一、选择题(每小题3分，共36分)1.下列四个数屮与十进制数(163) 不相等的是__________ o(1)(A3) io (2) (10100011) 2(3) (000101100011 ) 8421BCD (4) (100100011) 82.将TTL与非门作非门使用，则多余输入端应做_____ 处理。
(1)全部接高电平(2)部分接高电平，部分接地(3)全部接地(4)部分接地，部分悬空3.由或非门构成的基本RS触发器，输入S、R的约束条件是______ c(1) SR二0 (2) SR二1 (3) S+R二0 (4) S+R二14.T触发器，在T二1时，加上时钟脉冲，则触发器_____ 。
(1)保持原态(2)置0 (3)置1 (4)翻转5.要使边沿触发型JK触发器具有Qn+】=页的功能，其输入信号必须满足( ) (1) J=K=0 (2) J=K=1 (3) J=l,K=0 ⑷ J=0,K=l6.用三个触发器构成一个五进制计数器，无效状态的个数为( )(1) 1 个(2) 2 个(3) 3 个(4) 4 个7.工作中既可以读出信息，又可写入信息的存储器称为____ o(1) ROM (2) RAM (3) PLA (4) EPROM8.一个ROM共有10根地址线，8根位线(数据输出线)，则其存储容量为_。
(1) 10X8 (2) 102X8 (3) 10X82(4) 2l0X89.rtl 555定时器构成的单稳态触发器，其输出脉冲宽度取决于_____ 。
(1)电源电压(2)触发信号幅度(3)触发信号宽度(4)外接R、C的数值10.逻辑函数F (ABC) =A+AC+BC的最简与或表达式为( )(1) F=A+C (2) F=A+B (3) F=A+B (4) F=A + C11.逻辑函数F=AC + BC的最小项表达式为( )(1) F(ABC)=》m(l，3, 6, 7) (2). F(ABC)=Xm(2, 3, 6, 7)(3) F(ABC)=》m(l，2, 6, 7) (4) F(ABC)=£m(h 4, 5, 6)12.触发器电路如图所示，当输入A=1时，次态等于( )二、（12分）下列逻辑电路能否实现所规定的逻辑功能？能实现者在括号内写“Y”，错的写 “N”。
数字逻辑试卷及答案
数字逻辑试卷及答案0(共5页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--《数字电路与逻辑设计》模拟试卷1试题卷注意：1.试卷保密，考生不得将试卷带出考场或撕页，否则成绩作废。
请监考老师负责监督。
2.请各位考生注意考试纪律，考试作弊全部成绩以零分计算。
3.本试卷满分100分，答题时间为90分钟。
4.本试卷分为试题卷和答题卷，所有答案必须答在答题卷上，答在试题卷上不给分。
一、单项选择题(本大题共10小题，每小题2分，共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
1. 下列四个数中，最大的数是 。
[A] (AF)16 [B] (0010)8421BCD[C] ()2 [D] (198)104. 对于钟控RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为 。
[A] 2 [B] 8 [C] 16 [[A] OC 门[B] PMOS [C] NMOS [D] CMOS[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X5. 以下各电路中，可以产生脉冲定时。
[A] 多谐振荡器[B] 单稳态触发器[C] 施密特触发器[D] 石英晶体多谐振荡器[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器7. 同步时序电路和异步时序电路比较，其差异在于后者。
[A] 没有触发器[B] 没有统一的时钟脉冲控制[C] 没有稳定状态[D] 输出只与内部状态有关[A] 触发器[B] 晶体管[C] MOS管[D] 电容9. 当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于。
[A] 组合逻辑电路[B] 时序逻辑电路[C] 存储器[D] 数模转换器[A] 2[B] 4[C] 8[D] 32二、多项选择题(本大题共5小题，每小题3分，共15分)在每小题列出的四个选项中有二至四个选项是符合题目要求的，请将正确选项前的字母填在答题卷相应题号处。
(完整版)数字电子技术基础模拟试题及答案完整
四．分析题（24 分）
五．应用题（43 分）
1．请用 74LS138 设计一个三变量的多数表决电路。具体要求如下： （1）输入变量 A、B、C 为高电平时表示赞同提案 （2）当有多数赞同票时提案通过，输出高电平 74LS138 的逻辑功能及引脚图如下：
三．计算题（8 分） 1、在如图所示电路中，Ucc=5V，UBB=9V，R1=5.1kΩ， R2=15kΩ，Rc=1kΩ，β=40，请计算 UI
分别为 5V，0.3V 时输出 UO 的大小？。
学号
年级、 班
专业
系名
a．“101” b．“100” c．“011” d．“000”
姓名
2．已知一个 8 位权电阻 DAC 系统的参考电源 UREF= -16V，转换比例系数 2RF 为 1。当输 R
姓名
学号
三（本大题 2 小题每小题 4 分共 8 分） 1 结果正确 1 分，步骤正确 3 分，参考结果如下：
UI=5V，UO≈0.3V UI=0.3V，UO≈5V
2 结果正确 1 分，步骤正确 3 分，参考结果如下：UO=3V 四（本大题 2 小题每小题 12 分共 24 分）
1．（1）Y Y2Y3Y4 AABC • B ABC • C ABC（4 分）
1”，LD =0 并保持，请画出在两个 CP↑作用下的状态转换关系？ （2）请用清零法设计一个八进制记数器（可附加必要的门电
路）
学号
年级、 班
（1） 写出电路激励方程、状态方程、输出方程 （2） 画出电路的有效状态图
该电路具有什么逻辑功能并说明能否自启动
数字电子技术试题及答案题库
《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷 题 号 一 二 三 四（1） 四（2） 四（3） 四（4） 总 分 得 分一、填空题（每空1分，共20分）1.?有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为（ ）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11. 下图所示电路中， Y 1＝（ ）；Y 2 ＝（ ）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分） （在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
数字电路第1章习题解答
第1章 数字逻辑基础1－1 将下列二进制数转换为十进制数。
(1) 2(1101) (2) 2(10110110) (3) 2(0.1101) (4) 2(11011011.101) 解（1）3210210(1101)12120212(13)=⨯+⨯+⨯+⨯=（2）75421210(10110110)1212121212(182)=⨯+⨯+⨯+⨯+⨯= （3） 124210(0.1101)1212120.50.250.0625(0.8125)---=⨯+⨯+⨯=++= （4）76431013210(11011011.101)22222222 12864168210.50.125 (219.625)--=+++++++=+++++++= 1－2 将下列十进制数转换为二进制数和十六进制数(1) 10(39) (2) 10(0.625) (3) 10(0.24) (4) 10(237.375) 解（1）10216(39)(100111)(27)== (2) 10216(0.625)(0.101)(0.A)==（3）近似结果： 16210)3.0()00111101.0()24.0(D =≈ (4) 10216(237.375)(1110'1101.011)(0ED.6)== 1－3 将下列十六进制数转换为二进制数和十进制数(1) 16(6F.8) (2) 16(10A.C) (3) 16(0C.24) (4) 16(37.4) 解（1） 16210(6F.8)(1101111.1)(111.5)== (2) 16210(10A.C)(1'0000'1010.11)(266.75)== (3) 16210(0C.24)(1100.0010'01)(12.140625)== (4) 16210(37.4)(11'0111.01)(55.25)== 1－4 求出下列各数的8位二进制原码和补码(1) 10(39)- (2) 10(0.625) (3) 16(5B) (4) 2(0.10011)- 解（1）10(39)(1'0100111)(1'1011001)-==原码补码 (2) (0.1010000)(0.1010000)==10原码补码(0.625)(3) 16(5B)(01011011)(01011011)==原码补码(4) 2(0.10011)(1.1001100)(1.0110100)-==原码补码1－5 已知10X (92)=-，10Y (42)=，利用补码计算X ＋Y 和X －Y 的数值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
所以两级计数器级连构成 进制计数器。
图7317
5.逻辑函数 已是最简与或表达式。（）
6.七段显示译码器数据输入是二进制码。 ( )
7.适当提高施密特触发器的回差电压，可以提高它的抗干扰能力。（）
8.一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果。（）
9.CMOS门电路的输入端不允许浮空，是因为其输入阻抗很高，容易引起干扰（）。
7.D
8.C
9.C
10.C
11.D
12.A
13.D
14.A
15.B
二、判断题(每题1分)
1.正确
2.错误
3.正确
4.正确
5.错误
6.错误
7.正确
8.错误
9.正确
10
14.正确
15.正确
三、计算分析题(每题10分)
1.经分析知，片(1)为一个标准的10进制计数器。片(2)从0111开始计数，计满时输出为1001，因此片（2）是3进制计数器。
图7319
5.
图2507
由卡诺图得最简逻辑表达式为:
6.74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经分析，需要两片74LS163级联，计数范围是0～84，反馈状态从高位到低位依次为（0101 0101）2=（55）16，据此画出计数器的逻辑图如图7326所示。
图7326
7.设计两个计数器级连，计数器分别是10进制计数器和4进制计数器，如图7316所示。
图7316
74LS160功能表
输入
输出
0××××××××
0000
0
10××↑
1111↑××××
计数
110××××××
保持
11×0×××××
保持
0
2.基于74LS290的异步清零功能设计一个24进制计数器。
74LS290功能表
输入
输出
10×
0000
01×
1001
00↓
计数
3.用卡诺图化简逻辑函数
4.用74LS290设计一个9进制计数器，采用反馈清零法。
C接高电平D悬空
4.TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V时，其低电平噪声容限为( )
A 1.2V B 1.2V C 0.4V D 1.5V
5.逻辑函数 的最简与或式为（ ）
A． B. C. D.
6.在什么情况下，“与非”运算的结果是逻辑0。（）
15.主从JK型触发器是( )。
A在CP上升沿触发B在CP下降沿触发
C在CP=1的稳态下触发D与CP无关的
二、判断题(每题1分)1.译码是编码的逆过程，编码是唯一的，译码也一定是唯一的 。( )
2.如果想实现并串转换可以选择数据分配器。（ ）
3.表示逻辑函数的逻辑表达式与真值表是等价的。( )
4.优先编码器的输入请求编码的信号级别一般是下标号大的级别高。（）
A．全部输入是0 B.任一个输入是0C.仅一个输入是0D.全部输入是1
7.组合逻辑电路（ ）。
A一定是用逻辑门构成的B一定不是用逻辑门构成的
C一定是用集成逻辑门构成的DA与B均可
8.已知逻辑函数的真值表如下，其表达式是（）
A． B． C． D．
图2202
9.要把不规则的矩形波变换为幅度与宽度都相同的矩形波，应选择( )电路。
数字电子技术（第2版）第一套A卷
一、单选题(每题1分)
1.回差是( )电路的特性参数。
A时序逻辑B施密特触发器
C单稳态触发器D多谐振荡器
2.石英晶体多谐振荡器的主要优点是( )。
A电路简单B频率稳定度高
C振荡频率高D振荡频率低
3.对TTL与非门多余输入端的处理，不能将它们( )。
A与有用输入端并联B接地
74LS290功能表
输入
输出
10×
0000
01×
1001
00↓
计数
5.用卡诺图判别下式是否为最简与或式，如不是，则化简为最简与或式。
6.用74LS163设计一个85进制加法计数器，要求采用反馈归零法。
74LS163功能表
输入
输出
0×××↑××××
0000
0
10××↑
1111↑××××
计数
110××××××
10.没有专门的数据选择器，一般是用译码器改接的
11.分析组合逻辑电路一定得写出逻辑表达式。 ( )
12.用施密特触发器可以构成多些振荡器。（）
13.竞争冒险现象是可以消除的。（）
14.一片8选1数据选择器可以实现二输入函数。( )
15.异或函数与同或函数在逻辑上互为反函数。（）
三、计算分析题(每题10分)1.分析如图7316电路，说明功能。
所以两级计数器共同构成 进制计数器。
2.先用两片74LS290级连成100进制计数器，采用异步清零方法，S24=00100100，反馈函数为 ，计数范围是0～23，连线图如图7330。
图7330
3.
图2518
由卡诺图得最简逻辑表达式为:
4.利用74LS290的反馈清零功能实现9进制计数器。74LS290的清零信号为高电平，即 时，才能清零。又9＝（1001）2。因此如图7319所示。 。又因为9进制计数器的容量大于5，故应将 和 相连。连线如图7319所示。
A 1.1 V B 1.3V C 1.2V D 1.5V
12.下图电路，正确的输出逻辑表达式是（）。
A． B． C． D．
图2204
13.下列消除竞争—冒险的方法中错误的是（ ）。
A修改逻辑设计B引入封锁脉冲
C加滤波电容D以上都不对
14.连续86个1同或,其结果是（）
A．1 B．0 C．86D．286
A多谐振荡器B基本RS触发器
C单稳态触发器D施密特触发器
10.所谓三极管工作在倒置状态，是指三极管( )。
A发射结正偏置，集电结反偏置
B发射结正偏置，集电结正偏置
C发射结反偏置，集电结正偏置
D发射结反偏置，集电结反偏置
11.TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V时，其输入高电平噪声容限为( )。
保持
11×0×××××
保持
0
7.用74LS160,设计一个40进制计数器。
74LS160功能表
输入
输出
0××××××××
0000
0
10××↑
1111↑××××
计数
110××××××
保持
11×0×××××
保持
0
数字电子技术（第2版）第一套A卷答案
一、单选题(每题1分)
1.B
2.B
3.B
4.C
5.B
6.D