四位二进制超前进位全加器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Ci表示进位输出 加之后C1=1,S1=0。输出的结果就是
S表示本位和
C1S1S0=101
逻辑表达式:
Ai
Si AiBiCi1 AiBiCi1 AiBiCi1 AiBiCi1 B i
Ai Bi Ci1
Ci-1
Ci Ai Bi BiCi1 AiCi1
Ai
∑
Si
Bi
Ci-1
CI
CO
Ci
+ P3P2 P1 P0C-1
因为进位信号只与变量Gi、Pi和 C-1有关,而C-1是向最低 位的进位信号,其值为0,即各位的进位信号都只与两个加 数A和B有关,所以它们是可以并行产生的。
B3
A3 B2
A2 B1 A1 B0 A0 C-1
&
P3
≥1
&
P2
≥1
&
≥1 P1
&
≥1 P0
1
74LS283逻辑图
1 ≥1
& & &
&
CO (C3)
&
K3
1 ≥1
&
=1
S3
&
C2
&
&
K2
1 ≥1
&
=1
S2
&
C1
&
K1
=1
S1
1 ≥1
&
C0
&
K0
=1
S0
1
C-1
Si= Ki ⊕Ci-1 Ci= Gi+Pi Ci-1
Gi= AiBi Pi= Ai+Bi Ki= GiPi = Ai ⊕Bi
2. 并行进位加法器: 并行进位加法器的所有各位的进位都直接依赖最低 位进位C-1(值为0),即所有各位的进位可以直接 从C-1并行产生,因此又称为超前进位。超前进位 的所有位数进位是同时完成的,运算速度快 。
4位串行进位全加器----采用四个1位全加器组成
A0 B0
A1 B1
A2 B2
A3 B3
=1 =1 Si
&
&
Ci
&
逻辑图
实现电路
集成全加器
• 在一位全加器的基础上,通过多级级联可以构成多 位全加器,称为集成全加器,而进位方式分串行进 位和并行进位两种。
1. 串行进位加法器:把n个全加器按低位的进位输出 与高位的进位输入相连的方法连接起来,各位全加 器的进位信号以串联形式逐位传递、逐位产生的并 行加法器称为串行进位加法器。
74LS283
• 功能:四位二进制超前进位全加器。 • 全加和半加: 1. 若不考虑有来自低位的进位将两个
1位二进制数相加,称为半加。
2. 将两个多位二进制数相加时,除了 最低位以外,每一位都应考虑来自 低位的进位,即将两个对应的加数 和来自低位的进位3个数相加,这 种运算称为全加。
全加器
全加器逻辑符号:
注意进位信号的产生
Si= Ki ⊕ Ci-1 Ci= Gi+Pi Ci-1
本位和信号的产生
Si= Ki ⊕Ci-1 Ci= Gi+Pi Ci-1
S0= K0 ⊕C-1 = A0 ⊕ B0 ⊕ C-1 S1= K1 ⊕C0 = A1 ⊕ B1 ⊕ C0 S2= K2⊕C1 = A2 ⊕ B2 ⊕ C1
S3= K3⊕C2 = A3 ⊕ B3 ⊕ C2
进位信号的产生
Si= Ki ⊕Ci-1 Ci= Gi+Pi Ci-1
C0= G0+P0 C-1
C1= G1+P1 C0= G1+P1 G0+ P1P0 C-1
C2= G2+P2 C1= G2+P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+P3 C2= G3+P3 G2+ P3 P2 G1+ P3P2 P1G0
S1
S2
S3
• 进位输入是由专门的“进位逻辑门”来提供 • 该门综合所有低位的加数、被加数及最低位进位输入
超前进位加法器使每位的进位直接由加数和被加数产生, 而无需等待低位的进位信号
Si Ai Bi Ci1 Ci Ai Bi AiCi1 BiCi1
定义两个中间变量Gi和Pi : Gi= AiBi ……产生变量 Pi= Ai+Bi ……传输变量 Ki= GiPi = Ai ⊕Bi ……中间变量
0
C0
C1
C2
C3
C-1
FA0
FA1
FA2
FA3Hale Waihona Puke Baidu
S0
S1
S2
C3
S3
CO ∑
CI CI
CI
A3 B3
C2
S2
CO ∑
CI CI
CI
A2 B2
C1
S1
CO ∑
CI CI
CI
A1 B1
所求结果为:C3S3S2S1S0
S3
C0
S0
CO ∑
CI CI
CI
A0 B0
C0-1
超前进位全加器-----74LS283
•超前进位加法原理
A0 B0
C-1 A0 B0 A1 B1
C-1 A0 A1B0 B1 A2 B2 C-1 A0 A2 B0 B2 A3 B3 C-1 A0 A3 B0 B3
……
…
…
0 C-1 FA0
C0 进位逻辑
C0 FA1
C1 进位逻辑
C1 FA2
C2 进位逻辑
C2 FA3
C3 进位逻辑 C3
S0
全加器真值表
输入端:Ai、Bi、Ci-1
输出端:Si、Ci A为加数,B为被加数 如A=1101, A3=1,A2=1,A1=0, A0=1
Ai Bi Ci-1 Si Ci
00 000 00 110
01 010
0 1 1 01 10 010
10 101
11 001
11 111
Ci-1表示进位输入
例:11+10=101 若看高位则A1=1 , B1=1,而低位进位输入C0=0,所以相