数电实验答案

合集下载

数字电路习题答案详解

受5号译码器输出控制。（1）当 CD=00时，只1号译码器译码，其他译码器不译码。
当 CD=01时，只2号译码器译码。（3）当 CD=10时，只3号译码器译码。当 CD=11
时，只4号译码器译码F1。0、F20、F30、F40
的逻辑函数表达式为：
第11页，共50页。
3-7 图示电路每一方框均为2线一4线译码器组成。其输出低电平有效。要求：
3-11
G AB
Y A BC
RC
G AB AB Y A BC ABC RC
需用七个与非门。而圈0则：
G A B AB
Y AB C ABC
R C
G AB
Y ABC RC
第25页，共50页。
3-11
试用六个与非门设计一个水箱控制电路。图为水箱示意图。A、B、C是三个电极。当电极被水浸没时，会有信号输出。水面在A，B间为正常状态，点亮绿灯G；水面在B、C间或在A以上为异常状态，点亮黄灯Y；水面在C以下为危险状态．点亮红灯R。
其他电路：
第16页，共50页。
第17页，共50页。
第18页，共50页。
第19页，共50页。
3-10 试用与非门设计一个逻辑选择电路。S1、S0为
选择端，A、B为数据输入端。选择电路的功能见下表。选择电路可以有反变量输入。
第20页，共50页。
3-10 F S1 AB S0 AB S0 A B S0 AB S1S0 A B F F S1 AB S0 AB S0 A B S0 AB S1S0 A B F S1S0 AB S1S0 ( A B) S1S0 ( A B AB) S1S0 ( A B AB )
择信号；比较结果F从74151 Y 反相输出端得到。

数字电子技术实验指导书(答案) PPT

1片
（三）实验内容
• １．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
• ２．测试二输入四或非门74LS02一个或非门的输入和输出之间的逻辑关系。
• ３．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
• 1.将器件的引脚７与实验台的“地（GND）”连接，
1、测试74LS00逻辑关系接线图及测试结果
1 K1
K2 2
3 LED0
图1.1 测试74LS00逻辑关系接线图
输入输出
引脚1 L L H H
引脚2 L H L H
引脚3 H H H L
表1.1 74LS00真值表
2、测试74LS02逻辑关系接线图及测试结果
K1 2 K2 3
1 LED0
图1.2 测试74LS28逻辑关系接线图
二、 TTL、HC和HCT器件的电压传输特性
5．在不考虑输出负载能力的情况下，从上述观点可以得出下面的推论
（１）74H CT芯片和74HC芯片的输出能够作为 74LS芯片的输入使用。
（２）74LS芯片的输出能够作为74HCT芯片的输入使用。实际上，在考虑输出负载能力的情况下，上述的推论也是正确
数字电子技术实验指导书(答案)
一、基本逻辑门电路性能（参数）测试
（一）实验目的
１.掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。２.熟悉TTL中、小规模集成电路的外型、管脚和使用方法。（二）实验所用器件
ｌ.二输入四与非门74LS00
1片
２.二输入四或非门74LS02
1片
３.二输入四异或门74LS86
的。应当指出，虽然在教科书中和各种器件资料中，74LS芯片的输出作为74HC芯片的输入使用时，推荐的方法是在74LS 芯片的输出和十5Ｖ电源之间接一个几千欧的上拉电阻，但是由于对 74LS芯片而言，一个74HC输入只是一个很小的负载，74LS芯片的输出高电平一般在３.5V～4.5V之间，因此在大多数的应用中， 74LS芯片的输出也可以直接作为74HC芯片的输入。

宁波大学数电实验参考答案

宁波大学数电实验参考答案（仅供参考）实验一EDA 工具软件的使用异或门B A B A F ______+=同或门AB B A F +=______实验二EDA 开发平台使用1、设计一个一位半加器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity banjia isport(a,b:in std_logic;s,c:out std_logic);end banjia;architecture behav of banjia is begins<=a xor b;c<=a and b;end behav;2、二进制全加器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fadder isport(a:in std_logic;b:in std_logic;c:in std_logic;s:out std_logic;d:out std_logic);end fadder;architecture behav of fadder isbegins<=a xor b xor c;d<=(a and b)or(a and c)or(b and c);end behav;实验五MSI组合电路的HDL设计1、3—8译码器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity decoder38isport(x:in std_logic_vector(2downto0);y:out std_logic_vector(7downto0) );end decoder38;architecture behav of decoder38isbeginprocess(x)begincase x iswhen"000"=>y<="00000001"; when"001"=>y<="00000010"; when"010"=>y<="00000100"; when"011"=>y<="00001000"; when"100"=>y<="00010000"; when"101"=>y<="00100000"; when"110"=>y<="01000000"; when"111"=>y<="10000000";when others=>null;end case;end process;end behav;2、显示译码器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity xianshi isport(a:in std_logic_vector(3downto0);b:out std_logic_vector(6downto0) );end xianshi;architecture behav of xianshi isbeginprocess(a)begincase a iswhen"0000"=>b<="0111111";when"0001"=>b<="0000110";when"0010"=>b<="1011011";when"0011"=>b<="1001111";when"0100"=>b<="1100110"; when"0101"=>b<="1101101"; when"0110"=>b<="1111101"; when"0111"=>b<="0000111"; when"1000"=>b<="1111111"; when"1001"=>b<="1101111"; when"1010"=>b<="1110111"; when"1011"=>b<="1111100"; when"1100"=>b<="0111001"; when"1101"=>b<="1011110"; when"1110"=>b<="1111001"; when"1111"=>b<="1110001";when others=>null;end case;end process;end behav;3、数据选择器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity select41isport(x:in std_logic_vector(1downto0);a:in std_logic;b:in std_logic;c:in std_logic;d:in std_logic;y:out std_logic);end select41;architecture behav of select41isbeginprocess(x)begincase x iswhen"00"=>y<=a;when"01"=>y<=b;when"10"=>y<=c;when"11"=>y<=d;when others=>null;end case;end process;end behav;实验六用MSI设计组合逻辑电路1、输血血型验证2、单“1”检测器实验七集成触发器及使用1、用触发器设计四位异步计数器2、用触发器设计四位移位寄存器实验八时序电路的HDL设计1、模可变计数器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity adder isport(clk:in std_logic;E:in std_logic;--E='1'则使能G:in std_logic;--G='1'为加,'0'为减M:in std_logic_vector(1downto0);--模选择y:out std_logic_vector(3downto0)--结果);end adder;architecture behav of adder issignal q:std_logic_vector(3downto0);beginprocess(E,G,clk)beginif E='0'thenq<=(others=>'0');elsif clk'event and clk='1'thenif G='1'thenif M="00"thenif q<"0001"thenq<=q+1;else q<=(others=>'0');end if;elsif M="01"thenif q<"0111"thenq<=q+1;else q<=(others=>'0');end if;elsif M="10"thenif q<"1001"thenq<=q+1;else q<=(others=>'0');end if;elsif M="11"thenq<=q+1;end if;elsif G='0'thenif M="00"thenif q>"1110"thenq<=q-1;elsif q="0000"thenq<="1111";else q<="1111";end if;elsif M="01"thenif q>"1000"thenq<=q-1;elsif q="0000"thenq<="1111";else q<="1111";end if;elsif M="10"thenif q>"0110"thenq<=q-1;elsif q="0000"thenq<="1111";else q<="1111";end if;else q<=q-1;end if;end if;end if;end process;y<=q;end behav;2、移位寄存器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity shiftreg isport(clk:in std_logic;clr:in std_logic;load:in std_logic;fx:in std_logic;--fx='1'则左移，'0'右移M:in std_logic_vector(3downto0);y:out std_logic_vector(3downto0) );end shiftreg;architecture behav of shiftreg issignal q:std_logic_vector(3downto0);beginprocess(clk,clr,load)beginif clr='1'thenq<=(others=>'0');elsif clk'event and clk='1'thenif load='1'thenq<=M;elsif fx='1'thenq(3downto1)<=q(2downto0);q(0)<='0';elsif fx='0'thenq(2downto0)<=q(3downto1);q(3)<='0';end if;end if;end process;y<=q;end behav;实验十综合时序电路设计1、序列发生器library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fangfa1isport(clk:in std_logic;y:out std_logic_vector(7downto0)--结果);end fangfa1;architecture behav of fangfa1issignal q:std_logic_vector(2downto0);beginprocess(clk)beginif clk'event and clk='1'thenq<=q+1;end if;end process;begincase q iswhen"000"=>y<="00000001";when"001"=>y<="00000010";when"010"=>y<="00000100";when"011"=>y<="00001000";when"100"=>y<="00010000";when"101"=>y<="00100000";when"110"=>y<="01000000";when"111"=>y<="10000000";end case;end process;end beha或2、序列检测器use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity jiance2isport(clk:in std_logic;din:in std_logic;--串行输入数据clr:in std_logic;--复位信号result:out std_logic--检测结果);end jiance2;architecture behav of jiance2issignal d:std_logic_vector(3downto0);signal y:std_logic_vector(3downto0);signal c:std_logic;begind<="1101";process(clr,clk,din)--序列移位存储beginif clr='1'or c='1'theny<="0000";else if clk'event and clk='1'theny<=y(2downto0)&din;else null;end if;end if;end process;process(clk,y)--比较序列beginif clk'event and clk='0'then--同步时钟，去除毛刺if y=d thenresult<='1';c<='1';else result<='0';c<='0';end if;else null;end if;end process;end behav;实验十一多功能数字中的设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity fen isport(clk:in std_logic;load:in std_logic;sw_set:in std_logic_vector(2downto0);gw_set:in std_logic_vector(3downto0);Qa:out std_logic_vector(2downto0);co:out std_logic;Qb:out std_logic_vector(3downto0));end;architecture a of fen issignal tema:std_logic_vector(2downto0);signal temb:std_logic_vector(3downto0);signal sw_setreg:std_logic_vector(2downto0);signal gw_setreg:std_logic_vector(3downto0);beginprocess(clk,load)beginif load='1'then tema<=sw_set;temb<=gw_set;co<='0';elsif(clk'event and clk='1')thenif tema="101"then--若时间达59时，则清零if temb>="1001"thentema<="000";temb<="0000";co<='1';else temb<=temb+"0001";co<='0';end if;elsif temb>="1001"thentema<=tema+"001";temb<="0000";co<='0';else temb<=temb+"0001";co<='0';end if;end if;Qa<=tema;Qb<=temb;end process;end a;ibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity hours isport(clk:in std_logic;load:in std_logic;sw_set:in std_logic_vector(1downto0);gw_set:in std_logic_vector(3downto0);Qa:out std_logic_vector(1downto0);Qb:out std_logic_vector(3downto0));end;architecture a of hours issignal tema:std_logic_vector(1downto0); signal temb:std_logic_vector(3downto0); signal sw_setreg:std_logic_vector(1downto0); signal gw_setreg:std_logic_vector(3downto0);beginprocess(clk,load)beginif load='1'then tema<=sw_set;temb<=gw_set;elsif(clk'event and clk='1')thenif tema="10"then--若时间达23时，则清零if temb>="0011"thentema<="00";temb<="0000";else temb<=temb+"01";end if;elsif temb>="1001"thentema<=tema+"01";temb<="0000";else temb<=temb+"0001";end if;end if;Qa<=tema;Qb<=temb;end process;end a;library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity miao isport(clk,load:in std_logic;sw_set:in std_logic_vector(2downto0);gw_set:in std_logic_vector(3downto0);Qa:out std_logic_vector(2downto0);co:out std_logic;Qb:out std_logic_vector(3downto0));end;architecture a of miao issignal tema:std_logic_vector(2downto0); signal temb:std_logic_vector(3downto0); signal sw_setreg:std_logic_vector(2downto0); signal gw_setreg:std_logic_vector(3downto0); beginprocess(clk,load)beginif load='1'then tema<=(others=>'0');temb<=(others=>'0');elsif(clk'event and clk='1')thenif tema="101"then--若时间达59，则清零if temb>="1001"thentema<="000";temb<="0000";co<='1';else temb<=temb+"0001";co<='0';end if;elsif temb>="1001"thentema<=tema+"01";temb<="0000";co<='0';else temb<=temb+"0001";co<='0';end if;end if;Qa<=tema;Qb<=temb;end process;end a;实验十二交通信号灯的设计library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity traffic isport(clk1k:in std_logic;-------时钟信号(1khz)rst:in std_logic;-------紧急控制信号etime:out std_logic_vector(3downto0);sr,sg,sy:out std_logic;------南北方向红黄绿灯信号er,eg,ey:out std_logic------东西方向红黄绿灯信号);end traffic;architecture behav of traffic istype states is(sta0,sta1,sta2,sta3,sta4,sta5,sta6,sta7,sta8,sta9,sta10,sta11,sta12,sta13,sta1 4,sta15,sta16,sta17,sta18,sta19,sta20,sta21);signal current_state,next_state:states:=sta0;signal temp1,temp2,temp3:std_logic_vector(7downto0);signal temp4,temp5:std_logic_vector(9downto0);signal flag1,flag2,flag3,flag4:std_logic;--分别用于指示绿灯亮、绿灯闪烁、黄灯闪烁、分频signal etimereg:std_logic_vector(3downto0);signal end1,end2,end3:std_logic;signal clk:std_logic;--分频后得到的1hz时钟beginprocess(clk1k,rst)beginif rst='1'thencurrent_state<=sta0;elsif clk1k'event and clk1k='1'thencurrent_state<=next_state;end if;end process;process(current_state)begincase current_state is---------------sta0为初始状态-----------------------when sta0=>er<='1';eg<='0';ey<='0';sr<='1';sg<='0';sy<='0';flag1<='0';flag2<='0';flag3<='0';flag4<='0';etime<="1111";--stiem<="00000000";next_state<=sta1;---------------sta1为状态1：东西路口的绿灯亮，南北路口的红灯亮，持续10秒-----------------------when sta1=>er<='0';eg<='1';ey<='0';sr<='1';sg<='0';sy<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;flag1<='1';if end1='1'thennext_state<=sta2;else next_state<=sta1;end if;---------------sta2-sta6为状态2：东西路口的绿灯闪烁，南北路口的红灯亮-----------------------when sta2=>er<='0';eg<='0';--绿灯灭ey<='0';sr<='1';sg<='0';sy<='0';flag2<='1';flag1<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta3;else next_state<=sta2;end if;when sta3=>er<='0';eg<='0';ey<='0';sr<='1';sg<='0';sy<='0';flag2<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta4; when sta4=>er<='0';eg<='1';--绿灯亮ey<='0';sr<='1';sg<='0';sy<='0';flag2<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta5;else next_state<=sta4;end if;when sta5=>er<='0';eg<='1';ey<='0';sr<='1';sg<='0';sy<='0';flag2<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta6;when sta6=>er<='0';eg<='0';--绿灯灭ey<='0';sr<='1';sg<='0';sy<='0';flag2<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta7;else next_state<=sta6;end if;---------------sta7-sta9为状态3：东西路口的黄灯闪烁，南北路口的红灯亮-----------------------when sta7=>er<='0';eg<='0';ey<='1';--黄灯亮sr<='1';sg<='0';sy<='0';flag2<='0';flag3<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end3='1'thennext_state<=sta8;else next_state<=sta7;end if;when sta8=>er<='0';eg<='0';ey<='1';sr<='1';sg<='0';sy<='0';flag3<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta9;when sta9=>er<='0';eg<='0';ey<='0';--黄灯灭sr<='1';sg<='0';sy<='0';flag3<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end3='1'thennext_state<=sta10;else next_state<=sta9;end if;when sta10=>er<='0';eg<='0';ey<='0';--过渡状态sr<='1';sg<='0';sy<='0';flag3<='0';flag4<='0';etime<=etimereg;--stime<=stimereg;next_state<=sta11;when sta11=>er<='1';eg<='0';ey<='0';sr<='0';sg<='1';sy<='0';flag1<='0';flag2<='0';flag3<='0';flag4<='0';etime<="1111";--stiem<="00000000";next_state<=sta12;---------------东西路口红灯亮，同时南北路口的绿灯亮，南北方向开始通车----------------------when sta12=>er<='1';eg<='0';ey<='0';sr<='0';sg<='1';sy<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;flag1<='1';if end1='1'thennext_state<=sta13;else next_state<=sta12;end if;---------------sta2-sta6为状态2：南北路口的绿灯闪烁，东西路口的红灯亮-----------------------when sta13=>er<='1';eg<='0';--绿灯灭ey<='0';sr<='0';sg<='0';sy<='0';flag2<='1';flag1<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta14;else next_state<=sta13;end if;when sta14=>er<='1';eg<='0';ey<='0';sr<='0';sg<='0';sy<='0';flag2<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta15;when sta15=>er<='1';eg<='0';--绿灯亮ey<='0';sr<='0';sg<='1';sy<='0';flag2<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta16;else next_state<=sta15;end if;when sta16=>er<='1';eg<='0';ey<='0';sr<='0';sg<='1';sy<='0';flag2<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta17;when sta17=>er<='1';eg<='0';--绿灯灭ey<='0';sr<='0';sg<='0';sy<='0';flag2<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end2='1'thennext_state<=sta18;else next_state<=sta17;end if;---------------sta7-sta9为状态3：东西路口的黄灯闪烁，南北路口的红灯亮-----------------------when sta18=>er<='1';eg<='0';ey<='0';--黄灯亮sr<='0';sg<='0';sy<='1';flag2<='0';flag3<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end3='1'thennext_state<=sta19;else next_state<=sta18;end if;when sta19=>er<='1';eg<='0';ey<='0';sr<='0';sg<='0';sy<='1';flag3<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta20;when sta20=>er<='1';eg<='0';ey<='0';--黄灯灭sr<='0';sg<='0';sy<='0';flag3<='1';flag4<='1';etime<=etimereg;--stime<=stimereg;if end3='1'thennext_state<=sta21;else next_state<=sta20;end if;when sta21=>er<='1';eg<='0';ey<='0';--sr<='0';sg<='0';sy<='0';flag3<='0';flag4<='1';etime<=etimereg;--stime<=stimereg;next_state<=sta0; when others=>next_state<=sta0;end case;end process;process(flag1,clk)beginif flag1='0'thentemp1<="00000000";end1<='0';elsif clk'event and clk='0'thenif temp1>="00001001"thenend1<='1';else temp1<=temp1+"00000001";end1<='0';end if;end if;end process;process(flag2,clk)beginif flag2='0'thenend2<='0';elsif clk'event and clk='0'thenend2<='1';end if;end process;process(flag3,clk)beginif flag3='0'thenend3<='0';elsif clk'event and clk='0'then end3<='1';end if;end process;process(flag4,clk)beginif flag4='0'thenetimereg<="1111";elsif clk'event and clk='1'then etimereg<=etimereg-1; end if;end process;process(clk1k)beginif clk1k'event and clk1k='1'thenif temp4>="1111101000"thenclk<='1';temp4<=(others=>'0');else temp4<=temp4+"0000000001";clk<='0';end if;end if;end process;end behav;。

数电课后习题及标准答案

题1.1 完成下面的数值转换：（1）将二进制数转换成等效的十进制数、八进制数、十六进制数。

①（0011101）2②（11011.110）2③（110110111）2解：①（0011101）2 =1×24+ 1×23+ 1×22+ 1×20=(29)10（0011101）2 =(0 011 101)2= (35)8（0011101）2 =(0001 1101)2= (1D)16②(27.75)10，(33.6)8，(1B.C)16；③(439)10，(667)8，(1B7)16；（2）将十进制数转换成等效的二进制数（小数点后取4位）、八进制数及十六进制数。

①（89）②（1800）10③（23.45）1010解得到：①(1011001)2，(131)8，(59)16；②(11100001000) 2，(3410) 8，(708) 16③(10111.0111) 2，(27.31) 8，(17.7) 16；（3）求出下列各式的值。

①（54.2）16=（）10 ②（127）8=（）16 ③（3AB6）16=（）4解①(84.125)10；②(57)16；③(3222312)4；题1.2 写出5位自然二进制码和格雷码。

题1.3 用余3码表示下列各数①（8）10 ②（7）10 ③（3）10解（1）1011；（2）1010；（3）0110题1.4 直接写出下面函数的对偶函数和反函数。

()()Y AB C D E C'=++()()Y AB A C C D E ''=+++ (())Y A B C D E '''=++++()Y A B C A B C '''=++解(1)(())(())(2)()(())()(())(3)(())(())(4)D D D D Y A B C D E C Y A B C D E C Y A B A C C D E Y A B AC C D E Y A BC DE Y A B C D E Y ABC A B C Y A B C A B C'''''''=+++=+++''''''''=+++=+++''''''''''=='''''''=+++=+++，，，，题1.5 证明下面的恒等式相等 ()()()()()()()()AB C B ABC A BC ABC AB B A B A BBC AD A B B D A C C D A C B D B D AB BC ''+=++''++=++=++++'''+++=+1、(AB+C)B=AB+BC=AB ( C+C')+ ( A+A')BC=ABC +ABC'+ABC + A'BC= ABC+ABC'+ A'BC 2、AB'+B+A'B=A+B+A'B=A+B+B=A+B3、左=BC+AD ，对偶式为(B+C)(A+D)=AB+AC+BD+CD 右=(A+B)(B+D) (A+C)(C+D)，对偶式为： AB+AC+BD+CD 对偶式相等，推得左=右。

数电实验答案

实验一、常用电子仪器的使用（实验一）一、实验目的1、学习电子技术实验中常用电子仪器的主要技术指标、性能和正确使用方法。

2、初步掌握用示波器观察正弦信号波形和读取波形参数的方法。

电路实验箱的结构、基本功能和使用方法。

二、实验原理在模拟电子电路实验中，要对各种电子仪器进行综合使用，可按照信号流向，以接线简捷，调节顺手，观察与读数方便等原则进行合理布局。

接线时应注意，为防止外界干扰，各仪器的公共接地端应连接在一起，称共地。

1．信号发生器信号发生器可以根据需要输出正弦波、方波、三角波三种信号波形。

输出信号电压频率可以通过频率分挡开关、频率粗调和细调旋钮进行调节。

输出信号电压幅度可由输出幅度调节旋钮进行连续调节。

操作要领：1）按下电源开关。

2）根据需要选定一个波形输出开关按下。

3）根据所需频率，选择频率范围（选定一个频率分挡开关按下）、分别调节频率粗调和细调旋钮，在频率显示屏上显示所需频率即可。

4）调节幅度调节旋钮，用交流毫伏表测出所需信号电压值。

注意：信号发生器的输出端不允许短路。

2．交流毫伏表交流毫伏表只能在其工作频率范围内，用来测量300伏以下正弦交流电压的有效值。

操作要领：1）为了防止过载损坏仪表，在开机前和测量前（即在输入端开路情况下）应先将量程开关置于较大量程处，待输入端接入电路开始测量时，再逐档减小量程到适当位置。

2）读数：当量程开关旋到左边首位数为“1”的任一挡位时，应读取0～10标度尺上的示数。

当量程开关旋到左边首位数为“3”的任一挡位时，应读取0～3标度尺上的示数。

3）仪表使用完后，先将量程开关置于较大量程位置后，才能拆线或关机。

3．双踪示波器示波器是用来观察和测量信号的波形及参数的设备。

双踪示波器可以同时对两个输入信号进行观测和比较。

操作要领：1）时基线位置的调节开机数秒钟后，适当调节垂直（↑↓）和水平（←→）位移旋钮，将时基线移至适当的位置。

2）清晰度的调节适当调节亮度和聚焦旋钮，使时基线越细越好（亮度不能太亮，一般能看清楚即可）。

数电实验答案

数字电子技术实验报告实验一门电路逻辑功能及测试 (1)实验二数据选择器与应用 (4)实验三触发器及其应用 (8)实验四计数器及其应用 (11)实验五数码管显示控制电路设计 (17)实验六交通信号控制电路 (19)实验七汽车尾灯电路设计 (25)班级：08030801学号：2008301787 2008301949姓名：纪敏于潇实验一门电路逻辑功能及测试一、实验目的：1.加深了解TTL逻辑门电路的参数意义。

2.掌握各种TTL门电路的逻辑功能。

3.掌握验证逻辑门电路功能的方法。

4.掌握空闲输入端的处理方法。

二、实验设备：THD—4数字电路实验箱，数字双踪示波器，函数信号发射器，74LS00二输入端四与非门，导线若干。

三、实验步骤及内容：1.测试门电路逻辑功能。

选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平用与非门实现与逻辑、或逻辑和异或逻辑。

用74LS00实现与逻辑。

用74LS00实现或逻辑。

用74LS00实现异或逻辑。

2.按实验要求画出逻辑图，记录实验结果。

3.实验数据与结果将74LS00二输入端输入信号分别设为信号A 、B用74LS00实现与逻辑1A B A B =∙逻辑电路如下： 12374LS00AN45674LS00ANA BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：1、用74LS00实现或逻辑11A B A B A B +=∙=∙∙∙逻辑电路如下12374LS00AN45674LS00AN910874LS00ANcU1A BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：2、用74LS00实现异或逻辑⊕=+=∙=∙A B AB BA AB BA ABB ABA逻辑电路如下：A端输入TTL门信号，B端输入高电平，输出波形如下：A端输入TTL门信号，B端输入低电平，输出波形如下：实验二数据选择器及其应用一、实验目的1.通过实验的方法学习数据选择器的电路结构和特点。

数字电子技术课后习题答案(全部)

第一章数制与编码1.1自测练习1.1.1、模拟量数字量1.1.2、（b）1.1.3、（c）1.1.4、（a）是数字量，（b）（c）（d）是模拟量1.2 自测练习1.2.1. 21.2.2.比特bit1.2.3.101.2.4.二进制1.2.5.十进制1.2.6.（a）1.2.7.（b）1.2.8.（c）1.2.9.（b）1.2.10.（b）1.2.11.（b）1.2.12.（a）1.2.13.（c）1.2.14.（c）1.2.15.（c）1.2.16.1.2.17.111.2.18.1.2.19.11011.2.20.8进制1.2.21.（a）1.2.22.0，1，2，3，4，5，6，71.2.23.十六进制1.2.24.0，1，2，3，4，5，6，7，8，9，A，B，C，D，E，F 1.2.25.（b）1.3自测练习1.3.1.1221.3.2.675.521.3.3..011.3.4.521.3.5.1BD.A81.3.6..11101.3.7.38551.3.8.28.3751.3.9..111.3.10.135.6251.3.11.570.11.3.12.120.51.3.13.2659.A1.4自测练习1.4.1.BCD Binary coded decimal 二—十进制码1.4.2.（a）1.4.3.（b）1.4.4.8421BCD码，4221BCD码，5421BCD1.4.5.（a）1.4.6. 1.10001.4.7.1.4.8.1.4.9.1.4.10.61.051.4.11..1.4.12.余3码1.4.13.XS31.4.14.XS31.4.15.1000.10111.4.16. 11.4.17.521.4.18.110101.4.19.1.4.20.（b）1.4.21.ASCII1.4.22.（a）1.4.23.ASCII American Standard Code for Information Interchange美国信息交换标准码EBCDIC Extended Binary Coded Decimal Interchange Code 扩展二-十进制交换吗1.4.24.1.4.25.ASCII1.4.26.（b）1.4.27.(b)1.4.28.1.4.29.-1131.4.30.+231.4.31.-231.4.32.-861.5 自测练习 1.5.1 略 1.5.2 1.5.31.5.4 补码形式 1.5.51.5.6 补码形式 1.5.7 补码形式习题1.1 （a ）（d ）是数字量，（b ）（c ）是模拟量，用数字表时（e ）是数字量，用模拟表时（e ）是模拟量1.2 （a ）7, （b ）31, （c ）127, （d ）511, （e ）40951.3 （a ）22104108⨯+⨯+，（b ）26108108⨯+⨯+，（c ）321102105100⨯+⨯+⨯+（d ）322104109105⨯+⨯+⨯+1.4 （a ）212121⨯+⨯+, （b ）4311212121⨯+⨯+⨯+, （c ）64212+12+12+12+1⨯⨯⨯⨯（d ）9843212+12+12+12+12⨯⨯⨯⨯⨯ 1.5 2201210327.15310210710110510--=⨯+⨯+⨯+⨯+⨯,3210-1-221011.0112+02+12+12+02+12=⨯⨯⨯⨯⨯⨯, 210-18437.448+38+78+48=⨯⨯⨯⨯, 10-1-2163A.1C 316+A 16+116+C 16=⨯⨯⨯⨯1.6 （a ）11110, （b ）,（c ）, （d ）1011 1.7 （a ）00, （b ）1.8 = 2610, 1011.0112 = 11.37510， 57.6438 = 71.， 76.EB 16 = 118. 1.9 12 = 65118 = D4916，0. = 0.468 = 0.9816，. = 137.328 = 5F.6816 1.10 168 = 1410，1728 = 12210，61.538 = 49.， 126.748 = 86.1.11 2A 16 = 4210 = = 528， B2F 16 = = 12 = 54578， D3.E 16 = 211.87510 = .11102 =323.78， 1C3.F916 = 451. = . = 703.7628 1.12 （a ）E, （b ）2E, （c ）1B3, （d ）349 1.13 （a ）22, （b ）110, （c ）1053, （d ）2063 1.14 （a ）4094, （b ）1386, （c ）49282 1.15 （a ）23, （b ）440, （c ）27771.16 = 2 = BCD ， 67.31110 = . = .18421BCD ， 1. = 1. = 0001.BCD ， 0. = 0. =0000.BCD1.17 1310 = 1BCD = XS3 = 1011Gray ， 6.2510 = 0110.1BCD = 1001. XS3 = 0101.01Gray ，0.12510 = 0000.18421BCD = 0011.0XS3 = 0.001 Gray 1.18 = 11101 Gray ， = Gray1.19 = 18421BCD ， 45610 = 08421BCD ， 1748 =08421BCD ， 2DA 16 = 08421BCD ， 1BCD=，XS3 = 1BCD1BCD1.20 0.0000原= 0.0000反= 0.0000补，0.1001原= 0.1001反= 0.1001补，11001原= 10110反= 10111补1.21 原= 补，原= 补，原= 补，原= 补1.22 1310 = 补，11010 = 补，-2510 = 补，-90 = 补1.23 补= 11210，补= 3110，补= -3910，补= -56101.241.251.26 BEN SMITH1.271.28第二章逻辑门1.1 自测练习2.1.1. （b）2.1.2. 162.1.3. 32, 62.1.4. 与2.1.5. （b）2.1.6. 162.1.7. 32, 62.1.8. 或2.1.9. 非2.1.10. 12.2 自测练习2.2.1. F A B=⋅2.2.2. (b)2.2.3. 高2.2.4. 322.2.5. 16，52.2.6. 12.2.7. 串联2.2.8. (b)2.2.9. 不相同2.2.10. 高2.2.11. 相同2.2.12. (a)2.2.13. (c)2.2.14. 奇2.3 自测练习2.3.1. OC，上拉电阻2.3.2. 0，1，高阻2.3.3. （b）2.3.4. （c）2.3.5. F A B=⋅, 高阻2.3.6. 不能2.4 自测练习1.29 TTL，CMOS1.30 Transisitor Transistor Logic1.31 Complementary Metal Oxide Semicoductor1.32 高级肖特基TTL，低功耗和高级低功耗肖特基TTL1.33 高，强，小1.34 （c）1.35 （b）1.36 （c）1.37 大1.38 强1.39 （a）1.40 （a）1.41 （b）1.42 高级肖特基TTL1.43 （c）习题2.1 与，或，与2.2 与门，或门，与门2.3 （a）F=A+B, F=AB （b）F=A+B+C, F=ABC （c）F=A+B+C+D, F=ABCD 2.4 （a）0 （b）1 （c）0 （d）02.5 （a）0 （b）0 （c）1 （d）02.6 （a）1 （b）1 （c）1 （d）12.7 （a）4 （b）8 （c）16 （d）322.8 （a）3 （b）4 （c）5 （d）6A B C F0 0 0 00 0 1 10 1 0 10 1 1 01 0 0 12.9 （a ）（b ） A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 11112.10 Y AB AC =+2.11A B C Y 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 11111 0 1 0 1 1 0 0 11 1 12.122.13F1 = A(B+C), F2=A+BCA B C F1F20 0 0 0 00 0 1 0 00 1 0 0 00 1 1 0 11 0 1 1 11 0 0 0 11 1 0 1 11 1 1 1 12.142.15 （a）0 （b）1 （c）1 （d）02.16 （a）1 （b）0 （c）0 （d）12.17 （a）0 （b）02.182.19 Y AB BC DE F=⋅⋅⋅2.20 Y AB CD EF=⋅⋅2.21 102.22 402.23 当TTL反相器的输出为3V，输出是高电平，红灯亮。

数字电子技术实践习题答案

《数字电子技术实践》练习题参考答案说明：本参考答案并不是唯一答案或不一定是最好答案，仅供参考。

单元 1 数字电路基础知识边学边练1.11、（1）12位，每位数需要一个4位BCD 码。

（2）0001 0100 01112、（1）最大为FFFH ；最小为000H 。

（2）为4096。

3、(1) 5(2) 000C7H (3) 000F9H 边学边练1.2指示灯用L 表示，亮为1，不亮为0；驾驶员到位与否用D 表示，到位为1，不到位为0；安全带扣环用B 表示，扣上为1，未扣为0；点火开关用S 表示，闭合为1，断开为0。

逻辑表达式：S B D L真值表综合练习1、 C B A D B A C B A F ⋅⋅+⋅⋅+⋅⋅=2、DC BD A H D C B A D C B A D C B A D C B A G DC B AD C A B A F DC B A E ⋅⋅+⋅=⋅⋅⋅+⋅⋅⋅+⋅⋅⋅+⋅⋅⋅=⋅⋅⋅+⋅⋅+⋅=⋅⋅⋅=3、设逻辑变量A 、B 、C 、D 分别表示占有40%、30%、20%、10%股份的四个股东，各变量取值为1表示该股东投赞成票；F 表示表决结果，F =1表示表决通过。

F =AB +AC +BCD4、设A 、B 开关接至上方为1，接至下方为0；F 灯亮为1，灯灭为0。

F =A ⊙B5、设10kW 、15kW 、25kW 三台用电设备分别为A 、B 、C ，设15kW 和25kW 两台发电机组分别为Y 和Z ，且均用“0”表示不工作，用“1”表示工作。

CAB Z B A B A Y ⋅=⋅=6、真值表逻辑函数式为：F =A +BD +BC7、输入为余3码，用A 、B 、C 、D 表示，输出为8421BCD 码，用Y 0、Y 1、Y 2、Y 3表示。

DC A B A Y C BD C B D B Y DC Y DY ⋅⋅+⋅=⋅+⋅⋅+⋅=⊕==32108、设红、绿、黄灯分别用A 、B 、C 表示，灯亮时为1，灯灭时为0；输出用F 表示，灯正常工作时为0，灯出现故障时为1。

数电实验答案

一、TTL测试1.主要参数有哪些？测试参数的意义何在？2.怎样测量与非门输出的高低电平？高低电平的取值范围？3.测量Iil或Iolm时电流档不能用，怎么办？4.在扇出系数测试电路中电位器和220欧电阻有什么用？为什么要使Uo=0.4V,此系数计算结果若为23.9，取多少？二、组合逻辑电路1、组合逻辑电路与时序逻辑电路的区别有哪些/?2、设计组合逻辑电路的步骤。

3、设计半加器、全加器、比较器、点灯控制等逻辑电路。

三、译码器1、什么是译码器？本实验用的74LS38和CC4511有什么区别？2、怎样用138和74LS20设计全加器？步骤？3、怎么用138设计反码器？4、描述数码管种类、结构？5、设计编码到译码显示的电路显示2014。

四、选择器1、介绍四选一和八选一选择器的逻辑功能。

2、怎样用选择器实现逻辑函数或功能电路？3、设计全加器或三人表决器。

五、触发器1、画出用与非门构成基本QS触发器电路图。

2、叙述J-K触发器功能，填功能表。

3、描述T,T’触发器，CP-SQ脉冲关系。

六、计数器1、怎样用D触发器构成四位数的二进制异步加法器、？讲解其工作原理，注意哪些事项？2、讲述用74LS192构成二位十进制计数器电路。

3、用192构成任意进制计数器，讲解原理。

七、抢答器1.讲述抢答器工作原理2.锁存电路怎样锁存，主持人怎样控制清零和宣布抢答开始？3.此实验原理电路存在哪些缺点和不足，怎样改进？4.抢答器灵敏度与哪些因素有关？怎样分析影响。

八、数电常识1、TTL逻辑门引脚规则。

2、TTL电源的范围3、怎样使用集成块4、数字电路故障原因通常有哪些？5、边沿怎样产生的？能否用逻辑开关产生？6、脉冲信号与函数波信号的区别？7、TTL逻辑门输入端悬空相当于什么电平？8、怎样由与非门变非门？9、本学期数字电路接触了哪些集成块？10、TTL集成电路使用规则？数电实验答案一、TTL测试：1、主要参数有：（1）导通电源电流Iccl与截止电源电流Icch，它们的大小标志着与非门在静态情况下的功耗大小；（2）低电平输入电流Iil与高电平输入电流Iih，它的大小关系到前级门的灌电流负载能力；（3）扇出系数No，它的大小是指门电路能驱动同类门的个数；（4）电压传输特性，通过电压传输特性可知道与非门的一些重要参数，如输出高电平，输出低电平，关门电平，开门电平，阀值电平及抗干扰容限等；（5）平均传输延迟时间tpd，衡量电路开关速度。

数电实验报告答案

实验名称：数字电路基础实验实验目的：1. 熟悉数字电路的基本原理和基本分析方法。

2. 掌握数字电路实验设备的使用方法。

3. 培养动手实践能力和分析问题、解决问题的能力。

实验时间：2023年X月X日实验地点：实验室XX室实验仪器：1. 数字电路实验箱2. 万用表3. 双踪示波器4. 数字信号发生器5. 短路线实验内容：一、实验一：基本逻辑门电路实验1. 实验目的- 熟悉与门、或门、非门的基本原理和特性。

- 学习逻辑门电路的测试方法。

2. 实验步骤- 连接实验箱，设置输入端。

- 使用万用表测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证逻辑门电路的特性。

3. 实验结果与分析- 实验结果与理论预期一致，验证了与门、或门、非门的基本原理。

- 通过实验，加深了对逻辑门电路特性的理解。

二、实验二：组合逻辑电路实验1. 实验目的- 理解组合逻辑电路的设计方法。

- 学习使用逻辑门电路实现组合逻辑电路。

2. 实验步骤- 根据设计要求，绘制组合逻辑电路图。

- 连接实验箱，设置输入端。

- 测量输出端电压。

- 记录不同输入组合下的输出结果。

- 分析实验结果，验证组合逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了组合逻辑电路的功能。

- 通过实验，掌握了组合逻辑电路的设计方法。

三、实验三：时序逻辑电路实验1. 实验目的- 理解时序逻辑电路的基本原理和特性。

- 学习使用触发器实现时序逻辑电路。

2. 实验步骤- 根据设计要求，绘制时序逻辑电路图。

- 连接实验箱，设置输入端和时钟信号。

- 使用示波器观察输出波形。

- 记录不同输入组合和时钟信号下的输出结果。

- 分析实验结果，验证时序逻辑电路的功能。

3. 实验结果与分析- 实验结果符合设计要求，验证了时序逻辑电路的功能。

- 通过实验，加深了对时序逻辑电路特性的理解。

四、实验四：数字电路仿真实验1. 实验目的- 学习使用数字电路仿真软件进行电路设计。

数电-带答案

第一章逻辑代数基础例题1.与(10000111)BCD 相等的十进制数是87，二进制数是1010111 十六进制数是57，2.AB+CD=0（约束项）求的最简与或表达式。

解：D C A C B A Z +=，见图1-1，得3.若F(A,B,C,D)=∑m(0,1,2,3,4,7,15）的函数可化简为：则可能存在的约束项为（ 3 ）。

见图1-21．逻辑函数式Y A B C D =++（）的反演式为 D C B A + 2. 在下列不同进制的数中，数值最大的数是（ D ）1051A.（） .101010B 2（） 163E C.（） D.（01011001）8421BCD 码 3、用卡诺图化简下式为最简与或式。

D C B A ++ Y(A,B,C,D)= ∑m(0,2,4,5,6,8,9)+ ∑d(10,11,12,13,14,15) 4.已知F ABC CD =+选出下列可以肯定使F=0的情况（ D )A. A=0，BC=1B. B=C=1C. D=0，C=1D. BC=1，D=1 5、是8421BCD 码的是（ B ）。

A 、1010 B C 、1100 D 、11016、欲对全班43个学生以二进制代码编码表示，最少需要二进制码的位数是（ B ）。

A 、5B 、6C 、8D 、437、逻辑函数F(A,B,C) = AB+B C+C A 的最小项标准式为（ D ）。

A 、F(A,B,C)=∑m(0,2,4)B 、F(A,B,C)=∑m(1,5,6,7)C 、F(A,B,C)=∑m (0,2,3,4)D 、F(A,B,C)=∑m(3,4,6,7)Z A BC A B AC D =++Z Z AC AC =+()B C D C D ++1..2..3..4..AC A DA C AB A D A B A B B C++++8、用代数法化简下式为最简与或式。

A+CC B BC C B A BCD A A F ++++=判断题1.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。

数电实验思考题答案

实验一 TTL 逻辑门电路和组合逻辑电路1． Y 4具有何种逻辑功能？答：为异或门。

2．在实际应用中若用74LS20来实现Y=AB 时，多余的输入端应接高电平还是低电平？答：多余的输入端应接高电平3．在全加器电路中，当A i =0，S i *=1，C i =1时C i-1=？答：C i-1=1实验二组合逻辑电路的设计1．通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方便些？答：中规模集成电路来设计组合逻辑电路更方便。

2．能否以一片74LS151为核心来设计全加器？答：不能以一片74LS151为核心来设计全加器。

3．以74LS138和门电路来设计全减器，选用TTL 或CMOS 门电路那种更合适？答：选用TTL 门电路。

实验三触发器的逻辑功能测试及移位寄存器1．在图3-1中经过一个CP 脉冲后，JK 触发器为何种状态？答：JK 触发器为“1”态。

2．用74LS76的JK 触发器转换成的D 触发器与74LS74的D 触发器在工作中有什么不同之处？图3-1答：前者在时钟脉冲后沿触发翻转，后者在时钟脉冲前沿触发翻转。

3．移位寄存器如果采用串行输出方式应从哪里输出？需送几个脉冲才能把“1101”取出？答：移位寄存器如果采用串行输出方式应从Q 3输出。

需送八个脉冲才能把“1101” 取出。

实验四计数器（1）1．将图4-1作什么样的改变，即可构成四位异步二进制减法计数器？答：将低位触发器的输出端Q 接到高位触发器的时钟输入端即可。

2．图4-2中由JK 触发器构成的计数器是几进制计数器？答：三进制计数器。

3．以74LS74为核心构成九进制计数器，至少要用几片74LS74？答：至少要用两片74LS74集成片。

1实验五计数器（2）1．异步置零和同步置零的区别在哪里？答：所谓异步置零即当置零信号一到计数器立即置零。

若置零信号到还需经一个时钟脉冲后计数器才能置零即为同步置零。

《数字电子技术实验》试卷及答案 (B卷)

数字电子技术实验试题（B卷）班级：学号：姓名：台号：成绩：说明：1 ．本卷请在90分钟内完成，包括整理仪器、设备。

2 ．实验数据、波形、结论和问题解答等请直接写在试卷上，否则无效。

一、判断题：请在你认为陈述正确的题目前圆括号内打“√”认为错误的打“×”（每题 1 分，共 10 分）1.（） CMOS 电路比 TTL 电路功耗大。

2.（）数字示波器TDS－2002垂直灵敏度设置过高时，峰峰值测量结果带“？”。

3.（）寄存器、计数器都属于组合电路；编码器、译码器属于时序电路。

4.（）单稳态触发器无需外加触发脉冲就能产生周期性脉冲信号。

5.（） EPROM 存储器属于只读存储器，当掉电后其存储的信息不会消失。

6.（）模拟示波器具有平均值采样功能7.（）二进制计数器既可实现计数也可用于分频。

8. （）同步计数器的计数速度比异步计数器快。

9. （）数码管有共阳和共阴两种，选用要根据译码器的类型而定。

10. （）将几个 D 触发器进行串接，前一级触发器的输出与后一级触发器的输入连接起来，就构成了移位寄存器。

二、解答下列问题（共 20 分）1．简述扫描测试法测量TTL与非门V TH的步骤（7分）2．右下图电路具备什么功能？用于何处？S为单刀双掷开关，Q为电路输出端。

（6分）3．四位二进制同步计数器74LS161 “同步”的含义是指什么？计数器的连接如下图，当工作稳定后，请画出输出端QA 、QB 、QC 、QD 的波形。

三、实验设计（70分）用JK 触发器设计一个计数器输出4位2进制数Q4 Q3 Q2 Q1按以下规律变化：设计一控制电路，将计数器的输出作为输入，当Q4Q3Q1Q1为1001、1010时输出Y 为0；其余六个状态输出Y 为1，要求器件数量最少。

1．计数器、控制电路完整地理论推导，画出实验电路原理图。

（25分）可用器材包括：四位二进制计数器74LS161一片，双 J-K 触发器74LS73两片、四2输入与非门74LS00两片；四2输入与非门CD4011一片、四2输入或非门74LS02一片、四2输入与门74LS08一片、四2输入或门74LS32一片、异或门74LS86一片。

数电习题及答案

数电习题及答案(总32页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--一、时序逻辑电路与组合逻辑电路不同，其电路由组合逻辑电路和存储电路（触发器）两部分组成。

二、描述同步时序电路有三组方程，分别是驱动方程、状态方程和输出方程。

三、时序逻辑电路根据触发器的动作特点不同可分为同步时序逻辑电路和异步时序逻辑电路两大类。

四、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。

解：驱动方程：001101J KJ K Q====状态方程：100111010nnQ QQ Q Q Q Q++==+输出方程：10Y Q Q=状态图：功能：同步三进制计数器五、试用触发器和门电路设计一个同步五进制计数器。

解：采用3个D触发器，用状态000到100构成五进制计数器。

（1）状态转换图（2）状态真值表（3）求状态方程（4）驱动方程（5）逻辑图（略）[题] 分析图所示的时序电路的逻辑功能，写出电路驱动方程、状态转移方程和输出方程，画出状态转换图，并说明时序电路是否具有自启动性。

解：触发器的驱动方程2001021010211J Q K J Q J QQ K Q K ====⎧⎧⎧⎨⎨⎨==⎩⎩⎩ 触发器的状态方程120011010112210n n n Q Q Q Q Q Q Q Q Q Q Q Q +++==+=⎧⎪⎪⎨⎪⎪⎩输出方程 2Y Q = 状态转换图如图所示所以该电路的功能是：能自启动的五进制加法计数器。

[题] 试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

解：驱动方程输出方程状态方程状态转换图如图所示功能：所以该电路是一个可控的3进制计数器。

[题] 分析图时序电路的功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，并检查电路能否自启动。

《数电实验》书后习题答案实验

4. 对于方波和三角波，交流毫伏表的指示值是否它们的有效值？如何根据交流毫伏表的指示值求得方波或三角波的有效值？
解：对于方波和三角波，交流毫伏表的指示值不是他们的有效值。先由指示值除以 1.11 得到它们的平均值，然后根据平均值和有效值的关系求到有效值。
U 方=U 平，U 三=1.15U 平。
实验二
是否可行？解：可行，课上讲的用三个 JK 触发器或三个 D 触发器设计的 3 位二进制异步加计数器，后面再接一个 74138 就可以。
实验八：
1. 如何用示波器观察实验ห้องสมุดไป่ตู้容中第⑤项及第⑥项中各个波形的相互关系？对⑤和⑥中的一组波形，分别应选哪个波形作为触发扫描同步信号？
解：用示波器双踪显示，先对照 CP 分别观察一下 Q1、Q2、Q3、Q4，了解一下计数器四个输出端波形的大概形状，然后参照 Q3 或 Q4,记录波形。在选择触发扫描同步信号的时候，必须选择 CH1 或 CH2，使得两波形双踪显示时能够稳定。
2. 实验内容 3 中，如何用示波器观察 CH1+CH2 的波形？解：要观察 CH1+CH2 的波形，只要使示波器的显示方式处于“叠加”，同时保证 CH1 和 CH2 的电压灵敏度保持一致就可以了。 3. 简述用示波器测量 TTL 高、低电平的步骤。解：将函数发生器输出 TTL 波形（f=1kHz）接到示波器一个通道上；示波器扫描方式打“AU TO”；电压灵敏度选择旋钮和时基因数选择旋钮处于适当的位置（比如 1V/div 和 0.2ms/div）；微调旋钮都处于“校准”位置；把输入耦合方式打到“GND”，确定零电平线的位置，再打到 “DC”，读出高低电平值。
实验四：
1. 简述组合逻辑电路分析方法。解：（1）由逻辑图写出各输出端的逻辑表达式；

数字电路及实验试题及参考答案已描红版

数字电路及实验一、单选题1.(1分)u＝－100sin（6πt＋10°）V超前i＝5cos（6πt－15°）A的相位差是（）A. 25°B. 95°C. 115°2.(1分)在正弦交流电路中，电感元件的瞬时值伏安关系可表达为（）A. image4.pngB. u＝jiωLC. image5.png3.(1分)当电路中电流的参考方向与电流的真实方向相反时，该电流（）A. 一定为正值B. 一定为负值C. 不能肯定是正值或负值4.(1分)在由PNP晶体管组成的基本共射放大电路中，当输入信号为1kHz,5mV的正弦电压时，输出电压波形出现了顶部削平的失真，这种失真是( )。

A. 饱和失真B. 截止失真C. 交越失真D. 频率失真5.(1分)已知基波的频率为120Hz，则该非正弦波的三次谐波频率为（）A. 360HzB. 300HzC. 240Hz6.(1分)二极管的主要特性是( )。

A. 放大特性B. 恒温特性C. 单向导电特性D. 恒流特性7.(1分)在多级直接耦合放大电路中，导致零点漂移最为严重的是( )。

A. 第一级的漂移B. 中间级漂移C. 末级漂移8.(1分)在电源对称的三相四线制电路中，若三相负载不对称，则该负载各相电压（）A. 不对称B. 仍然对称C. 不一定对称9.(1分)采用分布参数分析传输电路的条件是（）A. image48.pngB. image49.pngC. image50.png10.(1分)图3.4电路换路前已达稳态，在t=0时断开开关S，则该电路（）A. 电路有储能元件L，要产生过渡过程B. 电路有储能元件且发生换路，要产生过渡过程C. 因为换路时元件L的电流储能不发生变化，所以该电路不产生过渡过程。

11.(1分)两互感线圈同侧相并时，其等效电感量L同=（）A. image26.pngB. image27.pngC. image28.png12.(1分)微变等效电路法适用于( )。

数电课后习题答案

部分习题答案第一章1.1(45)10=(101101)2=(55)8(129)10=(10000001)2=(201)8(538)10=(1000011010)2=(1032)8 (254.25)10=(11111110.01)2=(376.2)81.2 (1101)2=(13)10 (110101)2=(53)10 (1110101)2=(117)10 (10100110)2=(166)10 。

1.3 (27)10=(1B)16 ， (43)10=(2B)16 ， (125)10=(7D)16 ， (254)10=(15E)16 ，312=(138)16 ， (513)=(201)16 。

1.4 (1) (10100101)2=(425)8=(A5)16 。

(2) (10101111)2=(257)8=(AF)16 。

(3) (11001110111)2=(3167)8=(677)16 。

1.5 (1) (154)10=(10011010)2=(232)8=(9A)16 。

(2) (101011)2=(43)10=(53)8=(2B)16 。

(3) (7E)16=(126)10=(176)8=(1111110)2 。

1.6 (1) 1110，00001，0110101，110010，1110111，100001。

(2)＋0011，＋01010，－0001，－1111。

(3) 0111101，0001010，1000011，11010110。

(4) ＋1101,＋1010,－00101,－010110。

(5) 01011110，10010010。

(6) 0111000，001010，1000100，110100。

(7) ＋111101，＋001100，－01001，－01000。

1.7 (46)10=(1000110)8421BCD , (127)10=(100100111)8421BCD ， (254)10=(1001010100)8421BCD , (893)10=(10001010100)8421BCD ， (2.618)10=(10.011000011000)8421BCD 。

数电实验报告答案

数电实验报告答案数电实验报告答案引言：数电实验是电子信息工程专业的一门重要课程，通过实际操作和实验验证，帮助学生深入理解数字电路的原理和应用。

本文将以数电实验报告的形式，回答一些常见的问题和难点，帮助读者更好地理解和掌握数电实验知识。

实验一：逻辑门的基本应用1. 实验目的：本实验旨在通过实际搭建逻辑门电路，验证逻辑门的基本功能和应用。

2. 实验原理：逻辑门是数字电路中最基本的元件，常见的逻辑门有与门、或门、非门等。

与门的输出只有在所有输入都为高电平时才为高电平，否则为低电平；或门的输出只有在任意输入为高电平时才为高电平，否则为低电平；非门的输出与输入相反。

通过逻辑门的组合，可以实现各种复杂的逻辑运算。

3. 实验步骤：首先，我们需要准备逻辑门的实验器件，如与门、或门、非门等。

然后，按照实验电路图的要求，搭建相应的逻辑门电路。

接下来，连接电源，观察和记录逻辑门的输入和输出情况。

最后，根据实验结果，进行数据分析和实验结论的总结。

4. 实验结果：通过实验，我们得到了逻辑门的输入和输出数据，并进行了数据分析。

实验结果表明，逻辑门的功能和应用与理论预期一致，验证了逻辑门的基本原理和功能。

实验二：时序逻辑电路的设计与实现1. 实验目的：本实验旨在通过设计和实现时序逻辑电路，加深对时序逻辑电路的理解和应用。

2. 实验原理：时序逻辑电路是一种根据输入信号的变化和时序关系来控制输出信号的电路。

常见的时序逻辑电路有触发器、计数器等。

触发器是一种特殊的时序逻辑电路，可以存储和改变输出信号的状态。

计数器是一种能够按照一定规律进行计数的时序逻辑电路。

通过时序逻辑电路的设计和实现，可以实现各种复杂的时序控制功能。

3. 实验步骤：首先，我们需要了解时序逻辑电路的基本原理和设计方法。

然后，根据实验要求，设计相应的时序逻辑电路。

接下来，使用逻辑门和触发器等器件，搭建时序逻辑电路。

连接电源，观察和记录时序逻辑电路的输入和输出情况。

最后，根据实验结果，进行数据分析和实验结论的总结。

数字电路习题参考答案详解

（a）Y1=ABC + ABC + ABD + AB （b) Y2=ABC + ABD + ABE + ABD + ABD + ABE
第27页，共29页。
4.24 判断用下列函数构成的电路是否存在冒险？冒险的类型？
(1)F=AB+ABC
AC
F
00
0
01
0
10
B
1 1 B+B
0型冒险
(4)F=AB+AB
11 0 0 1 1
10 1 0 0 1
D1 D3 D7 D5
10
D
第25页，共29页。
（3）三变量多数表决电路。
AB
D0 D2 D6 D4
C 00 01 11
0 100 0 1 0
1 0 1 01 1
D1 D3 D7 D5
10
第26页，共29页。
4.23 用数据选择器组成的电路如图所示，求输出Y 的表达式。
又Si m1 m2 m4 m7 Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
比较得： D0=D3= Ci-1 D1=D2= Ci-1
且 Ci m3 m5 Ai Bi Ai BiCi1 Ai BiCi1 Ai Bi
Y m0 D0 m1D1 m2 D2 m3D3
D0 B 0 0 1 1 0 1 1111
D1 1
D2 B D3 1
A C
B1
第22页，共29页。
(4)二变量异或表达式。
A
B
0
00
1 AB
1
11 0
D0=0
AB
D3=0

本科数字电子第1第2章实验答案

本章实验1.1 数字电路的认识实验一、实验目的初步认识数字电路，学会一些实验仪器、元器件的使用。

通过一个较为直观的实验，提高学生对课程的兴趣，明确本课程的学习目的。

二、实验设备和元器件电子实验箱，双踪示波器，集成电路：CD4511、CD4518, 数码管KSS-08123SR，电阻510×7，元器件手册。

三、实验技术和知识如图1-62 所示电路为一计数译码显示电路，计数器CD4518随着时钟脉冲的输入作加计数，通过CD4511译码驱动，数码管显示输入的时钟脉冲数目。

CD4518是双十进制同步计数器，它由两个相同的同步十进制计数器构成。

当EN为高电平时，在CP的上升沿进行加计数，CD4518的输出Q3Q2Q1Q0为0000～1001；当CP 为低电平时，在EN的下降沿进行加计数，Q3Q2Q1Q0为0000～1001。

CR为清零端，它为高电平时计数器清零。

CD4511是BCD-7段锁存译码驱动器，其中A3A2A1A0为二进制数据输入端，输出Y a、Y b、Y c、Y d、Y e、Y f、Y g分别与数码管2ES102的a、b、c、d、e、f、g，当LT为试灯输入，当LT=0时，Y a、Y b、Y c、Y d、Y e、Y f、Y g均为高电平，与之连接的数码管KSS-08123SR 显示数字“8”；BI为输出消隐控制端，当BI=0，LT=1时，输出Y a、Y b、Y c、Y d、Y e、Y f、Y g均为低电平，与之连接的数码管2ES102不显示任何数字；LE为数据锁定控制端，当LE=1，BI=1，LT=1时，输出保持原来的状态。

当LE=0，BI=1，LT=1时，数码管显示与A3A2A1A0二进制数据相对应的十进制数。

四、实验内容和步骤通过教师的演示，学生认识计数译码显示电路的功能、作用。

试组建该电路，并观察计数显示结果。

图1-62 计数译码显示电路五、实验报告内容要求实验目的，实验电路，整理和分析原始实验数据，绘出曲线或波形图，实验心得体会。