《PCB布线与布局》PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
h
7
PCB布线
1、布线优先次序
关键信号线优先:模拟小信号、高速信号、时钟信号和同步信号 等关键信号优先布线
密度优先原则:从单板上连接关系最复杂的器件着手布线。 从单板连线最密集的区域开始布线
注意点: a、尽量为时钟信号、高频信号、敏感信号等关键信号提供专门的布线
层,并保证其最小的回路面积。必要时应采取手工优先布线、屏蔽 和加大安全间距等方法。保证信号质量 b、电源层和地层之间的EMC环境较差,应避免布置对干扰敏感的信号 c、有阻抗控制要求的网络应尽量按线长线宽要求布线
l
心元器件应当优先布局。
l
l
2. 布局中应参考原理框图,根据单板的主信号流向规律安排主要元
l
器件。
l
l
3. 元器件的排列要便于调试和维修,亦即小元件周围不能放置大元件、
l
需调试的元、器件周围要有足够的空间。
l
l
4. 相同结构电路部分,尽可能采用“对称式”标准布局。
h
4
l 5. 按照均匀分布、重心平衡、版面美观的标准优化布局;
h
13
注意点: n 成对出现的差分信号线,一般平行走线,尽量少打过孔,必须打孔时,应两
线一同打孔,以做到阻抗匹配。 n 相同属性的一组总线,应尽量并排走线,做到尽量等长。
n 从贴片焊盘引出的过孔尽量离焊盘远些。
h
14
十一条常用规则
走线的方向控制规则:
即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层 走成同一方向,以减少不必要的层间窜扰;当由于板结构限制(如某 些背板)难以避免出现该情况,特别是信号速率较高时,应考虑用地 平面隔离各布线层,用地信号线隔离各信号线。
对于很多芯片都有参考的晶体振荡器,这些晶振下方也不应走线,要铺铜隔离
h
9
、直角走线:
直角走线一般是PCB布线中要求尽量避免的情况,也几乎成为衡量布线好坏的 标准之一,那么直角走线究竟会对信号传输产生多大的影响呢?从原理上说,直 角走线会使传输线的线宽发生变化,造成阻抗的不连续。其实不光是直角走线, 顿角,锐角走线都可能会造成阻抗变化的情况。
h
15
走线的开环检查规则:
l 一般不允许出现一端浮空的布线(Dangling Line)
主要内容:
元器件布局
n
1、布局的一般步骤
n
2、元器件布局的10条规则
PCB 布线
1、布线优先次序 2、四种具体走线方式 3、十一条常用规则
h
2
元器件布局
1、布局的一般步骤:
读电路
把电路按功能分模块、 弄清信号流向等
机械结构
物理形状、大小,固定点等
按布局规则布局
h
3
2、元器件布局的10条规
则
l
1. 遵照“先大后小,先难后易”的布置原则,即重要的单元电路、核
l 6. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性
l
分立元件也要力争在X或Y方向上保持一致,便于生产和检验。
l 7. 发热元件要一般应均匀分布,以利于单板和整机的散热,除温度检测元件
l
以外的温度敏感器件应远离发热量大的元器件。
l 8. 布局应尽量满足以下要求:总的连线尽可能短,关键信号线最短; l 高电压、大电流信号与小电流,低电压的弱信号完全分开;模拟信 l 号与数字信号分开;高频信号与低频信号分开;高频元器件的间 l 隔要充分.
直角走线的对信号的影响就是主要体现在三个方面: l 一是拐角可以等效为传输线上的容性负载,减缓上升时间; l 二是阻抗不连续会造成信号的反射; l 三是直角尖端产生的EMI。
h
10
、差分走线:
差分信号(Differential Signal)在高速电路设计中的应用越来越广泛,电路中最关 键的信号往往都要采用差分结构设计.定义:通俗地说,就是驱动端发送两个等值、反相 的信号,接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。而承载差 分信号的那一对走线就称为差分走线。
h
12
、蛇形线:
• 蛇形线是Layout中经常使用的一类走线方式。其主要目的就是为了调 节延时,满足系统时序设计要求。设计者首先要有这样的认识:蛇形线 会破坏信号质量,改变传输延时,布线时要尽量避免使用。但实际设计 中,为了保证信号有足够的保持时间,或者减小同组信号之间的时间偏 移,往往不得不故意进行绕线。
h
11
对于PCB工程师来说,最关注的还是如何确保在实际走线中能完全发 挥差分走线的这些优势。也许只要是接触过Layout的人都会了解差分走 线的一般要求,那就是“等长、等距”。
等长是为了保证两个差分信号时刻保持相反极性,减少共模分量; 等距则主要是为了保证两者差分阻抗一致,减少反射。“尽量靠近原则 ”有时候也是差分走线的要求之一。
h
8
2、四种具体走线方式
、时钟的布线:
时钟线是对EMC 影响最大的因素之一。在时钟线上应少打过孔,尽量避免和其它信号线并 行走线,且应远离一般信号线,避免对信号线的干扰。同时应避开板上的电源部分,以防 止电源和时钟互相干扰。
如果板上有专门的时钟发生芯片,其下方不可走线,应在其下方铺铜,必要时还可以对其 专门割地。
差分信号和普通的单端信号走线相比,最明显的优势体现在以下三个方面:
l a.抗干扰能力强,因为两根差分走线之间的耦合很好,当外界存在噪声干扰时,几乎是 同时被耦合到两条线上,而接收端关心的只是两信号的差值,所以外界的共模噪声可以 被完全抵消。
l b.能有效抑制EMI,同样的道理,由于两根信号的极性相反,他们对外辐射的电磁场可 以相互抵消,耦合的越紧密,泄放到外界的电磁能量越少。
l c.时序定位精确,由于差分信号的开关变化是位于两个信号的交点,而不像普通单端信 号依靠高低两个阈值电压判断,因而受工艺,温度的影响小,能降低时序上的误差,同 时也更适合于低幅度信号的电路。目前流行的LVDS(low voltage differential signaling)就是指这种小振幅差分信号技术。
Байду номын сангаас
h
5
l 9、去藕电容的布局要尽量靠近IC的电源管脚,并使之与电源和地之间形 l 成的回路最短。
l 10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便
l
于将来的电源分隔。
h
6
PCB 布局对于电信号的考虑 对于一个设计者在考虑PCB 元件的分布时要考虑如下图的问题。
A. 高速的元件(和外界接口的)应尽量靠近连接器。 B. 数字电路与模拟电路应尽量分开,最好是用地隔开。