数字频率计的设计

电子测量实训报告

姓名：X X X 院系：X X X X 学院

专业：07电子信息工程

学号：

指导教师：

完成时间: 2010 年 9月 7 日

目录

第1章引言 (3)

1.1数字频率计的概述 (3)

1.2设计任务 (3)

1.3设计目的 (4)

1.4设计方案 (4)

1.5频率计设计原理 (5)

第2章系统硬件设计 (5)

2.1电路原理图设计 (5)

2.2单元电路介绍 (6)

2.3 74LS90引脚及其说明 (8)

2.4 74LS47的介绍 (9)

2.5 74LS123的介绍 (10)

第3章硬件调试 (11)

第4章实训小结 (10)

第5章附录 (13)

附录1 硬件电路原理图和连接图 (13)

附录2 元器件清单 (14)

附录3 参考文献 (14)

数字频率计的设计

摘要：本实训报告是关于数字频率计设计的简要介绍。采用直接测频法的方案来完成本次实训设计。其组成部分有时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。该设计主要用于数码管的显示功能，在四位LED数码管上对输入信号频率进行显示，并能够准确运行。

关键词：数字频率计、计数脉冲、单稳态电路、闸门电路、锁存、频率显示

第1章引言

1.1数字频率计的概述

数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波，方波，三角波和尖脉冲信号的频率，而且还可以测量他们的周期。数字频率计在测量其他物理量如转速、振荡频率等方面获得广泛应用。所谓频率，就是周期性信号在单位时间（1s）里变化的次数。若在一定时间间隔T内测得的这个周期性信号的重复变化次数N，则其频率可表示为：f =N/T。

1.2设计任务

设计一个数字频率计系统，频率在四位数码管上进行显示，如下图。从左到右依次为频率的千位、百位、十位、个位。

设计要求：

（1）位数：

能计4位十进制数，计数位数主要取决于被测信号频率的高低，如果被测信号频率较高，精度又较高，可相应增加显示位数。

（2）量程：

最大读数为9999Hz，闸门信号的采样时间为1s。

（3）显示方式：

用七段LED数码管显示读数，做到显示稳定、不跳变。

（4）被测信号为正弦波、三角波、方波均可。

1.3设计目的

1、掌握数字频率计的组成原理

2、掌握数字频率计的设计、组装与调试

3、学习集成电路合理选择与使用

4、能识别和正确使用各种所需的集成块、电阻、电位器等，熟悉集成块的管脚功能结构

5、能简明扼要地用实验测试所得的结果说明实验所证明和解决的问题

1.4设计方案

数字频率计的硬件电路框图如图一所示，该原理框图由时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路组成。图中单稳态触发电路为锁存器和计数器提供一个触发信号，当该信号送入到锁存器和计数器中时，计数器清零，锁存器开始工作；而时基电路为闸门电路提供一个1s钟的闸门信号，使得计数器在这一范围内工作；放大整形电路是将任意波形转变成为矩形脉冲波，以便后面计数器计数；1s钟到，第一个单稳态触发器发出触发信号并送入锁存器，对计数器所记的脉冲个数进行锁存；然后将计数器中的值进行译码并在LED数码管上显示出来。

数字频率计硬件框图如下：

图一：数字频率计硬件原理框图

1.5频率计设计原理

频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于一秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的间隔就越长。闸门时间越短，测的频率值刷新就越快，但测得的频率精度就受影响。数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。

本次设计的数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。由555定时器，分级分频系统及门控制电路得到具有固定宽度T 的方波脉冲做门控制信号，时间基准T称为闸门时间。宽度为T的方波脉冲控制闸门的一个输入端B，被测信号频率为fx，周期为Tx。到闸门另一输入端A，当门控制电路的信号到来后，闸门开启，周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门，于输出端C产生脉冲信号到计数器，计数器开始工作，直到门控信号结束，闸门关闭，单稳1的暂态送入锁存器的使能端，锁存器将计数结果锁存，计数器停止计数并被单稳2暂态清零。（简单地说就是：在时基电路脉冲的上升沿到来时闸门开启，计数器开始计数，在同一脉冲的下降沿到来时，闸门关闭，计数器停止计数。同时，锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存，并把锁存结果输送到译码器来控制七段显示器，这样就可以得到被测信号的数字显示的频率。而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零，为下一次测量做准备，实现了可重复使用，避免两次测量结果相加使结果产生错误。）若T=1s，计数器显示fx=N（T时间内的通过闸门信号脉冲个数）若T=0.1s，通过闸门脉冲个数为N时，fx=10N，（闸门时间为0.1s时通过闸门的脉冲个数）。也就是说，被测信号的频率计算公式是fx=N/T，由此可见，闸门时间决定量程，可以通过闸门时基选择开关，选择T大一些，测量准确度就高一些，T小一些，测量准确度就低。根据被测频率选择闸门时间来控制量程。

第2章系统硬件设计

2.1电路原理图设计

电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。

设计电路原理图如下：

2.2单元电路介绍

该电路由时基电路、闸门电路、放大整形电路、逻辑控制电路以及可控制的计数、译码、显示电路部分组成，各部分原理如下：

时基电路：时基电路的作用是产生一个标准时间信号（高电平持续时间为1s），可以由定时器555构成的多谐振荡器产生，当标准时间的精度要求较高时，应通过晶体振荡器分频获得。