基本逻辑门电路

第一节基本逻辑门电路

1。1 门电路的概念：

实现基本和常用逻辑运算的电子电路，叫逻辑门电路。实现与运算的叫与门，实现或运算的叫或门，实现非运算的叫非门，也叫做反相器，等等（用逻辑1表示高电平；用逻辑 O表示低电平)

11.2 与门：

逻辑表达式F= A B

即只有当输入端A和B均为1时，输出端 Y才为1,不然Y为0.与门的常用芯片型号

有：74LS08,74LS09 等。

11.3 或门：逻辑表达式F= A+ B

VD l 虫——Qk

(b）

即当输入端A和B有一个为1时,输出端Y即为1,所以输入端A和B均为0时,Y才会为O.或门

的常用芯片型号有：74LS32等. _

11.4 。非门逻辑表达式一F=A

VD2

B ---- H --- A——⅛ 1

B——

即只有当所有输入端 A 和B 均为1时,输出端Y

才为0,

不然Y

为1•与非门的常用芯片型号 有:74LS00，74LS03,74S31,74LS132 等•

11.6 。或非门:

逻辑表达式 F=A+B

A ——

〉1 D —F

B -—

即只要输入端 A 和B 中有一个为1时,输出端Y 即为0.所以输入端A 和B 均为O 时，Y 才会为 1.

或非门常见的芯片型号有：74LS02等。 11。7 .同或门：逻辑表达式F=A B+A B

=1 F

11.8.异或门：逻辑表达式 F=A B+A B

.非门的常用芯片型号有 ：74LS04,74LS05,74LS06,74LS14 等. 11.5 •与非门

逻辑表达式F=AB

即输出端总是与输入端相反

A

=1

B

F

11.9.与或非门：逻辑表逻辑表达式F=AB+CD

A≥ 1

&

F

C

B

C

D

11.10∙RS 触发器：

电路结构

把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图721∙（a）所示.它有两个输入端 R S和两个输出端 Q Q —

图7.2.1两与勻日门组成的基本RS触发器

工作原理：

Q—SC

基本RS触发器的逻辑方程为: 1’■—

根据上述两个式子得到它的四种输入与输出的关系:

1. 当R=1、S=O时,贝U Q=0,Q=1,触发器置1。 2。当R=0 S=I时，贝U Q=1，Q=0,触发器置0. ' U

⅛逻辑电路

如上所述，当触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q有两种互补的

稳定状态.一般规定触发器Q端的状态作为触发器的状态。通常称触发器处于某种状态，实际

是指它的Q端的状态.Q=1 Q=O时，称触发器处于1态，反之触发器处于 0态。S=0,R=1使触发器置1 ，或称置位。因置位的决定条件是S=O，故称S端为置1端。R=0，S=1时,使触发器置

0，或称复位。

同理，称R端为置0端或复位端.若触发器原来为1态，欲使之变为0态，必须令R端的电平

由1变0，S端的电平由0变1。这里所加的输入信号(低电平)称为触发信号，由它们导致的转换过程称为翻转。由于这里的触发信号是电平,因此这种触发器称为电平控制触发器。从功能方面看，它只能在 S和R的作用下置0和置1 ,所以又称为置0置1触发器，或称为置位复位触发器。其逻辑符号如图721（b）所示。由于置0或置1都是触发信号低电平有效，因此， S

端和R端都画有小圆圈.

3. 当R=S=1时，触发器状态保持不变。

触发器保持状态时，输入端都加非有效电平（高电平）,需要触发翻转时，要求在某一输入端

加一负脉冲，例如在 S端加负脉冲使触发器置 1,该脉冲信号回到高电平后，触发器仍维持1

状态不变，相当于把 S端某一时刻的电平信号存储起来，这体现了触发器具有记忆功能.

4. 当R=S=0时，触发器状态不确定

在此条件下，两个与非门的输出端Q和Q全为1 ,在两个输入信号都同时撤去（回到 1）后,由

于两个与非门的延迟时间无法确定,触发器的状态不能确定是1还是0，因此称这种情况为不定

状态，这种情况应当避免。从另外一个角度来说，正因为R端和S端完成置0、置1都是低电

平有效,所以二者不能同时为0。

此外，还可以用或非门的输入、输出端交叉连接构成置0、置1触发器，其逻辑图和逻辑符号分

别如图7。2.2 ( a）和7。2.2 （ b）所示。这种触发器的触发信号是高电平有效,因此在逻辑符号

的S端和R端没有小圆圈。

图1。 2.2两或3E门组成的基本RS触发器

2. 特征方程

表化2」基本慾触发器状态转移真值表

基本RS 触发器的特性：

1. 基本RS 触发器具有置位、复位和保持(记忆)的功能；

2. 基本RS 触发器的触发信号是低电平有效,属于电平触发方式；

3. 基本RS 触发器存在约束条件(R+S=1），由于两个与非门的延迟时间无法确定;当 将导致下一状态的不确定。

4.

当输入信号发生变化时，输出即刻就会发生相应的变化，即抗干扰性能较差。

ff S -√

V p

O 1 <1 n O I I O t O O 1 I O I I I I O O I t I I O D O ⅞

(I

O

I

表7.2.2飼化真值表

R=S=O 时，