电子系统设计综合实验

电子系统设计综合实验指导书
（选择以下项目中的一项作为综合实验项目）。

项目一等精度频率计
一、课程设计目的
1、进一步熟悉QuartusⅡ的软件使用方法，熟悉keil软件使用；
2、熟悉单片机与可编程逻辑器件的开发流程及硬件测试方法；
3、掌握等精度频率计设计的基本原理。

4、掌握独立系统设计及调试方法，提高系统设计能力。

二、设计任务
利用单片机与FPGA设计一款等精度频率计，待测脉冲的检测及计数部分由FPGA实现，FPGA的计数结果送由单片机进行计算，并将最终频率结果显示在数码管上。

要求该频率计具有较高的测量精度，且在整个频率区域能保持恒定的测试精度，具体指标如下：
a）具有频率测试功能：测频范围100Hz~5MHz。

测频精度：相对误差恒为基准频率的万分之一。

b）具有脉宽测试功能：测试范围10μs~1s，测试精度：0.1μs。

c）具有占空比测试功能：测试精度1%~99%。

d）具有相位测试功能。

（注：任务a为基本要求，任务b、c、d为提高要求）
三、基本原理
基于传统测频原理的频率计的测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性，而等精度频率计不但具有较高的测量精度，而且在整个频率区域能保持恒定的测试精度。

3.1 等精度测频原理
等精度频率计主控结构如图1所示。

图 1 等精度频率计主控结构 测频计测控时序如图2所示。

图 2 频率计测控时序
预置门控信号CL 选择为0.1~1s 之间（通过测试实验得出结论：CL 在这个范围内选择时间宽度对测频精度几乎没有影响）。

BZH 和TF 分别是2个高速计数器，BZH 对标准频率信号（频率为Fs ）进行计数，设计数结果为Ns ；TF 对被测信号（频率为Fx ）进行计数，计数结果为Nx ，则有
MUX64-8模块并不是必须的，可根据实际设计进行取舍。

分析测频计测控时序，着重分析START 的作用，完成等精度频率计设计。

3.2 FPGA 模块
FPGA 模块所要完成的功能如图1所示，由于单片机的速度慢，不能直接测量高频信号，所以使用高速FPGA 为测频核心。

100MHZ 的标准频率信号由FPGA 内部的PLL 倍频实现，待测信号TCLK 为方波，由信号发生器给出待测方波信号（注意：该方波信号带有直流偏置，没有负电压，幅值3.3V ）。

预制门控信号CL 由单片机发出，BRNA 和ENA 分别是BZH 与TF 两个计数器的计数允许信号端。

FPGA 将允许计数时间内的BZH 、TF 的运行结果送入单片机进行最后的计算。

3.3 单片机模块
Ns
Fs Nx Fx //
单片机模块完成对整个测频系统的控制，包括对FPGA的控制以及数码管的显示控制。

测频允许信号由单片机发出，并且单片机的P0 口负责循环读取FPGA 发送过来的测频结果数据（BZH、TF两个计数器的计数结果，每次传送8位数据），P2负责发送控制信号，单片机可以通过结束信号了解测频记数是否结束，以确定何时开始读取数据。

四、整体系统设计
1、根据以上的原理介绍，按照设计任务要求，利用VHDL进行等精度频率计系
统的和核心程序设计，通过QuartusⅡ进行编辑、编译、综合、适配、仿真测试。

2、利用单片机实现等精度频率计的频率计算以及实时显示。

3、利用EDA最小系统板实现设计。

五、设计报告要求
1．说明数字等精度频率计的工作原理。

2．画出所设计的等精度频率计模块方框图，包括FPGA部分与单片机部分。

3. 结合频率计设计任务指标，记录频率测试指标，并进行误差分析计算。

4. 记录结果图形，并将电子档存档。

5．总结设计中遇到的问题，问题出现的原因及解决问题的方法。

六、实验设备
EDA最小系统板一块（康芯）、PC机一台、示波器一台、信号发生器一台、万用表一个。

项目二VGA彩色信号演示系统设计
一、课程设计目的
1、进一步熟悉QuartusⅡ的软件使用方法；
2、熟悉可编程逻辑器件的开发流程及硬件测试方法；
3、学习FPGA硬件资源的使用和控制方法；
4、掌握VGA时序控制的基本原理，掌握FPGA对液晶的显示控制，掌握状态
机的设计方法；
5、掌握图像显示原理；
6、掌握独立系统设计及调试方法，提高系统设计能力。

二、设计任务
利用FPGA设计VGA 彩色信号演示系统，该演示系统可演示彩条信号、图像信号。

具体任务为：
a）显示彩条信号，通过外部控制产生三种模式的显示变化，如表1-1所示。

模式控制参数由外部按键输入，并将显示模式显示在LCD上。

例如：如果选择模式1，在VGA上显示了竖彩条，则在LCD上显示：“模式1：竖彩条”。

在VGA上显示相应的竖彩条。

b）显示图像信号，将像素点数据存于FPGA内部的RAM或ROM中，通过读取RAM或ROM来获得图像数据，将图像数据进行VGA时序控制（时序控制利用状态机进行编写），并送入VGA进行显示，同时在LCD上显示“显示模式4：图像名称”。

c）将VGA的时序控制固化为VGA显示控制IP核，方便移植调用。

（注：任务a为基本要求，任务b、c为提高要求）
三、基本原理
VGA工业标准要求的频率如下：
●时钟频率：25.175MHZ（像素输出的频率）。

●行频：31469HZ。

●场频：59.96HZ。

设计VGA图像显示控制要注意两个问题：一个是时序驱动，这是完成设计的关键。

时序稍有偏差，显示必然不正常；另一个是VGA信号的电平驱动。

3.1 VGA显示原理
VGA 彩色显示器（640X480/60Hz）在显示过程中除R、G、B 三基色信号外，还有同步HS信号和场同步VS 信号。

在显示器显示过程中，HS 和VS 极性可正可负，其极性转换逻辑在显示器内自动切换。

以正极性为例，R、G、B 信号为正极性信号，并高电平有效，当VS=0、HS=0，CRT显示的内容为亮的过程，当一行扫描完毕，行同步HS=1，这时的VGA显示器扫描产生消隐及电子束回到VGA 显示器的左边下一行的起始位置（X=0 Y=1）；当扫描完480 行后，VGA 显示器的场同步VS=1，产生场同步使扫描线回到VGA 显示器的第一行第一列（X=0 Y=0，约为2 个行周期）。

行、场扫描示意图如图1所示。

时序要求如表2所示。

图1 VGA行扫描、场扫描时序示意图
表2 行、场扫描时序要求
3.2 FPGA模块
FPGA完成的功能模块如图2所示。

图2 FPGA模块框图
VGA显示控制模块完成对VGA的时序控制，以驱动CRT进行彩条显示；LCD显示控制模块完成对LCD_16207的显示控制，驱动LCD_16207进行汉字显示，增强可读性。

四、主要步骤
1、编写相应程序，编译、仿真、绑定管脚、下载程序，在
GX-SOPC-EDA-EP2C8-STARTER-EDK开发板上实现。

2、4个跳线器连接在F1_SW1_JP1(1-2)，F1_SW1_JP2(1-2)，F1_SW1_JP3(1-2)，
F1_SW1_JP4(1-2)状态，这样可以使用SW1A，SW2A，SW3A，SW4A。

3、SW4A 为复位信号，按下复位时屏幕显示为黑色；
4、SW4A 为高，正常工作，改变SW1A、SW2A 为01,11,10 三种输出方式，在
VGA 显示器上输出三种图形，并将模式方式显示在LCD上。

五、设计报告要求
1．说明VGA显示器的工作原理，主要是时序控制原理。

2．画出所设计的VGA控制器方框图，分析设计的时序是如何实现的。

3. 记录引脚配置结果。

4. 记录结果图形，并将电子档存档。

5．总结设计中遇到的问题，问题出现的原因及解决问题的方法。

六、实验设备
EDA最小系统板一块（革新GX-SOPC-EDA-EP2C8-STARTER-EDK）、PC 机一台、示波器一台、万用表一个。