超前进位加法器设计实验实验

《计算机组成原理》实验报告

实验序号：四实验项目名称：超前进位加法器设计实验xx 1xx 姓名xx 专业、班XX

实验地点XX 指导教师xx 实验时间XX

一、实验目的及要求

(1) 掌握超前进位加法器的原理及其设计方法。

(2) 熟悉CPLD 应用设计及EDA 软件的使用。

二、实验设备（环境）及要求

PC 机一台，TD-CM3+或TD-CMX 实验系统一套。

三、实验内容与步骤

(1) 根据上述加法器的逻辑原理使用Quartus II 软件编辑相应的电路原理图并进行编译，其在EPM1270 芯片中对应的引脚如图1-2-7 所示，框外文字表示I/O 号，框内文字表示该引脚的含义（本实验例程见‘安装路径\Cpld\Adder\Adder.qpf’工程）。

(2)关闭实验系统电源，按图1-2-8 连接实验电路，图中将用户需要连接的信号用圆圈标明。

(3) 打开实验系统电源，将生成的POF 文件下载到EPM1270 中去。

(4) 以CON 单元中的SD17…SD10 八个二进制开关为被加数A，SD07…SD00 八个二进制开关为加数B，K7 用来模拟来自低位的进位信号，相加的结果在CPLD 单元的L7…L0 八个LED灯显示，相加后向高位的进位用CPLD 单元的L8 灯显示。给A 和B 置不同的数，观察相加的结果。

四、实验结果与数据处理

如在SD17...SD10中输入1111 1001，在SD07...SD00中输入1001 1111，在实验箱中可看到用来模拟低位与高位的进位信号K7、L8灯变亮，同时可看到A01...A08与L7...L0上的显示分别为1001与1000。

五、分析与讨论(心得)

这个实验是上个实验的扩展，进一步加深了我对运算器的认识。现实生活中我们也要学会对已有的知识的一种扩展补充，进一步加深对已有知识的巩固，并探索其更深层次的东西，设计出与众不同的东西来。这个算法的核心是把8 位加法器分成两个 4 位加法器，先求出低 4 位加法器的各个进位，特别是向高4 位加法器的进位 C 4 。然后，高4 位加法器把 C 4 作为初始进位，使用低4 位加法器相同的方法来完成计算。每一个 4 位加法器在计算时，又分成了两个 2

位的加法器。如此递归。

随着加法器位数的增加，越是高位的进位逻辑电路就会越复杂：

定义

Gi,j=gi+pigi-1+pipi-1gi-2+…+pipi-1…pj+1gj ；Pi,j=pi pi-1…pj+1 pj

则有

Gi,i=gi ；Pi,i=pi ；Gi,j=Gi,k+Pi,kGk-1,j ；Pi,j=Pi,kPk-1,j

Ci+1=Gi,j+Pi,jCj

从而可知四位超前进位加法算法如下：

G1,0=g1+p1g0; P1,0=p1p0

G3,2=g3+p3g2; P3,2=p3p2

G3,0=G3,2+P3,2G1,0; P3,0=P3,2P1,0

C4=G3,0+P3,0C0

八位超前进位加法算法如下：

G1,0=g1+p1g0；P1,0=p1p0

G3,2=g3+p3g2; P3,2=p3p2

G3,0=G3,2+P3,2G1,0; P3,0=P3,2P1,0

G5,4=g5+p5g4; P5,4=p5p4

G7,6=g7+p7g6; P7,6=p7p6

G7,4=G7,6+P7,6G5,4; P7,4=P7,6P5,4

G7,0=G7,4+P7,4G3,0; P7,0=P7,4P3,0

C8=G7,0+P7,0C0

六、教师评语成绩

签名：日期：