数字电路实验讲义

数字电路实验讲义目录1 数字电路实验箱简介2 实验一基本门电路和触发器的逻辑功能测试3 实验二常用集成组合逻辑电路（MSI）的功能测试及应用4 实验三常用中规模集成时序逻辑电路的功能及应用5 实验四组合逻辑电路的设计6 实验五时序逻辑电路的设计7 实验六综合设计实验8 附录功能常用芯片引脚图数字电路实验箱简介TPE系列数字电路实验箱是清华大学科教仪器厂的产品，该实验箱提供了数字电路实验所必需的基本条件。

如电源，集成电路接线板，逻辑电平产生电路，单脉冲产生电路和逻辑电平测量显示电路，实验箱还为复杂实验提供了一些其他功能。

下面以JK触发器测试为例说明最典型的测试电路，图1为74LS112双JK触发器的测试电路。

其中Sd、Rd 、J、K为电平有效的较入信号，由实验箱的逻辑电平产生电路提供。

CP为边沿有效的触发信号，由单脉冲产生电路提供。

Q和为电路的输出，接至逻辑电平测量显示电路，改变不同输入的组合和触发条件，记录对应的输出，即可测试该触发器的功能。

逻辑电平测量显示图1. JK触发器测试电路实验一 基本门电路和触发器的逻辑功能测试一、 实验目的1、掌握集成芯片管脚识别方法。

2、掌握门电路逻辑功能的测试方法。

3、掌握RS 触发器、JK 触发器的工作原理和功能测试方法。

二、实验设备与器件 1、数字电路实验箱 2、万用表 3、双列直插式组件 74LS00：四—2输入与非门 74LS86：四—2输入异或门 74LS112：双J-K 触发器三、实验原理与内容 1、测试与非门的逻辑功能74LS00为四—2输入与非门，在一个双列直插14引脚的芯片里封装了四个2输入与非门，引脚图见附录。

14脚为电源端，工作时接5V,7脚为接地端，1A ，113和1Y 组成一个与非门，B A Y 111⋅=。

剩余三个与非门类似。

按图1—1连接实验电路。

改变输信号，测量对应输出，填入表1—1中，验证其逻辑功能。

测 量 显示逻 辑 电平图1—1 74LS00测试电路2、测试基本RS 触发器功能两个与非门相接可构成基本RS 触发器，R 、S 为触发器的清0和置1输入端。

输入低电平有效。

R 、S 同时为1时，清0置1都无效，维持原状。

当R 、S 同时为0时。

Q Q 和端都输出1，并没有不确定输出，但不满足互补的关系。

当R ，S 同时由0变成1以后，Q 端和Q 的输出满足互补条件，但Q 端可能有不确定的输出产生。

基本RS 触发器的测试电路如图1—2所示。

QQS逻辑 电平测 量 显示图1—2 基本RS 触发器测试电路（1）按表1—2的顺序在R 和S 端输入信号，观察并记录Q Q ,端输出，并说明触发器执行的是什么操作。

1（2）重新连接电路将R 和S 并联，按表1—3控制输入信号即控制R 和S 同时由0变成1，多次重复，观察R 和S 为1时Q 和Q 端的状态，是否有不同的组合，以正确理解不定状态的含义。

3、JK 触发器功能测试74LS112为双JK 触发器，该器件为16脚芯片，16脚为电源端，8脚为接地端，标号带1的信号端组成一个JK 触发器，剩余为另一个JK 触发器。

例如：1CP 、1J 、1K 为第一个JK 触发器的CP 端J 端和K 端。

相应输出为1Q 和1Q ，1Rd 和1Sd 分别是其直接清0和直接置1端，JK 触发器的特性方程是n n n Q K J Q +=+1，图1—3是其测试电路，按表1—4顺序测试其功能。

逻辑电平测量显示图1—3 74LS112测试电路4、自行安排测试电路。

测试74LS86四—2输入异或门的功能。

74LS86的原理和引脚请参阅附录。

四、实验报告要求1、按照实验内容的要求记录其对应的结果，画出其逻辑图，写出其对应表达式。

并且解释实验结果。

2、简要说明测试过程的注意事项。

3、回答思考题。

五、思考题1、如何判别你所测试的逻辑门电路的功能是否正确？2、如果测试的逻辑门电路的功能不对，你如何查找原因？实验二 常用集成组合逻辑电路（MSI ）的功能测试及应用一、实验目的1、掌握常用中规模集成组合逻辑电路的功能。

2、掌握常用中规模集成组合逻辑电路的测试方法。

3、掌握常用中规模集成组合逻辑电路的应用。

二、实验设备与器件 1、数字电路实验箱 2、万用表 3、双列直插式组件74LS138三线一八线译码器一片 74LS151八选一数据选择器一片 74LS20二一4输入与非门三、实验原理及内容 1、译码器基本功能的测试74LS138为三线八线二进制译码器。

C 、B 、A 为代码输入端，C 是高位，G 1、G 2A 、G 2B 为使能端，当G 1为高G 2A 、G 2B 为低时，使能有效。

C 、B 、A 三位代码的每种组合有相应的Y i 译码输出。

例如CBA 为110时，Y6有效输出0。

其余Y i 无效输出1.对应值为输出Y i 的逻辑式为：i B A i m G G G Y ⋅=221，m i 是变量C ，B ，A 的最小项。

按图2—1连接测试电路。

并按表2—1测试其基本功能。

逻 辑 电平测 量 显示图2—1 74LS138测试电路表2—1 74LS138功能测试表2、数据选择器的功能测试74LS151为八选一数据选择器，C ，B ，A 为通道信号，G 为低有效的使能端，D 0—D 7为数据输入端，Y 为输出端，Y 是其互补输出，当G 为低时器件根据C ，B ，A 的值从D 0—D 7中选择一个送到Y 端输出。

例如，CBA 为011时，Y=D 3，Y 的逻辑式为：∑==7i iiD m Y 式中i m 为CBA 的最小项。

表2—2是74LS151的功能表。

自行安排实验电路和数据表格测试其基本功能。

3、图2—2是以74LS138为基础构成的组合电路，连接电路并测试和记录其输入、输出关系。

说明实现了何种逻辑功能。

图2—2 74LS138应用电路4、图2—3是以74LS151为基础构成的组合电路。

连接电路并测试和记录，其输入输出关系。

并说明实现了何种功能。

图2—3 74LS151应用电路四、实验报告要求1、按实验步骤记录所要求的数据，完成各功能表，解释实验结果。

2、简要说明译码器和数据选择器的逻辑功能测试方法。

3、若发生故障，试给出原因分析。

4、回答思考题。

五、思考题1、中规模集成芯片的使能端具有什么作用？举例说明。

2、什么是低电平有效？举例说明。

3、三线八线译码器能实现几个输入变量、几个输出变量的逻辑函数？4、八选一数据选择器能实现几个输入变量、几个输出变量的逻辑函数？实验三常用中规模集成时序逻辑电路的功能及应用一、实验目的1、掌握常用中规模集成时序逻辑电路的测试方法。

2、掌握常用中规模集成计数器，寄存器的逻辑功能。

3、掌握常用中规模集成时序逻辑电路的应用及功能扩展。

二、实验设备与器件1、数字电路实验箱。

2、万用表。

3、双列直插式组件74LS194四位双向移位寄存器一片74LS161同步四位二进制加法计数器一片74LS90异步二一五一十进制计数器一片74LS00四—2输入与非门一片三、实验原理和内容1、二进制计数器功能测试74LS161是四位二进制同步加法计数器，带有异步清零和同步预置及使能功能Rd为异前清0输入端，LD为同步预置输入端S1，S2为使能端。

D3—D0为预置输入数据端。

Q3—Q0为计数输出，C为进位输出端。

表3—1为74LS161的功能表。

图3—1 74LS161基本测试电路按图3—1连接测试电路，并按以下步骤进行测量。

（1）Rd=0，测量其输出C Q Q Q Q 及0123 ，说明其功能。

（2）Rd=1,LD=0,CP ↑；测量输出，说明其功能。

（3）Rd=1,LD=1,EP=1,ET=O,CP ↑；测量输出，说明其功能。

（4）Rd=1,LD=1,EP=0,ET=1,CP ↑；测量输出，说明其功能。

（5）Rd=1,LD=1,EP=1,ET=1,CP ↑；测量输出，并画出状态转换图，说明其功能。

2、十进制计数器的功能测试74LS90为二五十进制计数器，S 9（1），S 9（2）为置九输入端，R 0（1），R 0（2）为清零输入端，CP 0为二进制数器输入端，对应输出为Q 0，CP 1为五进制计数器的输入端，对应的输入为Q 3，Q 2，Q 1。

表3—2是74LS90的功能表。

自行安排测试电路，测试其置九、清零和二进制，五进制及十进制计数功能。

3、任意进制计数器图3—2为74LS161加上反馈清零后构成的十二进制计数器。

（1）连接电路测试其计数状态转换关系。

（2）自行修改电路用反馈预置实现相同状态转换关系。

图3—2 74LS161应用电路4、移位寄存器功能测试逻辑电平测量显示单脉冲74LS194为四位双向移位寄存器，Rd 为异步清定输入端，S1，S0为功能控制端，配合CP 正沿可实现保持、左移、右移和并行输入的功能。

表3—3 74LS194的功能表。

自行设计测试电路，测试其功能。

四、实验报告要求1、按实验内容要求记录实验数据，说明其逻辑功能。

2、若发生故障，试给出原因分析。

3、总结中规模集成计数器构成任意进制计数器的方法。

4、回答思考题。

五、思考题1、同步预置与异步预置，在设计应用电路时有何不同。

5V CP实验四组合逻辑电路的设计一、实验目的1、掌握组合逻辑电路的一般设计方法。

2、掌握MSI实现组合逻辑电路的方法。

2、掌握MSI的功能扩展。

二、设计要求1、设计一个全减器，设A i、B i、C i-1分别为某位的被减数、减数低一位的借位，S i和C i分别为该位的差和向高一位的借位，要求用MSI实现。

2、设计三个开关控制一个灯的电路，要求任一开关都可随意控制灯的亮与灭，试用两种不同的方法（SSI，MSI）实现。

3、试用两片并行加法器（74LS283）和必要的门电路设计一个BCD码加法器。

根据BCD 的运算规则，当两数之和小于或等于9（1001）时，所得结果即为输出；当所得结果大于9（1010—1111）或有进位时，则应加6（0110），这样一方面给出进位输出信号，同时得到一个小于9的输出结果。

4、试用两片八线一三线优先编码器（74LS148）设计一个十六线一四线优先编码器，要求输入低电平有效，输出高电平有效。

三、实验报告要求1、要求有详细的设计过程及设计原理电路图。

2、要求列出详细的设备及元器件清单。

3、要求拟定实验测试方法，步骤及数据测试表格。

4、要求画出电路接线图，列出电路测试数据表。

5、回答思考题。

四、思考题1、总结用MSI和SSI设计组合逻辑电路的方法与两种方法的异同。

2、完成同一逻辑功能是否用MSI器件一定比用SSI器件简单？举例说明。

3、你在设计电路与实验调试电路中遇到哪些问题？你是如何分析和解决这些问题的？实验五时序逻辑电路的设计一、实验目的1、掌握时序逻辑电路的一般设计方法。