多功能数字钟讲解

课程设计

课程名称

课题名称多功能数字钟

专业

班级

学号

姓名

指导教师

2012年12月3

目录

摘要 (1)

一系统原理框图 (2)

二方案设计与论证 (3)

2.1时间脉冲产生电路 (3)

2.2分频器电路 (4)

2.3译码驱动及显示单元电路 (4)

2.4校时电路 (4)

2.5报时电路 (5)

三单元电路设计 (6)

3.1计数电路的设计 (6)

3.2 60进制计数器的设计 (6)

3.3进制计数器的设计 (7)

3.4 校时电路的设计 (8)

3.5 译码及驱动显示电路 (9)

3.6 闹铃功能 (9)

四总电路图 (11)

五、总结与设计调试体会 (12)

附录 (13)

摘要

多功能数字钟具有时间显示、闹钟设置、环境温度测量、电网电压、电网频率显示，闹铃控制和电网电压的过压、欠压报警等功能,深受人们欢迎。

数字钟是采用数字电路实现对.时,分,秒.数字显示的计时装置,广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品,由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1系统原理框图

数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路。同时必需以标准的1HZ时间信号作为时钟驱动。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。

2.设计原理框图

⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。

不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。

⑵分频器电路：分频器电路将32768HZ的高频方波信号经32768（15

2）次分频后得到1Hz 的方波信号供秒计数器进行计数。分频器实际上也就是计数器。

⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器。

⑷译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。

2方案设计与论证

2.1时间脉冲产生电路

由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源。

图 1 555与RC组成的多谐振荡器图

2.2分频器电路

通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz 的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级二进制计数器来实现。例如，将32768Hz 的振荡信号分频为1HZ 的分频倍数为32768（152），即实现该分频功能的计数器相当于15级二进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极二进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。

CD4060计数为14级二进制计数器，可以将32768Ｈz 的信号分频为2Hz ，其内部框图如图

2.1所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。

CD4040计数器的计数模数为4096（122），其逻辑框图如图5.2。如将32768Hz 信号分频为1Hz ，则需外加一个8分频计数器，故一般较少使用CD4040来实现分频。综上所述，可选择CD4060同时构成振荡电路和分频电路。照图5.1，在0CP 和0CP 之间接入振荡器外接元件可实现振荡，并利用时计数电路中多一个2分频器（后述）可实现15级2分频，即可得1Hz 信号.

2.3译码驱动及显示单元电路

译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED 七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC 门输出且低电平有效，专用于驱动LED 七段共阳极显示数码管。如图9所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。

2.4校时电路

首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校

正信号可以随时切换的电路接入其中。图所示为所设计的校时电路。

2.5报时电路

采用仿广播台整点报时的功能：每当数字钟计时快要到正点时候发出响声，通常按照四低音，一高音的顺序发出间断声，以最后一声高音结束的时刻为正点时刻。4低音（约500Hz）分别发生在59分56秒、发生在59分57秒、发生在59分58秒、发生在59分59秒、，最后一声高音（约1KHz）发生在00分00秒，他们的持续时间均为一秒。