类MIPS单周期处理器
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一、实验目的
1.了解微处理器的基本结构。
2.掌握哈佛结构的计算机工作原理。
3.学会设计简单的微处理器。
4.了解软件控制硬件工作的基本原理。
二、实验任务
利用HDL语言,基于Xilinx FPGA nexys4实验平台,设计一个能够执行以下MIPS指令集的单周期类MIPS处理器,要求完成所有支持指令的功能仿真,验证指令执行的正确性,要求编写汇编程序将本人学号的ASCII码存入RAM的连续内存区域。
(1)支持基本的算术逻辑运算如add,sub,and,or,slt,andi指令
(2)支持基本的内存操作如lw,sw指令
(3)支持基本的程序控制如beq,j指令
三、实验过程
1、建立工程
在ISE 14.7软件中建立名为Lab1 的工程文件。芯片系列选择Artix7,具体
芯片型号选择XC7A100T,封装类型选择CSG324,速度信息选择-1。
2、分模块设计
1)指令存储器ROM设计
新建IP core Generator,命名为irom。设定的指令存储器大小为128字,指令存储器模块在顶层模块中被调用。输入为指令指针(PC)与时钟信号(clkin),输出为32位的机器指令,并将输出的机器指令送到后续的寄存器组模块、控制器模块、立即数符号扩展模块进行相应的处理。
然后制作COE文件。先使用UltraEdit编辑代码,代码如下
main:
addi $2,$0,85
sw $2,0($3)
addi $2,$0,50
sw $2,4($3)
addi $2,$0,48
sw $2,8($3)
addi $2,$0,49
sw $2,12($3)
addi $2,$0,53 #
sw $2,16($3)
addi $2,$0,49 #
sw $2,20($3)
addi $2,$0,51 #
sw $2,24($3)
addi $2,$0,52 #
sw $2,28($3)
addi $2,$0,54 #
sw $2,32($3)
addi $2,$0,52 #
sw $2,36($3)
j main
将其导入QtSpim中,选中机器码,加上前缀并将最后一行0x08100009修改为0x08000000,代码如下
MEMORY_INITIALIZATION_RADIX=16;
MEMORY_INITIALIZATION_VECTOR=
20020055,
ac620000,
20020032,
ac620004,
20020030,
ac620008,
20020031,
ac62000c,
20020035,
ac620010,
20020031,
ac620014,
20020033,
ac620018,
20020034,
ac62001c,
20020036,
ac620020,
20020034,
ac620024,
08000000,
保存为.coe文件,在ROM模块里调用。
2)数据存储器RAM设计
新建IP core Generator,命名为dram。数据存储器为RAM类型的存储器,并且需要独立的读写信号控制。因此其对外的接口为clk、we、datain、addr;输出信号为dataout。当时钟上升沿到来时,如果写信号(we)为真,根据addr 所表示的地址找到对应的存储单元,并将输入的数据(datain)写到对应的存储单元中;如果写信号为假,则根据addr所表示的地址,将对应存储单元的数据送到输出端(dataout)。在本实验中调用ISE提供的IP核进行设计,设定的数据存储器大小为64字。
数据存储器模块在顶层模块中被调用。输入的时钟信号来自于顶层模块的clkin,addr信号来自于ALU单元的输出端(对基地址与偏移量执行加操作),datain来自于寄存器组的第二个数据输出端(Rtdata),而控制信号we则来自于控制器对指令的译码。输出数据dataout通过一个选择器(MUX3)决定是否写入到相应的寄存器。
初始化dram值:0x55555555,在以后的仿真过程中可以用于验证是否正确调用
3)立即数符号扩展模块设计
对于I型指令,将指令的低十六位作为立即数符号扩展模块的输入inst[15:0],如果十六位立即数的最高位(即符号位)为1,则在inst[15:15]前面补16个1,如果为0,则在前面补16个0。然后将符号扩展之后的data[31:0]通过一个选择器(即MUX2)输送到ALU单元的第二个源操作数输入端(即input2)。
代码如下:
module signext(
input [15:0] inst,
output [31:0] data
);
assign data=inst[15:15]?{16'hffff,inst}:{16'h0000,inst};
endmodule
4)寄存器组模块
该模块的输入为clk、RegWriteData、RegWriteAddr、RegWriteEn、RsAddr、RtAddr和reset,输出信号为RsData和RtData。由于$0一直输出0,因此当RsAddr、RtAddr为0时,RsData以及RtData必须输出0,否则输出相应地址寄存器数据。另外,当RegWriteEn信号有效时,数据应该写入RegWriteAddr 寄存器,并且每次复位时所有寄存器都清零。
寄存器组模块在顶层模块中被调用。clk信号来自于顶层模块的clkin,reset 信号来自于顶层模块的reset,RegWriteData来自于ALU单元的运算结果输出端或者是数据存储器的输出端(通过一个选择器MUX3进行选择),RegWriteAddr、RsAddr、RtAddr来自于指令的对应位,RegWriteEn来自于控制器对指令的译码。输出信号Rsdata与Rtdata则分别来自于Rsaddr与Rtaddr 对应的寄存器。
代码如下:
module regFile(
input clk,
input reset,
input [31:0] regWriteData,
input [4:0] regWriteAddr,
input regWriteEn,
output [31:0] RsData,