自适应滤波器FPGA的实现
基于FPGA的自适应滤波器研究及设计
基于FPGA的自适应滤波器研究及设计基于FPGA的自适应滤波器研究及设计一、引言自适应滤波器作为一种重要的信号处理技术，具有广泛的应用领域，如通信、图像处理等。
随着技术的进步，逐渐有人将自适应滤波器应用于现代数字信号处理中。
FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，其并行处理能力和灵活性使其逐渐成为自适应滤波器设计的重要平台之一。
本文旨在通过研究和设计基于FPGA的自适应滤波器，探索其原理和方法，并对其性能进行测试和分析。
二、自适应滤波器的原理自适应滤波器是根据输入信号的特点自动调整滤波器的系数，以实现对信号的适应性处理。
其基本原理是通过不断调整滤波器的参数，使得滤波后的输出信号与期望信号之间的误差最小。
自适应滤波器通常采用LMS（Least Mean Squares）算法或NLMS（Normalized Least Mean Squares）算法作为调整滤波系数的方法。
三、基于FPGA的自适应滤波器设计1. 硬件平台选择在设计基于FPGA的自适应滤波器时，首先需要选择合适的硬件平台。
FPGA具有可编程性强、并行处理能力强的特点，非常适合用于实现自适应滤波器。
常用的FPGA开发平台有Xilinx和Altera等。
2. 系统框架设计基于FPGA的自适应滤波器通常由滤波模块、自适应算法模块和控制模块组成。
其中，滤波模块负责实现滤波功能，自适应算法模块负责调整滤波器的系数，控制模块负责控制整个系统的运行和参数调整。
3. 滤波算法实现自适应滤波器的关键在于滤波算法的实现。
常用的自适应滤波算法有LMS算法和NLMS算法。
LMS算法通过计算误差信号和输入信号之间的关系来调整滤波器系数，NLMS算法在LMS 算法的基础上进行了归一化处理，适用于信号功率变化较大的情况。
在FPGA上实现自适应滤波算法需要考虑时钟周期和资源占用等问题。
4. 系统实现和性能分析在FPGA上实现自适应滤波器后，需要对其性能进行测试和分析。
基于FPGA的自适应滤波器的设计
摘要自适应滤波器是统计信号处理的一个重要组成部分。
在现代滤波处理技术中，自适应滤波器的处理效果尤为突出。
在众多滤波器中，特别是在一些对信号处理的实时性要求比较高，体积功耗有严格限制的场合,使用FPGA硬件实现的数字滤波器更为广泛。
本论文从自适应滤波器研究的重要意义入手，介绍了线性自适应滤波器的算法，对几种基于最小均方误差准则或最小平方误差准则的自适应滤波器算法进行研究，就滤波器的基本原理及设计方法做了简单的介绍，最终设计基于FPGA的LMS算法设计复数自适应滤波器，对设计方法进行叙述,并以VHDL语言编写程序进行仿真测试。
关键词：自适应滤波器；FPGA；自适应算法LMS；有限冲激响应滤波器FPGA-based design of adaptive filterStudent:TAN xx Teacher:CHEN xxAbstract：Adaptive filter is a statistical signal processing as an important component. Processing technology in the modern filter, the adaptive filter, particularly in the treatment effect. Among the filters, especially in some of the real-time signal processing requirements of higher power, there are strict restrictions on the size of the occasion, the use of FPGA hardware to achieve a wider range of digital filters.In this paper, adaptive filter from the importance of research to start to introduce the linear adaptive filter algorithm, based on several criteria MMSE or least square error criteria for the study of adaptive filter algorithm, it filters The basic principle and design method of a brief introduction, the final design of FPGA-based design of complex LMS adaptive filter algorithm, the design methods described, and VHDL languages in maxplus simulation test platform.Keywords: adaptive filter；FPGA；LMS adaptive algorithm；finite impulse response filter目录摘要 (I)1 绪论 (1)1.1 引言 (1)2 自适应算法研究及分析 (1)2.1 自适应滤波基本概念 (1)2.2 变步长自适应滤波算法 (2)2.3 仿射投影算法 (3)2.4 RLS自适应滤波算法 (3)2.5 LMS算法及其推广 (3)2.6小结 (6)3 滤波器原理介绍 (7)3.1 自适应滤波器原理 (7)3.2 本文滤波器的工作原理 (8)4 基于FPGA的自适应滤波器的设计 (11)4.1 基本设计方法 (11)4.2 设计流程 (12)4.2.1 设计准备 (13)4.2.2 设计输入 (13)4.2.3 功能仿真 (14)4.2.4 设计处理 (14)4.2.5 时序仿真 (14)4.2.6 器件编程测试 (14)4.3 自适应滤波器设计 (15)4.3.1 自适应滤波器结构 (16)4.3.2 复数滤波器设计与实现 (18)4.3.3 基本设计准备 (19)4.3.4 复数自适应滤波器设计防真 (22)4.4小结 (24)5 结论 (25)致谢 (26)参考文献 (27)1 绪论1.1 引言随着信号处理技术的不断发展，对信号处理速度的要求也不断提高。
NLMS自适应滤波器的FPGA实现
2011年1月第27卷第1期 沈阳建筑大学学报(自然科学版)Journal of Shenyang J ianzhu U niversity (N atural Science ) Jan. 2011V ol.27,N o.1 收稿日期:2010-03-03基金项目:辽宁省博士启动基金项目(20071003);辽宁省教育厅基金项目(2009B150)作者简介:戴敬(1968—),女,副教授,博士,主要从事微型化分析仪器检测与控制,射频领域信号检测与处理研究.文章编号:1671-2021(2011)01-0190-06N LM S 自适应滤波器的FPGA 实现戴 敬1,赵延洲1,张 辉1,田 越2,白浠霖1(1.沈阳建筑大学信息与控制工程学院,辽宁沈阳110168;2.奥维通信股份有限公司,辽宁沈阳110179)摘 要:目的采用FPG A 芯片实现NLMS 算法,从而生成高性能的自适应滤波器来滤除通信信号中时变、未知的干扰信号,得到高质量的通信信号.方法通过对LMS 及其改进算法的原理讨论及比较,确定适合于FPG A 芯片上实现的NLMS 算法,并对算法的具体实现方法进行论述.采用分段移位的方法实现除法运算,从而提高运算速度.结果通过对输出信号的频谱分析,当信号带宽为200kHz,频率偏离中心频率010875MHz 时,衰减达到了99121dB.结论本设计能高速度、高质量地滤除通信信道中的干扰信号,并很好地处理了FPG A 的资源与速度的关系,能满足高速信号处理的要求.关键词:自适应滤波器;FPGA;LM S;NLM S;M A TLAB 中图分类号:TN 713+7 文献标志码:A The FPGA I mple ment ati on of N LM S Adapti ve FilterDA I J i ng 1,ZHAO Y anzhou 1,ZHANG Hui 1,TI AN Y ue 2,BA I Xilin1(1.School of Infor m ation and C ontrol Engineering,Shenyang J ianzhu U niversity,Shenyang,C hina,110168;2.A ll w in Telecom 2m unication C om pany,Shenyang,C hina,110179)Abstract:A n adap tive filter w as i m p lem en ted in this paper,w hich w as based on NLM S algorithm.H igh per 2for m ance signals cou ld be obtained by filtering the ti m e 2varying and unknow n interferences in the comm uni 2cation channels .The NLM S algorithm w as achieved by considering the p rinci p le of LM S algorithm and its i m p rovem ents .It w as concluded that NLM S algo rithm could be i m p lem ented on FPGA chips .This paper de 2scribed the m ethod of the specific i m p lem entation as w ell .Th is m ethod introduced bit 2shift in ter m s of sub 2section instead of division com p ution,by w hich the operation speed of FPGA w as g reatly i m p roved .The spectrogram of the out p ut signals p roved that the attenuation reached to 99121dB w hen the signal bandw id th w as 200KH z and the frequency w as 010875M H z offset from the center frequency .The adap tive filter cou ld effectively filter the in terferences in the comm unication channels and sp lit the d ifferences bet w een the re 2sou rces and areas of the FPGA chips,m eeting the requirem en ts of high 2speed signal p rocessing .Key words:adap tive filter ;FPGA;LM S;NLM S;M A TLAB 数字信号处理已在很多领域广泛应用,它是现今通信行业中最重要的环节,可实现频带选择、滤波等功能,它能满足滤波器对幅度和相位特性的要求[1],而自适应滤波器和信息论、优化理论、检测与估计理论等密切相关,是近20多年来发展起来的信息科学的一个重要分支,并在通信、雷达以及许多领域获得了广泛应用.自适应滤波器通过自适应算法调整权系数来滤除时变、未知的干第27卷戴 敬等:NLM S 自适应滤波器的FPGA 实现191 扰信号,得到高质量的通信信号.设计它的目的和意义就是在输入过程的统计特性未知时,自动跟踪和自我调整来满足某种最佳准则的要求[2].W idrow 和H off 提出的最小均方误差法(L east M ean Square,LM S )和高斯提出的递归最小二乘法(R ecursive L east Squares,RL S )是其中两种最典型的算法.LM S 算法因为实现简单、鲁棒性好、对信号统计特性变化具有稳健性因而得到了广泛的应用.它是基于最小均方误差准则(M ini m um M ean S quare E rror,MM S E )的维纳滤波器和最陡下降法而提出的[3].LM S 算法的收敛速度比RL S 算法慢,但是需要的资源比RL S 算法要少很多.同样,RL S 算法能够快速收敛,极好的性能,但是以增加计算复杂度和降低计算稳定性为代价的.因此在高速信号处理中,一般都采用LM S 算法及其各种改进算法.之前因为技术的原因,FPGA 的资源非常有限,无法用它实现自适应滤波器.随着技术的发展,FPGA 内部资源呈几何倍数的增长.自适应滤波器的FPGA 实现才开始受到重视.笔者采用FPGA 实现基于NLM S 算法的自适应滤波器,并且采用分阶段移位的方法取代了影响信号处理速度的除法器,从而大大地加快了信号的处理速度.仿真结果证明笔者设计的NLM S 自适应滤波器性能良好,完全能满足高速信号处理的要求.1 自适应滤波LM S 算法原理自适应滤波器的设计原理如图1所示.图1 自适应滤波器的原理图F i g 11 The schem atic diagram of the adap tive filter图中,d (n )为期望信号;y (n )为滤波器的输出信号;e (n )为误差信号;用来调整自适应滤波器的抽头系数.111 定步长LM S 算法原理基于定步长LM S 算法自适应滤波器的结构图如图2所示.图2 基于定步长LM S 算法的N 阶自适应滤波器结构图F i g 12 The structure diagram of N 2order adap tive filter based on LM S 基于定步长LM S 算法原理如下[4-5]:抽头权系数向量为ω,则输出函数为 y (n )=∑ni =1ω(i )x (n -i +1)=ωT X (n ).(1)目标函数的最佳滤波器系数递归关系为[6]ω(n +1)=ω(n )+μx (n )e 3(n ).(2)算法的失调系数δ为[7]δ=μTr R =μM P in .(3)式中:μ为步长因子;Tr R 为自相关矩阵R 的迹;M 为滤波器阶数;P in 为输入信号功率.由此可知,滤波器的步长因子越长,阶数越高,输入信号的功率越大,滤波器的失调系数就越大[8].112 归一化LM S (NLM S )算法原理为了改变滤波器失调情况,学者们推导出了很多改进算法,归一化LM S 算法是其中之一.由式(3)可知:如果使LM S 算法的μ值随着输入功192 沈阳建筑大学学报(自然科学版)第27卷率Pin成反比,则失调系数将保持不变,为此确立一个关于μ的函数μ(n),令μ(n)=δηTrR.(4)η为介于0和1之间的常数,这样就可以保证LM S算法的失调系数为一个定值[9].即令μ(n)=ηx H(n)x(n).(5)其中,x H(n)为x(n)的厄尔米特矩阵.在实际应用时,式(5)的分母有时很小,从而使收敛不稳定,因此通常采用式(6)作为归一化算法系数的递归式[10-11]ω(n+1)=ω(n)+ηx H(n)x(n)+Ψe3(n)x(n).(6)式中:Ψ为常数.将式(6)与式(2)比较,就可以发现NLM S算法其实是一种变步长LM S算法,它通过间接改变步长因子来加快收敛速度[12].113 符号LM S算法原理符号LM S算法也利用随机梯度达到最优解,但只给出梯度迭代的方向不给出具体改变量[13].其系数递归公式为ω(n+1)=ω(n)+μ・sign[e(n)]・x(n).(7)ω(n+1)=ω(n)+μ・e(n)・sign[x(n)].(8)其中,sign[]表示符号函数.式(7)是误差的符号LM S算法,式(8)是输入信号的符号LM S算法.在步长和滤波器阶数相同的情况下,三种LM S算法的均方误差的收敛情况如图3所示. 由图3可以看出,在相同步长的情况下,定步长LM S算法收敛的最慢,符号LM S算法次之, NLM S算法收敛最快.但是符号LM S算法收敛虽然快,但是它只给出了变化的方向,没有给出具体的变化尺度.这样虽然节省了硬件乘法器,但是运算过程却不稳定,除了硬件资源极度匮乏的情况之外,很少采用符号LM S算法.综合考虑各种算法的收敛速度以及FPGA硬件资源的消耗情况,采用NLM S算法实现自适应滤波.图3 三种LM S算法的均方误差F i g13 The m ean square error of three LM S algorithm s2 NLM S算法自适应滤波器的FP2 GA实现 笔者要设计一个输入和输出信号位宽为16位,输入信号的多径干扰为9径的NLM S算法自适应滤波器,采用的FPGA芯片是X ilinx公司生产的V irtex5系列,设计语言是V erilog D HL,使用m odelsi m进行仿真,之后将仿真结果送入M A T2 LAB进行频域分析. 在设计自适应滤波器之前,必须首先确定滤波器的阶数.自适应滤波器的阶数要大于或等于多径干扰的径数,这样才能保证自适应滤波器的性能达到最佳[14].根据美国直放站厂商安德鲁的测试,在人口密集地区,多径干扰的径数为6～9.因此选定自适应滤波器的阶数为10.在使用FPGA实现NLM S算法之前,首先要确定步长因子η和定值ψ.这是因为步长因子越小,算法收敛后的误差就越小,但是如果因子选得太小,就不能快速收敛,因此要根据实际情况选择步长因子的值.同样,在运算的过程中,步长因子μ(n)的运算过程中出现了除法.除法在FPGA设计中是要尽量避免的运算,尽量以移位运算代替.而且X il2 inx提供的除法器IP核需要19个周期的延时,这样会大大降低滤波器的处理速度.因此本设计采用了如下的替代方法.因为μ(n)始终小于1,大于0,因此它与e(n)的乘法运算可以归结为移位运算.第27卷戴 敬等:NLM S 自适应滤波器的FPGA 实现193 根据式(6)可得:μ(n )=ηx H(n )x (n )+Ψ.(9)设η=1/256,Ψ=1,则μ(n )m ax =1/256=2-8,μ(n )m in =1/274877906945≈2-38.因为e (n )的位宽为32位,所以采用分段近似的方法,即当x H(n )x (n )=0的时候,将e (n )左移8位既可;1≤x H(n )x (n )≤2时,将e (n )左移9位;3≤x H(n )x (n )≤7时将e (n )左移10位;…;依次类推,当x H(n )x (n )≥4194303时,将e (n )左移31位.这样就可以通过移位代替除法运算,减少延时.运算过程中同样要处理好每一次加法运算的输出结果,适当的对计算结果进行扩位,防止计算结果数据溢出.最后再适当对输出信号进行截位.如果截位不当,会造成输出信号不理想.NLM S 自适应滤波器FPGA 单阶实现的结构如图4所示. 图4中判决器是一个状态选择结构,它的作用是根据先前生成的x H(n )x (n )的不同范围来产生不同的移位因子,然后将移位因子输出. 移位器用来对误差信号进行移位和截取.因为自适应算法部分的乘法器、判决器,移位器会分别产生1个周期的延时.因此,x (n )也要延时3个周期防止产生时序混乱.图4 单阶NLM S 自适应滤波器结构图F i g 14 The structure diagra m of 12order NLM S adap tive filter 通过乘法器,判决器和移位器代替除法器,至少减少了17个周期的延时,加快了数据的处理速度.左边第一个乘法器用来对每个周期输入的x (n )进行平方运算.之后将平方值送给判决器进行移位因子选择.另一个乘法器将对应周期的输入信号和权系数相乘.加法器是一个并行加法器,负责将每个抽头的权系数和对应的x (n )的乘积相加.Z -3对输入信号x (n )进行三个周期的延时.它通过调用X ilinx 的移位寄存器的IP 核实现.程序编译后生成的R TL 电路如图5所示.图5 NLM S 自适应滤波器R TL 布线图F i g 15 The R TL w iring diagram of NLM S adap tive filter3 系统仿真仿真时用M A TLAB 生成输入信号x (n )和期望信号d (n ).x (n )为加入了多径干扰的正弦信号,信干比为-15dB.d (n )为无噪声的正弦信号.数据率为100M H z .它们的波形分别如图6和7所示.然后将信号数据送入m odelsi m 进行仿真.194 沈阳建筑大学学报(自然科学版)第27卷图6 输入信号F i g 16 The input signals图7 期望信号F i g 17 The desired signals 仿真完毕之后,m odelsi m 生成的输出结果如图8中所示的eout:图8 M odelsi m 仿真结果F i g 18 M odelsi m si m ulation result 将仿真结果eout 从m odelsi m 导出,利用m atlab 分析自适应滤波器输出结果的频谱图波形[15].输入信号的频谱和干扰消除后信号的频谱如图9所示.图9 自适应滤波器性能对比F i g 19 A dap tive filter perfor m ance com parison第27卷戴 敬等:NLM S自适应滤波器的FPGA实现195 由图9可以看出:图9(a)中输入信号完全淹没在了噪声之中,而笔者设计的NLM S算法自适应滤波器能够滤除干扰,得到很好的输出信号频谱.图9(b)输出信号频谱的归一化频率为数据率的奈奎斯特极限频率,即50M H z.带宽为200kH z,中心频点在0105π.当输入信号的频率偏移中心频点010875M H z时,衰减达到99121 dB.由此可以看出,自适应滤波器对带外的衰减效果已经比较好,完全能够满足信号处理的要求.4 结 论基于FPGA的NLM S算法的实现是一种变步长的LM S算法,它通过统计输入信号的特征函数来改变每次运算的步长.这样可以根据输入数据的大小自适应地加快收敛速度.笔者在FPGA 实现的过程中通过划分区间移位来实现除法运算,虽然损失了一些精度,但是大大减小了延时,加快了数据的处理速度,很好的符合了高速信号处理的要求,而且这种方法占用的资源要远远小于除法器IP核,在FPGA设计的过程中,很好地处理了FPGA资源利用和速度的关系.参考文献:[1] 龚耀寰.自适应滤波-时域自适应滤波和智能天线[M].2版.北京:电子工业出版社,2003. (G ong Yaohuan.A dap tive filtering2ti m e2dom ain a2dap tive filtering and sm art antennas[M].2nd ed.B eijing:Publishing H ouse of Electronics Industry,2003.)[2] 田耘,徐文波,张延伟,等.无线通信FPGA设计[M].北京:电子工业出版社,2008. (Tian Yun,X u W enbo,Zhang Yanw ei,et al.W ire2 less FPGA design[M].B eijing:Publishing H ouse ofElectronics Industry,2008.)[3] S ivakum ar B,S ubha R ani S,R avi K iran V S V,et al.A dap tive filter app roaches for interference supp res2sion in CDM A system s[J].Infor m ation TechnologyJournal,2006(5):1098-1101.[4] 崔丽珍,杜普选.基于D SP的回波抵消技术[J].包头钢铁学院学报,2005,24(2):168-170. (C ui L izhen,D u Puxuan.R ealization of the echocancellation on D SP[J].Journal of B aotou U niversityof Iron and S teel Technology,2005,24(2):168-170.)[5] L otfizad M,Yazdi H S.M odified cli pped LM S algo2rithm[J].EU RA S IP Journal on A pp lied S ignal Pro2cessing,2005(8):1229-1234.[6] M ohamm ad T I,Zainol A A R.M I2NLM S adap tivebeam for m ing algorithm for sm art antenna system ap2p lications[J].Journal of Zhejiang U niversity SC I2EN C E A,2006,7(10):1709-1716.[7] J ing Q ingfeng,G uo Q ing.A dap tive com pensatingm ethod for dopp ler frequency shift using LM S andphase esti m ation[J].Journal of System s Engineeringand E lectronics,2009(5):913-919.[8] Yang Yuanxi,G ao W eiguang.A new learning statisticfor adap tive filter based on p redicted residuals[J].P rogress in N atural S cience,2006(8):833-837. [9] 刘明春,李国金.自适应频域块LM S算法在抵消干扰方面的研究[J].世界科技研究与发展,2009(1):57-58. (L iu M ingchun,L i G uojin.A dap tive frequency blockLM S algorithm research in aspect of interference can2cellation[J].W orld S ci2tech R&D,2009(1):57-58.)[10]L iu Peng,A n J ianp ing.W avelet packet dom ain LM Sbased m ulti2user detection[J].Journal of B ejing In2stitute of Technology,2008(4):484-488.[11]L i B o,Ge J ianhua,A i B o.R obust pow er am p lifierp redistorter by using m em eory polynom ials[J].Jour2nal of System s Engineering and Electronics,2009,20(4):700-705.[12]S un J ianm in,S hu G equn.A dap tive controller for ve2hicle active suspension generated through LM S filteralgorithm s[J].Transactions of Tianjin U niversity,2006(3):163-168.[13]X u Yuanjun,Tao R an,W ang Yue,et al.U sing LM SA dap tive filter in direct w ave cancellation[J].Jour2nal of B eijing Institute of Technology,2003(4):425-427.[14]蒙俊甫,侯祥博.LM S自适应滤波器的仿真与实现[J].电子元器件应用,2009,11(9):67-73. (M eng Junfu,H ou X iangbo.The si m ulation and real2 ization of LM S adap tive filter[J].Electronic C om2ponent&D evice A pp lications,2009,11(9):67-73.)[15]戴敬,王超.基于FPGA多级分布式算法的F I R数字滤波器的设计[J].沈阳建筑大学学报:自然科学版,2010,1:196-200. (D ai J ing,W ang C hao.The design of m ulti2channelsdistributed arithm etic algorithm FIR filter based onFPGA[J].Journal of S henyang J ianzhu U niversity:N atural S cience,2010,26(1):196-200.)。
延迟LMS (DLMS)自适应滤波器的FPGA设计与实现
Vol.32No.1Jan.2016赤峰学院学报(自然科学版)Journal of Chifeng University (Natural S cience Edition )第32卷第1期(下)2016年1月摘要:自适应技术已经被广泛应用于数字通信和工业控制等领域.本文利用基于System Generator系统建模的方法,设计了4阶延迟LMS (最小均方误差算法)(DLMS)自适应滤波器系统模型.实验结果表明,利用System Generator 系统建模的方法设计自适应滤波器,使得设计效率和滤波器运算速度都大大提高,而且在系统中采用流水线技术可以缩短系统的关键路径,提高系统工作频率.本文在FPGA 芯片上最终实现了所设计的自适应滤波器,进行了硬件验证.关键词:自适应滤波器;SLMS ;DLMS ;流水线技术;FPGA 中图分类号:TN713-34文献标识码:A文章编号:1673-260X (2016)01-0001-041SLMS 结构在实现时存在的问题自适应滤波器的算法有RTL (递归最小二乘法)和LMS (最小均方算法)等[1],而四阶S LMS 算法的方框图表示如图1所示,其输入信号为X(k)=[x (k),x(k-1),x(k-2),x(k-3)]T权系数为:W(k)=[w 0(k),w 1(k),w 2(k),w 3(k)]T实际输出为:y=(k)W T (k)X(k)=w 0(k)x(k)+w 1(k)x(k-1)+w 2(k)x(k-2)+w 3(k)x(k-3)权系数递推公式为:W(k+1)=W(k)+μX(k)e(k),误差信号e(k)为:e(k)=d(k)-y(k)=d(k)-W T (k)X(k)由于采样信号是按串行方式处理的,因此这种结构被称为标准串行LMS (S LMS ).加法器链的进位迟延会影响系统可能达到的最高运行速度.如何提高速度以满足信号处理的高效性、实时性一直是人们研究的热点[2].LMS 算法的运算速度受到计算滤波输出和更新滤波系数所花时间的限制.新的采样只有等到这些操作被执行完毕以后才能处理.对于只有一个系数的S LMS ,其方框图如图2所示.假定乘法器的传递时间为T M 秒,加法器的传递时间为T A 秒.考虑反馈环中所有的元素,一旦接收到一个新的采样x (k),计算输出y (k)并更新系数的最短时间为3T M +2T A 秒,使用该结构意味着采样周期有一个下界,即最小采样周期为:T S ≥3T M +2T A采样频率得最大值为:f s ≤13T M +2T A如果反馈路径中具有延迟单元,将导致更高的采样频率.解决的办法是使用流水线结构.流水线结构是通过改变原始结构以便允许处理一个以上的采样.下面推导具有流水线结构的LMS [3].将具有流水线结构的S LMS 称为PIP LMS ,其流图如图3所示.注意到反馈环中引入了一个延迟,如果将前一个例子中的传播延迟考虑进来,那么可以得到下列结果.当接收到一个新的采样x(k),将采取下列操作:路径1中的运算产生μe(k):这需要2T M +T A 秒路径2中的运算生成w 0(k-1)+μe(k-1)x(k-1):这需要T M +T A 秒注意,路径2中的运算不需要等到路径1的运算执行完毕,而是一接到输入采样x(k),路径2中延迟LMS (DLMS )自适应滤波器的FP GA 设计与实现柴万东,张立萍,张迪(赤峰学院物理与电子信息工程系,内蒙古赤峰024000)收稿日期:2015年11月5日基金项目:量子点中电子自旋量子比特的声子效应研究(11264001)基金项目:国家自然科学基金资助项目图1S LMS 算法方框图表示. All Rights Reserved.μ图2一个系数的S LMS 自适应滤波器μ图3PIPLMS (具有流水线结构的S LMS )的运算就可以执行,这是由于反馈路径中存在的延迟.所以,最小采样周期T S 取决于执行路径1或2中的操作所需的最大时间.在这种情况下,路径1中的操作限制了最小采样时间(路径2中的操作需要更短的时间),其值为:T S ≥2T M +T对应的最大采样频率为:f s ≤12T M +2T A这意味着DLMS 架构比S LMS 架构执行得快.下面说明如何获得流水线型LMS 滤波器结构.2松弛的前瞻技术前瞻技术允许将串行LMS (S LMS )结构转换为等价的流水线结构.现在考虑仅有的一个系数的更新:w(k)=w(k-1)+μe(k-1)x(k-1)由于:w(k-1)=w(k-2)+μe(k-2)x(k-2),w(k-2)=2(k-3)+μe(k-3)(k-3),带入到系数更新等式中,得:w(k)=w(k-3)+μ3i =1∑e(k-i)x(k-i)从而可以推导出任意数值的采样“前瞻量”的通用公式.假设前瞻D 2个采样的系数更新的通用方程是:w(k)=w(k-D 2)+μD 2i =1∑e(k-i)x(k-i)类似地,对于一组系数:W(k)=W(k-D 2)+μD 2i =1∑e(k-i)X(k-i)其中,D 2是权重更新环路中延时的个数.由于已经有了所需要的信息,系数可以提前D 2个采样得到更新.这种变换在权重更新环路中产生D 2个锁存器,它们可以通过时序变换对加法操作实现所需要的流水线.但是为了精确的应用前瞻(超前)技术,e(k-i)需要表示成W(k-D 2)的函数,总共有D 2项e(k-1),e(k-2),…,e(k-D 2)需要计算.这将导致所得到的方程很复杂进而大大增加硬件负担.这种开销可以通过引入松弛的前瞻(弛豫超前变换)来降低.这里要考虑两种简化(松弛)方法:延迟松弛和求和松弛2.1延迟松弛延迟松弛假定了e(k)x(k)项在D 1个采样期间是缓慢变化的,即假设:e(k)X(k)≈e(k-D 1)X(k-D 1)延迟松弛在误差反馈环路(EFR)中引入D 1个延时,则原来的前瞻系数更新方程变为:W(k)=W(k-D 2)+μD 2i =1∑e(k-D 1-i)X(k-D 1-i)延迟松弛延迟松弛通过增加一个额外的、具有D 1个采样的延迟单元减少了与w(k-i-1)相关的项的数目.2.2求和松弛假设e(k)x(k)项是缓慢变化的,求和松弛是为了降低对求和硬件的需求,采用如下的近似求和使求和项的数目减少.D 2-1i =0∑e(k-i)X(k-i)≈D 2LALA-1i =0∑e(k-i)X(k-i)当LA ≤D 2时,求和项的数目将减少.D 2/LA 项的存在是为了保证平均的输出轮廓不变.注意当应用这些松弛方法时,假设e(k)x(k)是缓慢变化的,即对于平稳的或缓慢变化的环境是合理的,尽管LMS 算法被修正,但平均输出轮廓仍保持不变.因此所示架构的瞬时收敛特性将不同于原来的算法,它的有效性需要在特定的应用中进行检验.使用延迟与求和松弛,得到下列修正后的算法,即松弛的前瞻:W (k)=W (k-D 2)+μ'LA i =1∑e (k-D 1-i)x(k-D 1-i). All Rights Reserved.(1)注意μ'包括了求和松弛修正因子,并且1≤LA ≤D 2.现在误差信号可被表示为e(k)=d(k)-W T (k)X(k)=d(k)-[W(k-D 2)+μ'LA i =1∑e(k-D 1-i)x(k-D 1-i)]T X(k)假设μ'足够小,则误差信号可被表示为:e(k)=d(k)-W T (k-D 2)X(k)(2)松弛的前瞻修正算法产生了流水线型LMS (PIPLMS )架构[4].公式(1)和公式(2)完整的描述了流水线LMS 滤波器,它的硬件开销是N(LA-1)个加法器,其中N 是滤波器系数的个数.PIPLMS 架构的方框图如图4所示.注意,前面提出的与P IP LMS 架构相关的算法并非是标准的LMS 算法,因此它将具有不同的收敛特性.由于对P IPLMS 的全面分析是极其复杂的.故只能针对特定的情况对实现参数LA 、D 1和D 2的某些值做深入细致地研究.然而,在通常情况下,P IPLMS 比S LMS 收敛得更慢.下面将介绍一种流水线结构及其FPGA 实现.3延迟LMS(DLMS)自适应滤波器的系统建模与仿真3.1DLMS 算法的方框图DLMS 自适应滤波器是PIP LMS 滤波器的一个特例.也就是说当LA=1,D 2=1时,P IPLMS 滤波器等价于DLMS 滤波器.因此DLMS 自适应滤波器可以用公式(3)来描述,其方框图表示如图5所示.W(k)=W(k-1)+μ'e(k-D 1)X(k-D 1),e(k)=d(k)-W T (k-1)X(k)(3)3.2DLMS 算法与LMS 算法速度[5]比较由公式(3)来理解DLMS 滤波算法所表达的意义,即通过D 1个时刻以前的误差输出信号和D 1个时刻以前的输入信号来估计当前的期望信号.相对地,由LMS 滤波算法公式可以理解为用当前的误差信号和当前的输入信号来估计当前的期望信号.从时间相关性的角度来看,LMS 滤波算法的性能将优于DLMS 滤波算法的性能.由图6我们也可以看出DLMS 算法的收敛速度较传统的LMS 算法要慢一些,但是二者的稳态特性是一致的.考虑到DLMS 算法允许硬件拥有高度并行的处理结构,在收敛速度上的代价依然是值得的.3.3DLMS 架构的模型设计和系统仿真[6]在Matlab/S imu1ink 平台上,调用S imu1ink 中的IP 模块,得到了图7所示的4阶延迟LMS (DLMS )自适应滤波器的模型图.在图中FIR Filter 模块与S LMS 模型中的FIR Filter 模块相同,而权重更新模块如图8所示.它是由延迟模块Delay4~Delay12、加法模块μ'μ'LA =1∑e(k-D 1-i)x(k-D 1-i)图44阶流水线LMS (PIPLMS )自适应滤波器方框图图6LMS 算法与DLMS 算法收敛性比较图8权重更新模块μ'μ'e (k-D 1)X(k-D 1)图54阶DLMS 自适应滤波器方框图图74阶DLMS 自适应滤波器模块图. All Rights Reserved.Add4~Add7、乘法模块Mult4~Mult7和移位模块s hift组成;为节省硬件资源,取μ＝1/1024,就可以将μe(k)运算转化为将e(k)向右移位10位,对应的是模型中的移位模块s hift,然后将μe(k)经Delay12延迟后反馈给乘法器模块(Mult4~Mult7),作为乘法器的一个输入,再与对应的x(k-2)相乘,实现权系数的更新.图9是经过模拟仿真后得到的4阶DLMS自适应滤波器的仿真结果.示波器的第一个通道是期望信号d(k),第二个通道是带有噪声的输入信号x (k),第三个通道是滤波器的输出信号y(k),第四个通道是输出误差信号e(k),从图中可以看出,误差信号e(k)和x(k)中叠加的随机噪声成分很接近,这与理论分析相同,可见自适应滤波器的输出还是比较理想的.3.4联合仿真与结果分析4阶模型通过以后,运行S ys tem Generator将模型转化为VHDL语言,并获得相应的IS E工程文件DLMS_cw.is e,采用ModelS im对生成的RTL级VHDL代码进行验证,图10是4阶DLMS自适应滤波器RTL级仿真波形图.3.5硬件协同仿真将上述4阶DLMS模块图保存为DLMS.m dl,利用S ys tem Generator可以生成一个新的编译模块,复制此模块到设计中并连接好输入输出信号,如图11所示.将Vitex-4ML402电路板连接到电脑上,接通电源以后双击硬件协同仿真模块即可进行硬件协同仿真了,硬件仿真波形如图12所示.从图中可以观察到,硬件协同仿真结果与S im ulink中的仿真相似.4结论通过DLMS与S LMS进行对比,结果表明,在系统中采用流水线技术可以缩短系统的关键路径,系统最高工作频率可以达到58.118MHz,而占用的资源只是略为增加.这是DLMS以牺牲部分收敛速度为代价,获得的高速并行处理能力.———————————————————参考文献:〔1〕沈福民.自适应信号处理[M].西安:西安电子科技大学出版社,2001.11-46.〔2〕黄埔堪,陈建文,楼生强.现代数字信号处理[M].北京:电子工业出版社,2003.71-88.〔3〕付文武,周依林.基于高速流水线乘加器的FIR 滤波器设计[J].电子设计应用,2003(9):18-21.〔4〕齐海兵,梅开乡.基于FPGA的流水线LMS自适应滤波器设计[J].微计算机信息,2007,23(6-2):223-224.〔5〕John G.Proakis,Dimitris G.Manolakis.现代数字信号处理[M].北京:电子工业出版社,2007.702.〔6〕刘雄飞,高金定,齐海兵.LMS自适应滤波器FPGA实现的新方法[J].压电与声光,2007,29(1):87-89.图94阶DLMS自适应滤波器的仿真波形图图104阶DLMS自适应滤波器RTL仿真波形图图114阶DLMS自适应滤波器的硬件协同仿真模块图图124阶DLMS自适应滤波器的硬件协同仿真波形图. All Rights Reserved.。
子带分解的自适应滤波器的FPGA实现
子带分解的自适应滤波器的FPGA实现0 引言自适应滤波器已经广泛应用于信道均衡、回声取消、系统识别、频谱估计等各个方面。
基于子带分解的自适应滤波在提高收敛性能的同时又节省了一定的计算量。
基于子带分解的自适应滤波是先将输入信号与参考信号经过分解滤波器组进行子带分解、抽取、子带自适应滤波、内插、通过合成滤波器组得到输出信号。
基于子带分解的自适应滤波器的优点：(1)由于对信号的抽取，使完成自适应滤波所需的计算量得以减少；(2)在子带进行自适应滤波使收敛性能有所提高。
l 基于子带分解的自适应滤波结构基于子带分解的自适应滤波，其时域结构如图1所示。
将输入信号x(n)和参考信号d(n)分别进行子带分解，抽取，在子带上进行自适应滤波，再将子带上的估计信号y0(n)和y1(n)经内插和合成滤波器组得到最后的合成信号。
其中滤波器W00(n)和W11(n)是两个子带上的自适应滤波器，而W01(n)和W10(n)表示子带间自适应滤波器。
这是由于滤波器组均是FIR滤波器，不可能有锐截止的理想特性，只能以长度为代价来换取近似的特性；这时在严格采样下得到的子带信号必然有混叠，需加入子带间滤波以消除其影响。
这里的子带自适应滤波器采用基于NLMS算法自适应滤波器。
NLMS算法和LMS算法相比。
虽然计算量稍有增加，但可使得自适应滤波器收敛速度大大提高。
2 双通道滤波器组的设计本文采用的分析和综合滤波器之间的关系如下：H1(z)=H0(-z)，G1(z)=-2H0(-z)，G0(z)=2H1(-z)。
由上述表达式可知设计的关键是设计H0(z)，只要H0(z)确定，H1(z)，G0(z)，G1(z)也可确定。
本文采用等波纹逼近设计法进行滤波器设计。
该方法设计的滤波器呈现等波纹频响特性。
等波纹逼近设计法设计的滤波器具有如下优点：(1)由于误差均匀分布于整个频带，对固定的阶数N，可以得到最优良的滤波特性；(2)通带最平坦，阻带最。
基于FPGA的高速自适应滤波器的实现
现代通信信号处理发展到3G 、4G 时代后,每秒上百兆比特处理速度的要求对于自适应处理技术是一个极大的挑战。
使用具有高度并行结构的FPGA 实现自适应算法以及完成相应的调整和优化,相比于在DSP 芯片上的算法实现可以达到更高的运行速度。
本文分析了自适应LMS 算法及其在FPGA 上的实现,并进行算法结构的改进优化,利用DSP Builder 在Altera DE2-70平台的FPGA 芯片上实现相应自适应算法并下载到目标板上进行板级测试。
1自适应LMS 算法[1-2]自适应滤波器的特点在于滤波器参数可以自动地根据某种准则调整到相应的最优滤波情况。
其基本框图如图1所示。
图中,X (n 为输入信号,y (n 为滤波信号,d (n 为期望信号,e (n 为误差信号,用来调整自适应滤波权系数。
自适应滤波函数H (z 的滤波参系数是通过一定的自适应算法,根据误差信号e (n 进行自动调整,目的是使得误差e (n 的模值越来越小。
自适应LMS 算法表述如下:y (n =W T (n X (n(1e (n =d (n -y (n(2W (n +1=W (n +2μe (n X (n(32算法的仿真和FPGA 实现本设计使用的工具DSP Builder 是Altera 公司推出的基于Altera FPGA 芯片的系统级(算法级设计工具,它架构在多个软件工具之上,并把系统级和RTL 级两个设计领域的设计工具连接起来,最大程度地发挥了两种工具的优势[3]。
它依赖于Matlab /Simulink 进行建模和仿真,可以把建模设计文件转换为硬件描述语言文件。
考虑横向LMS 算法的FPGA 实现时,有两种拓扑结构可以选择。
一种是直接型FIR 结构,另一种是转置型FIR 结构。
从算法效果上来说,这两种结构是一致的,但是转置型结构的滤波部分的关键路径会更短,能够综合基于FPGA 的高速自适应滤波器的实现程文帆,朱雪琼(华侨大学信息科学与工程学院,福建厦门361021摘要:在LMS 算法进行变步长处理的基础上,结合驰豫超前流水线技术和时序重构技术提出了创新结构和改进算法,在FPGA 的仿真综合环境中设计实现了该高速自适应滤波器,并且在AlteraDE2-70开发板上进行了板级测试。
DLMS高速自适应滤波器的FPGA实现
万方数据万方数据位，相当于舻０．０６２５。
输入信号和参考信号采用１６位有符号定点数。
使用ＶＨＤＬ语言完成各模块设计。
器件选用ＳｔｒａｔｉｘｌＩ系列ＥＰ２Ｓ１５Ｆ４８４Ｃ３器件。
对原始算法设计和改进设计分别建立工程，经过编译布局布线，对比消耗资源及系统最大工作频率如表ｌ所示。
表１资源消耗和性能比较４．２系统仿真以系统辨识嘲为应用背景。
对滤波器进行仿真。
如图４所示为自适应系统辨识。
采用自适应滤波器的一个公共信号作用于未知系统和白适应滤波器的输入，由自适应滤波器根据合适的自适应算法，自动调整系数．使自适应滤波器的传递函数和未知系统的传递函数相同。
未知系统为一ＦＩＲ滤波器，其中正ｆｏ～ｆ＿石为自适应滤波器系数，，ｋ分ｍ一石为未知系数，ｅ＿ｏｕｔ为误差信号输出，经过５炉时间，滤波器稳定输出．系统仿真结果如图５所示。
５结论在高速数字信号处理领域，ＦＰＧＡ有着很广泛的应用前景。
并行计算的结构和越来越多的嵌入式ＤＳＰ硬核使得它的数据吞吐量远远超越传统的数字信号处理器。
在黜设计中采用流水线结构可以大大加快处理速度。
在增加资源消耗较少的情况下有效提高系统的工作频率。
笔者选用适合ＦＰＧＡ硬件实现的ＤＬＭＳ算法完成了自适应滤波器，仿真结果验证了设计的正确性。
参考文献【ｌ】ＨＡＹＫＩＮＳ．Ａｄａｐｆｉｖｅｆｉｌｔｅｒｔｈｅｏｒｙ嗍．４ｔｈｅｄ．ＮＪ：ＰｒｅｎｆｉｃｅＨａｌｌ，２００２．［２１ＧＵＯＺｈｅｌｏｎｇ．ＦＵＹｕｎｌｉｎｇ．ＴｈｅＬＭＳａｇｌｏｒｉｔｈｍｗｉｔｈｄｅｌａｙｅｄｃｏｅｆｆｉｃｉｅｎｔａｄａｐｔａｔｉｏｎ［Ｊ］．ＩＥＥＥＴｒａｍ．ｏｎＡｃｏｕｓｔｉｃｓ，ＳｐｅｅｃｈａｎｄＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ，１９８９。
３７：１３９７－１４０５．【３】ＧＵＯｇｈｅｌｏｎｇ，ＦＵＹｕｎｌｉｎｇ．ＣｏｒｒｅｃｔｉｏｎｓｔｏｔｈｅＬＭＳａｄｏ—ｒｉｔｈｍｗｉｔｈｄｅｌａｙｅｄｃｏｅｆｆｉｃｉｅｎｔａｄａｐｔａｔｉｏｎ［Ｊ］．ＩＥＥＥＴｒａｍ．ｏｎＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ，１９９２，加：２３０－２３２．【４】ＹＩＹ，ＷＯＯＤＳＲ．ＨｉｓｈｓｐｅｅｄＦＰＧＡ—ｂａｓｅｄｉｍｐｌｅｍｅｎｔａ—ｆｉｏｎｓｏｆｄｅｌａｙｅｄ－ＬＭＳｆｉｈｅｒｓ［Ｊ］．ＪｏｕｒｎａｌｏｆＶＬＳＩｓｉｓｍｌＰｒｏ－ｃｅｓｓｉｎｇ，２００５，３９：１１３－１３１．【５】ＭＥＹＥＲ－ＢＡＥＳＥＵ．数字信号处理的ＦＰＧＡ实现【Ｍ】．刘凌。
高阶LMS和NLMS自适应滤波器在FPGA
FPGA实现LMS算法，需要加法器和乘法器。
FPGA 实现 NLMS 算法，需要使用加法器、乘法器和除 法器。
最关键的是 FPGA 用于处理浮点乘法和除法是可以实 现的，但是严重影响 FPGA 的处理速率，而且按照传 统的处理方法是非常的困难的。为了解决这一问题， 设计者就提出了下列方案。
LMS(最小均方算法)
介绍：
LMS是自适应滤波中的一种典型算法，由于其结构简 单，性能稳定，计算复杂度低，易于硬件实现等优 点，被广泛应用于系统辨识、回波消除、语音线性 预测、自适应信道均衡、自适应天线阵等等诸多领 域中。 LMS算法的主要缺点：收敛速度慢。 在通信系统中，LMS算法无法兼顾收敛速度和信噪比 两项性能。
对 于 浮 点 型 数 据 的 解 决 方 案 中 ， 选 择 了 LNS （logarithmic number system）为了减少资源需求 和减少时间延迟；
对于LNS系统而言，乘除运算相对于加减； 运算而言就容易很多。
与另一种浮点型数据处理方法（ FLP ）相比， LNS 的 主要缺点就是 LNS 在处理加减运算时， LNS 算法所耗 用的RAM块太多。 而在处理乘除运算时， LNS 所占用的资源远远少于 FLP。
处理LMS的乘法运算和NLMS的乘除法解决方案：
可以在 FPGA 中采用乘除法 IP 核、乘除法模块来完成 相关操作
可以采用移位相加运算来完成相关运算
但以上方案的解决存在缺陷： 1>影响FPGA的运算速度 2>占用FPGA资源较多
3>仅用于处理整数型数据
对数算法：
目的：为了提高FPGA中LMS/NLMS算法的准确性；
基于可重构FPGA技术的自适应FIR滤波器的实现
（ ,） " 在查找表个实现异或门的组 " " 合构造加法器 - 减法器
" （ +） " 多路选择器选择输入减 !
以放大 5 % 倍获得整数， 所要求的输出以零成本耗费缩 小为 3 - 5 % 。 经过上述处理， 信号 & 生成 : 个不 同 的 结 果 组 合， 如表 3 所示。
表 *" 选择信号变化时不同的输出值 ! " 9 9 3 3 加’ 减 9 3 9 3 ( 2& ;& <& ; 2&
" 图 2" /01 编码乘法结构
图< （ !） 和图 < （ ,） 分别示出了 F 位和 G 位字长的 ・ )3・
・信息处理与显示技术・
电 子 工 程 师
7&&M 年 %7 月
结构。左移位框在运行中可以配置为指示值中之一。 例如， 一个 ! 位的 "#$ 系数 %&% &%& 将选择以下操作： 加法器 ( 执行减法运算， 且被减数左移 % 位， 减数左 移 ) 位； 加法器 * 执行加法运算， 其中一个加数是加 法器 ( 的输出， 另一个加数是输入左移 + 位后的数 值。以上结构的优点是不需要改变布局， 运行过程中 不用动态布局，因而处理速度可以大大提高。 在这种结构中， 通用的 "#$ 编码乘法器单元的使 用完全依赖于所选择的输出位宽。由于系数值是预先 未知的， 所以最大系数 （ 位宽） 所需要的单元数在所有 的乘法中必须采用。上述 "#$ 编码滤波器用 ,-./01 234( 器件实现， 用到的最大单元数为：
<+*(7 =+*>8*，<+( ?>’(7>8+，<+( @*, （ [8IF_- ^I-C0.A-/O，#X6IFX6- 7&&&K7 ，"X-I6） 【 .95)3*6)】 < [X0 ?85E=01-/O 8Q 2:; Q-=/0.A H0A-FI -A /X6/ /X0.0 6.0 6 R-F I95R0. 8Q 59=/-E=-?6/-8IA，0C0I T-/X 6 ?85E=0/0=O ?9A/850H (#:" /X0.0 T89=H R0 6 R-F 6.06 6IH E8T0. ?8IA95E/-8.B [X0 -5E=050I/6/-8I T-/X X6.HT6.0 8Q Q-I-/0 -5E9=A0 .0AE8IA0（ 2:; ）Q-=/0.A 8Q ?8IA/6I/ ’ ?80QQ-?-0I/ ?6I 9A0 AX-Q/0.A，6HH0.A 6IH A9RJ /.6?/0.A /8 .06=-]0 59=/-E=-?6/-8I 6IH /X0 ?85E=01-/O -A H0/0.5-I0H RO /X0 6HH0. ‘ A9R/.6?/0.AB (H6E/-C0 2:; Q-=J /0.A 6.0 58A/ ?8558I=O -5E=050I/0H 6A 6 A8Q/T6.0 E.8?0AA .9II-IF 8I 6 H-F-/6= A-FI6= E.8?0AA8.（ $#3 ） 8. "3^，R9/ -/ -A 6 F88H ?X8-?0 8Q -5E=050I/6/-8I T-/X ,Y#:B #8，6H6E/-C0 2:; Q-=/0. ?6I R0 -5E=050I/0H T-/X "#$ ?8H0 6IH .0?8IQ-F9.6R=0 234(AB [X-A 6./-?=0 E.0A0I/A 6 A8=9/-8I /8 -5E=050I/ 6H6E/-C0 ?8IA/6I/J?80QQ-J ?-0I/ 2:; Q-=/0.A R6A0H 8I .0?8IQ-F9.6R=0 6IH 234(AB A’BC,3/5：6H6E/-C0 2:; H-F-/6= Q-=/0.，234(，.0?8IQ-F9.6R=0 /0?XI8=8FO ################################################ $0C0=8E50I/ 2G[ 使用户能够直接连接到 ^#* 端 口， 而不用再与并行端口相连接 （ 某些新型个人计算 机（ 3" ）不具备并行端口） ， 同时， 通过 3" ^#* 端口， 调试接口可与现有并行端口 S#3M)& 2G[ 配合使用以 进行编程与调试。 如欲了解有关新型 S#3M)& ^#* 调试接口与 ^#* $0C0=8E50I/ 2G[ 的更多详情， 敬请访问 TTTB /-B ?85 ‘ 5AEM)&Q0/。
自适应滤波器与智能天线阵的FPGA实现资料
数字信号处理课程设计自适应滤波器与智能天线阵的FPGA实现20 13年04 月22 日目录一. 背景---------------------------------------------------------------------------1二．自适应滤波器优势---------------------------------------------------------1三.课程设计的目的和任务---------------------------------------------------1四．自适应滤波器算法原理---------------------------------------------------1 自适应滤波器的概念------------------------------------------------------1 组成及分类------------------------------------------------------------------2 自适应算法原理------------------------------------------------------------2 五．LMS算法和编程-------------------------------------------------------------2 LMS算法原理--------------------------------------------------------------2 LMS算法的编程-----------------------------------------------------------3 六．智能天线阵------------------------------------------------------------------5 何为智能天线---------------------------------------------------------------5 智能天线的原理------------------------------------------------------------5 波束赋形---------------------------------------------------------------------5 智能天线的程序分析及仿真结果---------------------------------------71、天线阵元的输入信号仿真产生程序---------------------------------------72、天线阵性能仿真程序---------------------------------------------------------73、智能天线阵的FPGA实现--------------------------------------------------7①、确定运算字长及数据截位方法---------------------------------------7②、计算时钟频率并分配各步骤所需时钟周期------------------------9③、自适应天线阵的VHDL实现---------------------------------------------9④、FPGA实现后的仿真测试-----------------------------------------------9七.总结---------------------------------------------------------------------------10附录--------------------------------------------------------------------------------11自适应滤波器与智能天线阵的FPGA实现一. 背景目前国内外的学术和科研机构都很重视智能天线的研究和开发，不仅进行理论研究，还建立了实验平台进行仿真，研究人员正在考虑在新的移动通信体制中引入智能天线技术。
自适应滤波器的FPGA实现
本项目为深圳华为公司科技基金资助项目。
本文于2003年3月收到。
高清运:博士,副教授;李学初:硕士研究生。
自适应滤波器的FPGA 实现高清运 李学初(南开大学微电子科学系,天津300071)摘 要:本文采用自上而下的设计思想,用FPG A 实现了自适应滤波器。
自适应滤波器选择FIR 滤波器结构,采用了改进的LMS 算法,从而使得在同样的硬件资源下滤波的速度可提高一倍;本论文用VH D L 编写代码,用MaxplusII 进行编译、综合和仿真,FPG A 器件选用A LTERA 公司的F LEX 10K 系列3万门的芯片,综合结果显示,所设计的自适应滤波器使用F LEX 10K 30的70%的资源;对综合后的网表进行了仿真,当时钟周期取40ns 时,滤波器仍能够很好地消除噪声。
关键词:自适应算法;滤波器;FPG AImplementation of Adaptive Filter with FPGAG ao Qingyun LI Xuechu(Department of M icroelectronic Science ,Nankai University ,T ianjin ,300071,China )Abstract :An adaptive filter is realized with FPG A using top 2down design idea in this paper.A FIR (finite im pulseresponse )filter structure was used for it.Since an im proved LMS (least mean square )alg orithm was adopted ,the opera 2tion speed of the proposed adaptive filter was twice of that of a standard LMS alg orithm FIR filter.The adaptive filter was coded with VH D L ,com piled and synthesized with A LTERA MaxplusII.A F LEX10K 30was selected for synthesizing ,and the proposed adaptive filter occupied 70%res ources of this chip.The proposed adaptive filter was simulated with MaxplusII ,when the period of clock was 40ns ,the filter could operate very well.The simulation results verified the cor 2rectness of the design.K eyw ords :adaptive alg orithm ;filter ;FPG A.1 引 言在数字信号处理中,滤波器是一个重要的单元。
自适应Notch滤波器的FPGA实现
收稿日期：２００７－１０－１２；修回日期：２００８－０１－１１作者简介：严鹏（１９８１－），男，硕士研究生，研究方向为信号与信息处理。
通讯作者：严鹏，Ｅ－ｍａｉｌ：ｈｉｌｌｅｒ．ｙａｎ＠１６３．ｃｏｍ１引言随着微电子技术的迅速发展，ＦＰＧＡ的性能不断提高、功耗不断减小，在越来越多的场合取代了ＤＳＰ，为数字滤波器的硬件实现开辟了更广阔的领域。
水下目标跟踪定位系统对信号处理的实时性、体积功耗有严格的要求，传统的设计大都是采用ＤＳＰ＋ＦＰＧＡ的模式，ＤＳＰ进行数字信号处理，其他的控制功能由ＦＰＧＡ来实现，而本设计在一块ＦＰＧＡ芯片上实现数字信号处理和系统的控制功能，简化外围电路，降低系统的复杂性，提高可靠性并降低功耗。
本文介绍一种在水声信号检测中利用ＦＰＧＡ实现自适应Ｎｏｔｃｈ滤波技术的方法。
２自适应Ｎｏｔｃｈ滤波器自适应滤波器利用前一时刻获得的滤波器参数等结果，自动调节现时刻的滤波器参数，以适应信号和噪声未知的或随时间变化的统计特性，从而实现最优滤波。
由Ｗｉｄｒｏｗ和Ｈｏｆｆ提出的最小均方误差（ＬＭＳ）算法，因其具有计算量小、易于实现等优点而在实践中被广泛采用。
具有一对正交权的自适应陷波滤波器（ａｄａｐ－ｔｉｖｅｎｏｔｃｈｆｉｌｔｅｒ）的结构示于图１。
设一对正交的参考信号分别为ｘｃ（ｔ）＝ｃｏｓ（!０ｔ）和ｘｓ（ｔ）＝ｓｉｎ（!０ｔ），输入过程ｘ（ｔ）为：ｘ（ｔ）＝ｓ（ｔ）＋ｎ（ｔ）（１）其中ｎ（ｔ）为噪声；ｓ（ｔ）为窄带过程，其载频ｆ（ｔ）在Ｎｏｔｃｈ滤波器的通带内。
其离散形式表示为：ｓ（ｋ）＝Ａｃｏｓ［!（ｋ）ｋ＋"０］＝Ａｃｏｓ［!０ｋ＋"（ｋ）］摘要：针对水下目标跟踪定位系统中信号的特点，采用自适应Ｎｏｔｃｈ滤波器对接收信号进行检测，使系统在低信噪比的情况下仍能保证较高的正确检测率。
提出了用ＦＰＧＡ实现Ｎｏｔｃｈ滤波器的硬件电路方案，用ＤＤＳ技术解决了Ｎｏｔｃｈ滤波器的正交参考源的输入问题，简化了系统的设计，提高了稳定性，同时保持了较高的检测正确率。
LMS自适应滤波器的FPGA实现
∑ ｙ（ｋ）＝ ｗｉ（ｋ）ｘ（ｋ－ｉ）＝ ＷＴ（ｋ）Ｘ（ｋ）（１） ｉ＝０
式中： Ｗ ＝ ［（ｗ１（ｋ），ｗ２（ｋ），…，ｗｍ－１（ｋ））］Ｔ （２）
Ｘ ＝ ［ｘ（ｋ），ｘ（ｋ－１），…，ｘ（ｋ－ｍ ＋１）］Ｔ （３）
误差信号为 ｅ（ｋ）＝ ｄ（ｋ）－ｙ（ｋ）＝ ｄ（ｋ）－Ｗ ＴＸ（ｋ）（４）
３ 试验结果
假 设 使 用 ２１ 个 输 入 ｘ（ｎ）和 期 望 值 ｄ（ｎ）． 测 试 数 据 １： ｘｎ［２１］＝｛１，１，１，１，…｝； ｄｎ［２１］＝｛１００ ０００，１００ ０００，…｝； 第二组测试数据：
ｄｎ［２１］＝｛－１００ ０００，－１００ ０００， －１００ ０００，…｝；
５ 结 束 语
自适应滤波器的硬件实现一直是数字滤波器 研究的热点，本文采 用 基 于 ＦＰＧＡ 的 ＳＯＰＣ 系 统 作为自适应滤波器的硬件实现平台，实现了 ＬＭＳ 算 法 的 自 适 应 滤 波 陷 波 器 ，实 验 结 果 表 明 ，该 平 台 达到了自 适 应 滤 波 算 法 所 要 求 的 准 确 性 和 实 时 性，并且与单独采 用 数 字 信 号 处 理 实 现 的 系 统 相 比 ，具 有 更 快 的 执 行 速 度 、抗 干 扰 能 力 和 配 置 的 灵 活性，与 采 用 分 立 芯 片 的 ＤＳＰ＋ＦＰＧＡ 方 案 相 比 ，集 成 度 更 高 ，开 发 调 试 更 加 快 速 ，成 本 相 对 低 ， 是自适应滤波器硬件实现方式的发展趋势之一．
第３５卷 第４期 ２０１１ 年 ８ 月
武 汉 理 工 大 学 学 报 （交 通 科 学 与 工 程 版 ）
Ｊｏｕｒｎａｌ ｏｆ Ｗｕｈａｎ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｔｅｃｈｎｏｌｏｇｙ （Ｔｒａｎｓｐｏｒｔａｔｉｏｎ Ｓｃｉｅｎｃｅ ＆ Ｅｎｇｉｎｅｅｒｉｎｇ）
基于FPGA的高速自适应格型滤波器的实现
基于FPGA的高速自适应格型滤波器的实现程文帆;戴在平【摘要】Considering numerical characteristics and real-time performance requirements of adaptive filters for the high sensitivity and high speed digital signal processing, a pipeline optimization approach based on the technology of delay leading transfer and retiming is proposed to improve GALJP algorithm. The new algorithm implemented in the FPGA can achieve high operating frequencies with small loss of the filtering performance.%针对高速高灵敏度数字信号处理时对于自适应滤波器的数值特性和实时性的要求,在一种自适应格型联合滤波器的基础上提出算法改进,采用驰豫超前流水线技术和时序重构技术,在损失较小滤波性能的情况下,在FPGA中实现算法并可以达到较高的工作频率.【期刊名称】《现代电子技术》【年(卷),期】2011(034)017【总页数】4页(P113-115,118)【关键词】自适应滤波器;FPGA;梯度格型滤波器;流水线;时序重构【作者】程文帆;戴在平【作者单位】华侨大学信息科学与工程学院,福建厦门 361021;华侨大学信息科学与工程学院,福建厦门 361021【正文语种】中文【中图分类】TN713-340 引言在处理微弱信号的时候自适应滤波器所处的环境可能是非平稳的,输入信号的自相关矩阵和互相关向量等算法参量将随时间变化，会对滤波器的收敛跟踪性能造成较大影响。
基于SystemVue的LMS自适应滤波器设计及其FPGA实现
基于SystemVue的LMS自适应滤波器设计及其FPGA实现摘要本文介绍了一种基于FPGA的LMS自适应滤波器实现的新方法，通过LMS算法以及FIR滤波器原理，详细地介绍了用SystemVue进行系统的设计以及算法的仿真，并使用其Code Generator功能产生了Verilog HDL代码，经过ModelSim进行RTL级仿真后在FPGA上实现。
关键词SystemVue；LMS算法；自适应滤波器；FPGA；ModelSim0 引言自适应滤波器具有在未知环境下良好运行并跟踪时变输入统计量的能力，使得自适应滤波器成为信号处理和自动控制应用的强有力手段。
实际上，自适应滤波器已经成功地运用于通信、雷达、声呐、地震学和生物医学工程等领域。
用FPGA硬件实现的数字滤波器能很好的解决并行性和速度问题，而且其具有灵活的可配置特性和优良的抗干扰能力。
通常是通过编写硬件描述语言（HDL）来实现基于FPGA的数字滤波器，但这种方式开发周期长、难度较大且容易出错。
本文利用系统级开发工具SystemVue进行系统建模并算法验证，生成了Verilog HDL代码，同时结合多种EDA工具对代码进行验证，设计出了基于LMS算法的自适应滤波器，这种开发方式具有开发周期短、易于实现及可靠性高的优点。
1 LMS自适应滤波器基本理论及其结构自适应滤波器是带有一定的自适应算法来更新系数的滤波器，故可以运用在未知的和不断变化的环境中。
自适应算法通过调整滤波器系数来决定滤波的特性，一种典型的性能标准是基于误差信号，即滤波器的输出信号和期望响应之差。
其中最小均方误差（Least Mean-Square，LMS）算法因适合于硬件实现而被广泛应用。
LMS自适应滤波器的理论基础是维纳的最优滤波理论。
如图1所示，u（n）、y（n）、d（n）、e（n）分别为输入信号、输出信号、期望响应和误差信号，可调抽头系数为wm（n），m = 0，1，… ，M-1，其中M为滤波器长度，n表示系数随时间变化。
基于fpga的高速自适应滤波器的实现
基于fpga的高速自适应滤波器的实现下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!基于FPGA的高速自适应滤波器的实现随着数字信号处理技术的发展，基于FPGA的高速自适应滤波器在信号处理领域中得到了广泛的应用。
NLMS自适应滤波器的FPGA实现
NLMS自适应滤波器的FPGA实现戴敬;赵延洲;张辉;田越;白浠霖【期刊名称】《沈阳建筑大学学报（自然科学版）》【年(卷),期】2011(027)001【摘要】目的采用FPGA芯片实现NLMS算法,从而生成高性能的自适应滤波器来滤除通信信号中时变、未知的干扰信号,得到高质量的通信信号.方法通过对LMS及其改进算法的原理讨论及比较,确定适合于FPGA芯片上实现的NLMS算法,并对算法的具体实现方法进行论述.采用分段移位的方法实现除法运算,从而提高运算速度.结果通过对输出信号的频谱分析,当信号带宽为200 kHz,频率偏离中心频率0.087 5 MHz时,衰减达到了99.21 dB.结论本设计能高速度、高质量地滤除通信信道中的干扰信号,并很好地处理了FPGA的资源与速度的关系,能满足高速信号处理的要求.【总页数】6页(P190-195)【作者】戴敬;赵延洲;张辉;田越;白浠霖【作者单位】沈阳建筑大学信息与控制工程学院,辽宁,沈阳,110168;沈阳建筑大学信息与控制工程学院,辽宁,沈阳,110168;沈阳建筑大学信息与控制工程学院,辽宁,沈阳,110168;奥维通信股份有限公司,辽宁,沈阳,110179;沈阳建筑大学信息与控制工程学院,辽宁,沈阳,110168【正文语种】中文【中图分类】TN713+7【相关文献】1.LMS自适应滤波器模块化设计及其FPGA实现 [J], 雷宇;靳宝全;王云才;安光峡;王宇;王东2.用FPGA和改进的LMS算法实现自适应滤波器 [J], 汤书森;苟煜春;张文强;詹佳伟3.基于qF-LMS算法的自适应滤波器与FPGA实现 [J], 丁泽锋; 白路阳; 杨炜毅; 王艳芬4.并行分布式LMS自适应滤波器的FPGA实现 [J], 郭语青; 王可; 沈沐衡; 陈晓祺; 陈家阳5.应用于轴承故障诊断的LMS自适应滤波器及其FPGA实现 [J], 胡鑫磊;何绍玮;白雪飞因版权原因，仅展示原文概要，查看原文内容请购买。
自适应滤波器与智能天线阵的FPGA实现
数字信号处理课程设计自适应滤波器与智能天线阵的FPGA实现20 13年04 月22 日目录一. 背景---------------------------------------------------------------------------1二．自适应滤波器优势---------------------------------------------------------1三.课程设计的目的和任务---------------------------------------------------1四．自适应滤波器算法原理---------------------------------------------------1 自适应滤波器的概念------------------------------------------------------1 组成及分类------------------------------------------------------------------2 自适应算法原理------------------------------------------------------------2 五．LMS算法和编程-------------------------------------------------------------2 LMS算法原理--------------------------------------------------------------2 LMS算法的编程-----------------------------------------------------------3 六．智能天线阵------------------------------------------------------------------5 何为智能天线---------------------------------------------------------------5 智能天线的原理------------------------------------------------------------5 波束赋形---------------------------------------------------------------------5 智能天线的程序分析及仿真结果---------------------------------------71、天线阵元的输入信号仿真产生程序---------------------------------------72、天线阵性能仿真程序---------------------------------------------------------73、智能天线阵的FPGA实现--------------------------------------------------7①、确定运算字长及数据截位方法---------------------------------------7②、计算时钟频率并分配各步骤所需时钟周期------------------------9③、自适应天线阵的VHDL实现---------------------------------------------9④、FPGA实现后的仿真测试-----------------------------------------------9七.总结---------------------------------------------------------------------------10附录--------------------------------------------------------------------------------11自适应滤波器与智能天线阵的FPGA实现一. 背景目前国内外的学术和科研机构都很重视智能天线的研究和开发，不仅进行理论研究，还建立了实验平台进行仿真，研究人员正在考虑在新的移动通信体制中引入智能天线技术。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
综合资讯在线阅读原文阅读在线商城下载专区DATASHEET 技术论坛商务频道嵌入式系统单片机 D S P EDA/PLD接口电路存储技术显示光电电源技术传感/控制模拟技术通信网络无线通信电测仪表消费电子汽车电子自适应LMS滤波器在FPGA中的实现发布日期:2006-07-29作者:杨跃忠阙沛文李亮来源:微计算机信息摘要：本文介绍了自适应滤波器的实现方法，给出了基于LMS算法自适应滤波器在FPGA中的实现，简单介绍了这种实现方法的各个功能模块，主要包括输入信号的延时输出模块、控制模块、误差计算模块、权值计算和存储模块。
并通过在ALTERA公司提供的QUARTUS II平台上采用VHDL语言编程，利用MATLAB和QUARTUS II相结合进行了硬件仿真，结果表明了采用FPGA实现自适应滤波器是有效的。
关键词：自适应滤波，FPGA，LMS，VHDL语言引言对于自适应滤波器，IIR和FIR两种形式都可以考虑，而FIR滤波器是实际应用较广泛的。
FIR滤波器只有可调的零点，因此它没有IIR因兼有可调的零点和极点而带来的不稳定问题，另外，LMS计算量小，比较容易进行硬件实现，所以本文所设计的自适应滤波器是在FIR的基础上构建的LMS自适应滤波器。
2．LMS自适应滤波器的算法构想可以将基于LMS算法的自适应滤波器的算法过程表示成如图1所示。
图1 LMS算法实现的原理框图根据LMS算法的计算过程完成的功能，在FPGA设计实现时，可以主要分为FIR滤波器模块、误差计算模块、权值更新模块、权值存储模块和控制模块。
其模块框图如图2所示。
LMS自适应滤波器的算法中，主要是小数的加法和乘法运算，要把所有小数化为16进制数。
例如，N阶FIR滤波器的系数中，我们规定最高位是符号位，其次是3为整数位，最后12位小数。
比如，1.125-1400H，0.75-C00H。
运算中，所有权值系数均按此方法处理。
图2 自适应滤波器FPGA实现模块框图3．自适应滤波器在FPGA中的具体实现3.1 N阶FIR滤波器模块的设计FIR滤波器是数字滤波器的一种，它的输出y(n)可以用式（1）表示：差分方程：（1）其中：N是FIR滤波器的抽头系数；x(i)表示第i时刻的输入样本；h(i)是FIR滤波器的第i级抽头系数。
FIR滤波器的单位脉冲响应h(n)是一个有限长序列，因此系统函数为：（2）为了节约FPGA资源，提高利用率，这里主要介绍采用串行乘加的实现方法。
3.2 主要的模块组成及其功能主要采用VHDL硬件描述语言在QUARTUS II平台上编程实现，程序框图如图3所示。
FIR滤波器的输入主要分为权值系数输入和数据输入。
Din是A/D转换后的输出信号，字宽为12位，其中1位符号位，10位精度位，将这个信号存储在深度为N的SRAM中作为N阶FIR滤波器的输入；FIR的权系数Coeffs.存储在ROM中，字宽为16位，其中最高1位为符号位。
通过使用状态机输出地址信号控制读SRAM中的Xn和ROM中的系数Wn，复用12×16的乘法器和加法器来实现乘加运算。
当N阶乘加运算做完后，输出一个数据输出有效信号yvalid。
Newt信号来自于A/D，表示新一个数据转换好，可以进行下一次运算。
在该设计中，FIR滤波器的文件可以采用原理框图形式设计，结构简单明了。
而输入信号的延时输出和控制模块采用VHDL设计。
乘法器和D触发器都直接使用QUARTUS II自带的库文件。
•输入信号的延时输出模块实现功能：完成A/D转换后的数据通过不同的触发器完成N阶延时。
该延时部分主要采用D触发器实现了8阶信号延时及存储。
在控制信号newt作用下进行延时存储，A/D转换器每采样一次，延时器就顺延一位。
这里，Din是A/D输出信号。
Xn是输出信号。
在地址线sel的控制下输出一位作为乘法器的输入。
地址信号sel由控制模块产生。
•控制模块实现功能：本模块主要是控制从数据输入模块（SRAM中）和权系数输入模块（ROM中）读入数据输入信号和系数作为乘法器的输入，同时控制累加器，并产生输出有效信号yvalid。
主要采用状态机来设计该模块。
本模块是自适应滤波器设计的核心部分。
该模块的主要功能有：①初始化各模块；②产生控制信号，控制每个模块完成特定的功能；③协调各个模块的操作，使系统局部以流水线方式、整体串行方式工作。
•误差计算模块实现功能：该模块主要是计算FIR滤波器输出和期望值之间的误差。
根据上面FIR滤波器输出结果可知，当输出信号yvalid有效时，Dout输出结果，这时可以通过使用一个在next信号控制下的减法器就可以实现误差计算了。
•权值计算及存储模块在权值计算模块中，为了计算方便，可以设u=1/1024即u=04H，这样只需要对误差计算模块输出的误差进行移位运算即可以实现，从而省掉了使用乘法器，节约了大量的FPGA资源，并且提高了计算速度。
计算2ue(k)x(k)时可以先将x(k)右移11位，再使用乘法器与e(k)相乘得出权值变量。
根据设计流程，该模块的功能框图如图4所示。
图4 权值计算及存储模块功能框图权值系数存储在两个RAM中，两个RAM交替读写。
当RAM1处于读状态，输出当前的权值系数，作为FIR滤波器的输入，同时用来更新新的权值。
更新的权值系数则存储在RAM2中。
如此交替轮换，完成系数的更新和存储功能，这样就可以解决RAM同时需要读取和更新权值系数的问题。
（注：图4中的RAM1和RAM2的位置是交替变换使用的）4．自适应滤波器的仿真验证4.1 仿真实现自适应滤波器模块的测试要求全面性和有效性。
在测试仿真验证时不仅要验证控制接口的有效性，还要验证算法的有效性。
模块测试的软件环境是Quartus II。
图5 自适应滤波器模块测试框图由于Quartus II软件自带的仿真工具对复杂设计的性能做评估时，会碰到许多困难。
由于在仿真时需要手工设置输入节点值，对于我们设计的自适应滤波器，输入的数据量大，而且必须经过严格计算得到，很难由手工输入。
在这里我们结合使用matlab和Quartus II来进行仿真测试，系统测试框图如图5所示。
利用Matlab来产生复杂的仿真输入信号，再在Quartus II中进行仿真，输出仿真信号，再利用matlab 进行信号波形分析。
4.2 仿真结果整个程序是在Quartus II平台上实现的。
设计中信号输入和参考输入都是12位，输出是16位。
程序设计中u固定为1/1024。
整个程序综合于APEX20K系列的EPF20K300EQC240-1芯片上，使用的资源为：3347个LEs，占29.1%，3768个Memory，占2.5%。
其时钟频率可达到23.6MHz。
由于在系统设计中，FPGA实现的功能比较多，因此在系统设计选型时，留有的余量比较大。
但是，在该设计中，采用了串行的设计方法，并不是直接使用乘法器，兼顾了速度与资源，所以性能上不是最优的。
对设计的自适应滤波器进行综合仿真，结果如图6所示。
图6 自适应滤波器在FPGA中实现的仿真结果由于在Quartus II中进行仿真时，仿真结果都是以二进制或十六进制表示的，不利于观察自适应滤波器的滤波效果。
将仿真结果转换成Table 文件输出，从Table文件中提出数据，将数据导入到matlab中，画出图形如图7所示。
图7 自适应滤波器仿真结果5．小结由图7中可以看出，在功能上基本实现了自适应滤波器的功能，但是滤波的效果不太好，仍然存在着毛刺。
这主要是因为在该设计中，FIR滤波器的阶数太小，而且在计算中使用的是定值的u，出现了较大的舍入误差。
不过这种方法的优点就是简单容易实现，而且节约了子带分解的自适应滤波器的FPGA实现2010-06-02 23:00:25 来源：维库开发网关键字：子带分解自适应滤波器FPGA0 引言自适应滤波器已经广泛应用于信道均衡、回声取消、系统识别、频谱估计等各个方面。
基于子带分解的自适应滤波在提高收敛性能的同时又节省了一定的计算量。
基于子带分解的自适应滤波是先将输入信号与参考信号经过分解滤波器组进行子带分解、抽取、子带自适应滤波、内插、通过合成滤波器组得到输出信号。
基于子带分解的自适应滤波器的优点：(1)由于对信号的抽取，使完成自适应滤波所需的计算量得以减少；(2)在子带进行自适应滤波使收敛性能有所提高。
l 基于子带分解的自适应滤波结构基于子带分解的自适应滤波，其时域结构如图1所示。
将输入信号x(n)和参考信号d(n)分别进行子带分解，抽取，在子带上进行自适应滤波，再将子带上的估计信号y0(n)和y1(n)经内插和合成滤波器组得到最后的合成信号。
其中滤波器W00(n)和W11(n)是两个子带上的自适应滤波器，而W01(n)和W10(n)表示子带间自适应滤波器。
这是由于滤波器组均是FIR滤波器，不可能有锐截止的理想特性，只能以长度为代价来换取近似的特性；这时在严格采样下得到的子带信号必然有混叠，需加入子带间滤波以消除其影响。
这里的子带自适应滤波器采用基于NLMS算法自适应滤波器。
NLMS算法和LMS算法相比。
虽然计算量稍有增加，但可使得自适应滤波器收敛速度大大提高。
2 双通道滤波器组的设计本文采用的分析和综合滤波器之间的关系如下：H1(z)=H0(-z)，G1(z)=-2H0(-z)，G0(z)=2H1(-z)。
由上述表达式可知设计的关键是设计H0(z)，只要H0(z)确定，H1(z)，G0(z)，G1(z)也可确定。
本文采用等波纹逼近设计法进行滤波器设计。
该方法设计的滤波器呈现等波纹频响特性。
等波纹逼近设计法设计的滤波器具有如下优点：(1)由于误差均匀分布于整个频带，对固定的阶数N，可以得到最优良的滤波特性；(2)通带最平坦，阻带最小衰减达到最大。
Matlab集成了一套强大的滤波器设计工具FDATOOL，可以完成多种滤波器的设计、分析和性能*估。
本文中FPGA硬件实现部分用到的4个FIR滤波器的频率特性曲线见图2。
3 系统建模与仿真DSP Builder是Altera公司推出的一个面向DSP开发的系统级工具，它是作为Matlab 的一个Simulink工具箱(ToolBox)出现的。
DSP Bui-lder作为Simulink中的一个工具箱，使得在使用FPGA设计DSP系统时完全可以通过Simulink的图形化界面进行，只需简单地进行DSP Builder工具箱中的模块调用即可。
图3中的基于子带分解的自适应滤波器模块框图系统由分析滤波器子系统h00，h01，h10，h11，综合滤波器子系统g00，g01、抽取，插值，加法，减法器，自适应滤波器等模块组成。
h00和h10是完全一模一样的低通滤波器，h01和h11是完全一模一样的高通滤波器。