解决逻辑电路自启动问题的方式
(整理)《数字逻辑电路》试题2.
一、选择题（每小题1.5分）第一章：1. 带符号位二进制数10011010的反码是（ ）。
A. 11100101B. 10011010C. 10011011D. 111001102. 十进制数5对应的余3码是（ ）。
A. 0101B. 1000C. 1010D. 11003. 二进制代码1011对应的格雷码是（ ）。
A. 1011B. 1010C. 1110D. 0001第二章：1. 下列公式中哪一个是错误的？ （ ）A. A A 0=+B. A A A =+C. B A )B A ('+'='+D. )C A )(B A (BC A ++=+2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ）A. B A ''B. C B A +'+'C.ABCD. C B '+'3. 下列函数中不等于A 的是（ ）。
A. A ＋1B. A ＋AC. A ＋ABD. A （A ＋B ）4. 在逻辑代数的加法运算中，1＋1＝（ ）。
A. 2B. 1C. 10D. 05. A ⊕1＝（ ）。
A. AB. 1C. A 'D. 06. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（）。
A. 3 B. 8 C. 14 D. 167. 下列函数中等于AB 的是（ ）。
A. （A ＋1）BB. （A ＋B ）BC. A ＋ABD. A （AB ）8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。
A. 3B. 10C. 1024D. 6009. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。
A. 3B. 4C. 10D. 75第三章：1. 采用漏极开路输出门电路（OD 门）主要解决了（ ）。
A. CMOS 门不能相“与”的问题B. CMOS 门的输出端不能“线与”的问题C. CMOS 门的输出端不能相“或”的问题2. 下列哪个特点不属于CMOS 传输门？（ ）A. CMOS 传输门属于双向器件。
时序逻辑电路的自启动设计
图化简得到最简单的形式：
Q1n+1 = Q3 Q2n+1 = Q1
Q3n+1 = Q2
Q3Q2Q1的无效状 态000、011、101 、110、111分别 带入，得到如下图 中的实线链连接的
状态转换图。
显然设计的电路不能自启动
为保持移位寄存器内部结构不变，只允许修改第一位触发器的 输入。所以修改Q1,
Q1n+1 = Q2 Q3 Q2n+1 = Q1 + Q2 Q3 Q3n+1 = Q2，
修改后的电路状态转换图如下：
例2 设计一个能自启动的3位环形计数器。要求它的有效循环状态为 100010 001 100
解：根据题目要求的状态循环，电路的状态转换图和次态卡诺图如图：
如只考虑使状态方程图化简方案的 方法使电路具有自启动功能。
例1 设计一个七进制计数器，要求它能够自启动。 已知该计数器的状态转换图及状态编码如下图：
根据状态转换图，可以得到：
按照卡诺图化简的最简 要求可得到方程：
Q1n+1 = Q2 Q3 Q2n+1 = Q1 Q3n+1 = Q2
得到修改后的次态卡诺图如下：
修改后的状态方程如：
Q1n+1 = Q1 Q2 Q2n+1 = Q1 Q3n+1 = Q2
若选用D触发器构造此计数器，驱动方程为： D1 = Q1n+1 = Q1 Q2 = Q1 + Q2 D2 = Q2n+1 = Q1 D3 = Q3n+1 = Q2
逻辑图如下：
实际上，包括在圈里的任意项取为1，而在圈外的任意项取 为0。即无效状态的次态已被指定。
若这个指定的次态属于有效循环中的状态，电路可以自启 动；反之则不可以自启动。
数字电子技术基础-第六章_时序逻辑电路(完整版)
T0 1
行修改，在0000 时减“1”后跳变 T1 Q0 Q0(Q3Q2Q1)
为1001，然后按
二进制减法计数
就行了。T2 Q1Q0 Q1Q0 (Q1Q2Q3 )
T3 Q2Q1Q0
50
能自启动
47
•时序图 5
分 频
10 分 频c
0
t
48
器件实例：74 160
CLK RD LD EP ET 工作状态 X 0 X X X 置 0（异步） 1 0 X X 预置数（同步） X 1 1 0 1 保持（包括C） X 1 1 X 0 保持（C=0） 1 1 1 1 计数
49
②减法计数器
基本原理：对二进 制减法计数器进
——74LS193
异步置数 异步清零
44
（采用T’触发器，即T=1）
CLKi
CLKU
i 1
Qj
j0
CLKD
i 1
Qj
j0
CLK0 CLKU CLKD
CLK 2 CLKU Q1Q0 CLK DQ1Q0
45
2. 同步十进制计数器 ①加法计数器
基本原理：在四位二进制 计数器基础上修改，当计 到1001时，则下一个CLK 电路状态回到0000。
EP ET 工作状态
X 0 X X X 置 0（异步）
1 0 X X 预置数（同步）
X 1 1 0 1 保持（包括C）
X 1 1 X 0 保持（C=0）
1 1 1 1 计数
39
同步二进制减法计数器 原理：根据二进制减法运算 规则可知：在多位二进制数 末位减1，若第i位以下皆为 0时，则第i位应翻转。
Y Q2Q3
数字电路与逻辑设计第5章时序逻辑电路
(b) 74194构成扭环形计数器
Q and A Q ：电路是否具备自启动特性？请检验。
77
➢ 检验扭环形计数器的自启动特性
模值M＝2n=2×4=8 状态利用率稍高；环 形计数器和扭环形计 数器都具有移存型的 状态变化规律，但它 们都不具有自启动性
10
分析工具 常见电路
状态转移真值表 状态方程 状态转移图 时序图
数码寄存器 移位寄存器 同步计数器 异步计数器
11
5.2.1 时序逻辑电路的分析步骤
12
例1:分析图示时序逻辑电路
解 ➢ 1. 写激励方程:
13
➢ 2. 写状态方程和输出方程:
根据JK触发器特性方程：Qn1 J Qn K Qn
LD
置入控制输入
CP
时钟输入
CR
异步清0输入
CTT ，CTP 计数控制输入
输出端子
Q0～Q3 数据输出
CO
进位输出
CO
Q3n
Q
n 2
Q1n
Q0n
26
➢ 功能表:
27
2.十进制同步计数器（异步清除）74160
➢ 逻辑符号: ➢ 功能表:
CO Q3n Q0n
28
3.4位二进制同步计数器（同步清除）74163
51
1.二-五-十进制异步计数器7490
52
CT7490： 2-5-10进制异步计数器
4个触发器（CP1独立触发FF0实现二分频，
CP2独立触发FF1、FF2、FF3构成的五分频计数器）
异步清0输入 R01、 R02
异步置9输入 S91、S92
可实现 8421BCD 和 5421BCD计数
3篇5章习题解答
nn
=Q Q
+
AQ n
n
=Q
+
AQ n
题3.5.6 根据图题3.5.6所示电路及A、B、C波形，画出触发器Q端的波 形。（设触发触器初态为“0”）。
图题 3.5.6
n
解：如果 D = Q ，则是一个计数触发器（翻转触发器），加了异或门后，只有当异或
n
门输出高电平时，才满足 D = Q ，所以画出的波形图如图所示。
=
J 0 Q0n
+
K 0 Q0n
= Q2n Q0n
+ Q1n Q0n
依次设定初态，计算出次态如下：
初态设定从 Q2nQ1nQ0n = 000 开始，→001→010→011→100→001
164
图题 3.5.2
解：由基本RS触发器构成消除机械弹跳时的原理可以用波形加以说明。 当机械开关S从上端打到下端时，触点已离开了上端，但下端有一个接触和 非接触的过程，决定于触点的弹性好坏。波形说明开关离开上端，在下端弹 跳几下的情况。
由于 S D变高电平RD变低电平后 ， RD再次变高电平时 触发器的输
题3.5.5 试写出图题3.5.5各触发器的次态逻辑函数表达式。
166
(a)
(b)
(c)
(d)
解：(a)电路： Qn+1
=
n
AQ
图题 3.5.5
(b)电路： Qn+1
=
n
Q
+
AQn
=
n
A+Q
(c)电路： Qn+1 = AQnQn + AQ nQ n = AQ n
(d)电路： Qn+1
启动电路的工作原理
启动电路的工作原理
启动电路是指在启动电动机时控制电机正常运行所需的电气设备。
它通过控制电源电压、实现各种保护和监控功能，保证电动机能够顺利启动。
工作原理如下：
1. 主电源：启动电路通过交流电源或直流电源提供电力，电压大小与电动机的额定电压相匹配。
2. 减速器：当电机中的转子停止转动时，启动电路通过减速器将电源电压降低并平稳地施加到电动机电源回路上，减少起动电流的冲击。
3. 起动方式：启动电路有多种启动方式，包括直接启动、自启动、星三角启动、自耦启动等。
选择启动方式取决于电动机的功率、负载类型及用户需求。
4. 控制元件：启动电路包括各种控制元件，例如启动按钮、控制继电器、热继电器、热继电器等，用于控制电动机的启动、停止、保护和监控等功能。
5. 保护功能：启动电路还包括各种保护功能，例如过载保护、短路保护、电源失压保护等。
这些保护功能可以保证电动机在异常情况下安全运行，避免损坏和安全事故。
6. 控制电路：启动电路通过逻辑电路、控制电路和信号接口等
实现对电动机的控制。
它能根据外部条件或用户设置的参数，自动调整电机的运行模式和运行状态。
总的来说，启动电路的工作原理是通过控制电源电压、选择合适的启动方式和监测电机运行状态，实现电动机的安全、稳定启动和正常工作。
解决逻辑电路自启动问题的方法
解决逻辑电路自启动问题的方法在时序逻辑电路中,当逻辑电路可能出现的总状态数不等于有效状态时，就会有无效状态。
如果无效状态能回到有效状态时，称电路能够自启动.反之，则不能自启动.能自启动的电路不会对电路工作状态造成影响，但不能自启动的电路会对电路的可靠性及稳定性形成较大的隐患。
当电路加电时就可能偶然落入无效状态，这时电路将不能正常工作. 在电路正常工作时，如果受外部意外的干扰，也可能落入无效状态,此时电路的正常工作将被终止、并出错.所以自启动问题是数字电路系统设计中必须解决的问题.(1）自启动问题的典型解决方法自启动问题是设计过程中必须考虑的问题.自启动问题在相关书籍和文章中,都有较经典的解决方法. 为叙述方便, 以时序电路设计中的典型设计,计数器电路的设计为例来说明.在计数器中，如果无效状态形成循环（无效循环），则电路不能自启动（无效状态不能回到有效状态) .解决方法通常是修改无效循环中的状态转换关系，断开无效循环并把无效状态引导至有效状态，使电路的状态图形成能自启动的状态图,从而解决不能自启动的问题。
现用3位扭环形计数器（图1)为例来说明：无效状态010和101形成一个无效循环，所以电路不能自启动。
解决的方法是断开无效循环，把无效状态101引导至有效状态110上, 完成自启动, 最后设计结果如图2所示.此方法直接、彻底的解决了自启动问题.但这个方法有一个很大的局限性：当无效循环较多时，把无效状态一个一个的引导至有效状态的步骤可能很繁杂, 要有一定的经验和技巧，虽然最后都能解决自启动问题,但最终的设计结果可能会很复杂.对于设计过程困难、设计结果复杂的设计，是否还有另外的设计方法呢？这就是本文讨论的要点。
（2）加电预置电路和检测复位电路解决自启动问题首先想到的是加电预置,在打开电源的瞬间,使电路处在一个有效状态下,从而避免进入无效状态，来解决自启动问题.图3电路在打开电源的瞬间,电路处在111状态(可任选一个有效状态来预置. 由于加电瞬间电容电压为零, 异步置位端使触发器瞬间置“1”.加电后、电容电压很快升高为“1"触发器异步置位端的置位作用消失，电路开始正常工作）。
第6章 时序逻辑电路-习题答案
第六章 时序逻辑电路6-1 分析题图6-1所示的同步时序电路，画出状态图。
题图6-1解： 11221211n n n n J K Q T Q Z Q Q ====，，，，11111111212n n n n nn n nQ J Q K Q Q Q Q Q Q +=+=+=+122212n n n n Q T Q Q Q +=⊕=⊕，状态表入答案表6-1所示，状态图如图答案图6-1所示。
答案表6-1答案图6-16-2 分析题图6-2所示的同步时序电路，画出状态图。
题图6-2 解：按照题意，写出各触发器的状态方程入下：11J K A ==，21n J Q =，21K =，1212n n nQ Q Q +=，111n n Q A Q +=⊕状态表入答案表6-2所示，状态图如图答案图6-2所示。
答案表6-2答案图6-2Q 2n Q 1n Q 2n+1 Q 1n+1 Z0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 0 0 0 1A Q 2n Q 1n Q 2n+1 Q 1n+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1 0 1 1 0 0 1 0 0CLK D 1D 2D 3Q 3Q 2Q 1Q 2Q 3Q 1Q 1Q 2Q 3&6-3分析题图6-3所示的同步时序电路，画出状态图。
题图6-3解：按照题意，写出各触发器的状态方程入下：1112213232131n n n nn J K T J K Q Q T J Q Q K Q ========1，，， 133********n n n n n n n nQ J Q K Q Q Q Q Q Q +=+=+ 1222132n n n n nQ T Q Q Q Q +=⊕=⊕ 1111111n n n n Q T Q Q Q +=⊕=⊕=答案表6-3答案图6-36-4 在题图6-4所示的电路中，已知寄存器的初始状态Q 1Q 2Q 3=111。
试析时序逻辑电路的自启动设计
无法 正常 工作 。可 以采 用两 种方法 确 保 电路具 备 自启 动能 力 ： 诺 图化 简分析 和状 态 图拆开 分析 。 卡
一
、
卡 诺 图化简 分 析
ＱＱ ：：
ｎ
／ ／ ０ ０
００ ＋ ０ｌ ０１ ＿ ０ — ｌ １ ０ １ Ｏ ｌ Ｏ — ｌ １ １ ｜ Ｑ
ｍｅ ｄ ａ ａｙ ｉ ａ ｄ ｓ ｔ ｃ ａ ｎ ａ ｅｉ ｇ ａ ａｌｓｓｃ ｎ ｒ ａｉｅｓ ｌ ｓ ｒｉ ｇｄ ｓ ｎ ｏ ｅ ｓ ｑ ｅ ｔ ｌ ｏ ｉ ｉ ｕ ｔ Ｔ ｅ ｅ ｓ ｎ ｅ ｏ ￣ｏ ｎ ｌｓｓ ｎ ｔ ｅ ｈ ｒ ｒ ｖ ｌ ｎ ｔ ｉ ａ ｅ ｌ ｅ － ｔ ｔ ｅ ｉ ｆ ｈ ｅ ｕ ｎ ｉ ｇｃ ｃｒ ｉ ｈ ｓｅ ｃ ｆ ｗｏ ａ ｕ ｎ ｙ ｚ ｆ ａ ｎ ｇ ｔ ａｌ ｃ ． ｔ
试 析 时序 逻 辑 电路 的 自启 动 设 计
陈 华
（ 贵州 大学 ， 贵州 贵 阳 ５００辑 电路 时 ， 常需要 确保 电路 具 有 自启 动能 力 。卡诺 图化 简分析 和状 态图拆 在 经
开分析 均 可 实现 时序 逻辑 电路 的 自启动 设计 。 两种方 法的 实质 均是指 定无 效状 态的次 态为 某一 有效 状
收稿 日期 ：０ ９ ７ １ ２ ０ —０ — ０
作者简介： 陈华（９ １７
学与研 究。
・
）女 ， Ｉ ， 贵州兴义人 ， 兴义民族师范学院物理 系讲师 ， 主要从事 电子技 术教
１ ４・ ０
２１ ０ ０薤 按 设计 要求 列真 值表 ：
陈 华
试析 时 序逻辑 电路 的 自启 动设 计
ｍｅｈｏ ｓａｅ ｄ ｓｇ ｔｄ ｉ ａｉ ｔ ｔ ｏ ｎ ｅ ｅ ｔｖ ｔｔ ， ｕｔｉ ｈ ｅｏ ｐｅ ｉ ｃａ ｄ ｄｆｅ ｅ ｃ ｓ ｔ ｄ ｒ ｅ ｉｎａｅ ｎｖ ｌ ｓａｅｆｒａ ｆ ｃ ｉｅｓａｅ ｂ ｎｔ ｅｕｓ ｆｓ ｃｆ ｎ ｉ ｒ ｎ ｅ ． ｄ ｉ
同步时序逻辑电路的自启动设计
同步时序逻辑电路的设计方法
（一）逻辑抽象，得出电路的转换图或状态转换表（1）分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数；
（2）定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态按顺序编号；
（3）按照题意列出状态转换表或画出电路的状态转换图；
（二）状态化简
若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个次态去，则称这两个状态为等价状态，可以合并。
（三）状态编码
首先，确定触发器的数目n。
n个触发器共有2^n种状态，所以为获得时序电路所需的M个状态，必须取2^（n-1）<M≤2^n。
比如有5种状态，n取3.
其次，要给每个电路状态规定对应的触发器状态组合。
（四）选定触发器类型，求出电路的状态方程、驱动方程和输出方程
（五）根据得到的方程式画出逻辑图
（六）检查设计的电路能否自启动
上述设计的流程图如下：。
数电题库6
一、填空题1.数制转换：（5E）16=（）2=（）8=（）10=（）8421BCD。
2.逻辑函数''Y A B C D=++的反函数为。
3.时序逻辑电路按照触发器是否有统一的时钟控制分为同步时序电路和时序电路。
4.OC门称为门，多个OC门输出端并联到一起可实现功能。
5.一般ADC的转换过程由采样、保持、和 4个步骤来完成。
7.数制转换：（8F）16=（）10=（）2=（）8=（）8421BCD。
8.在三态输出的门电路中，输出端有高电平、和三种状态。
9.按逻辑功能的不同特点，数字电路可分为和时序逻辑电路两大类。
10.电路如下图（图中为上升沿JK触发器），触发器当前状态321Q Q Q为“100”，请问在时钟作用下，触发器下一状态***321Q Q Q为。
11.施密特触发器电路具有个稳态，而单稳态触发器电路只具有个稳态。
12.电路的输出态不仅与当前输入信号有关，还与前一时刻的电路状态有关，这种电路为。
13.有一数码10010011，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
14.已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数 。
15.如果对键盘上108个符号进行二进制编码，则至少要 位二进制数码。
16.74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出01234567Y Y Y Y Y Y Y Y 应为 。
17.能够实现“线与”的TTL 门电路叫 。
18.在逻辑电路中，三极管通常工作在 和 状态。
19.一位数值比较器的逻辑功能是对输入的两个数据进行比较，它有Y A>B 、 和 三个输出端。
20．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接 电平。
21.如果对160个符号进行二进制编码，则至少需要 位二进制数。
22.组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ；与电路原来所处的状态 ；时序逻辑电路任何时刻的输出信号，与该时刻的输入信号 ；与信号作用前电路原来所处的状态 。
5-3-2时序逻辑电路的设计方法
J Q Q0 FF0
K
J Q Q1 FF1
K
& Y
J
Q Q2
FF2 K
RD
CP
课后小结——见黑板
复习及提问：组合电路分析 思考题：
1．什么是时序逻辑电路？它在结构上有什么特点？ 2．什么是同步时序逻辑电路？什么是异步时序逻辑电路？ 3．简述同步和异步时序逻辑电路的分析方法，它们的主要
区别是什么？ 作业题：5-14；15、16、补充1题 预习：数模转换电路
Q2Q1Q0
000
111
110
101
100
011
010
001
CP Q0 Q1 Q2
（4）说明电路功能：在时钟脉冲CP的作用下，电路的8个状态按 递减规律循环变化，电路具有递减计数功 能，是一个异步3位二进制减法计数器。
5-3-2 时序逻辑电路的设计方法
按以下步骤进行： 1．根据设计要求，设定状态，画出原始状态转换图； 2．状态化简； 3．进行状态分配，列出状态转换的编码表； 4．选择触发器类型，求出状态方程、输出方程和驱动方程； 5．根据驱动方程和输出方程画逻辑图； 6．检查电路能否自启动。
JQ
1K
Q2
FF2
Q D
Q1
FF1
Q D
Q0
FF0
Q
CP
D
_
CR
CP上升沿有效 Q0上升沿有效 Q1上升沿有效
（2）列状态转换真值表
现态
Q2n
Q1n
Q0n
0
0
0
1
1
1
1
1
010来自110
0
0
1
1
0
1
时序逻辑电路
第6章 时序逻辑电路
20
2）列出电路的状态方程
J1 Q3 K1 1 CP CP 1 J 2 K 2 1 CP2 Q1 J 3 Q1Q2 K 3 1 CP3 CP
Q
n 1
J Q KQ
n
n
Q1n 1 Q1 Q3 n 1 Q2 Q2 n 1 Q3 Q1Q2 Q3
第6章 时序逻辑电路 46
（3）减法计数器 由此得出规律，若用T触发
74LS194
CR DSR D0 D1 D2 D3 DSLGND
5V 1
第6章 时序逻辑电路
SB
清零
34
6.3.2 计数器
计数器是数字系统中使用最多的时序电路。
功能：计算输入脉冲CP的个数；
应用：计数、分频、定时、产生脉冲序列及节拍
脉冲，进行数字运算等。
第6章 时序逻辑电路
35
计数器分类 按计数增减分为
40
第6章 时序逻辑电路
3
6.1 概述
时序逻辑电路的特点：
由组合逻辑电路和存储电路构成，它在某一时
刻的输入状态不仅与该时刻输入信号有关，还
与电路原来的输出状态有关。
第6章 时序逻辑电路
4
时序逻辑电路结构上的特点
1、 包含组合电路和存储电路两部分
2、存储电路的输出反馈到组合电路的输入端。
第6章 时序逻辑电路
6.2.1 同步时序逻辑电路分析方法 时序电路的分析：
找出电路的状态和输出状态在输入变量和时钟 信号的作用下的变化规律，即已知逻辑图说明 其逻辑功能。
步骤 ： 1、写方程：根据逻辑电路图写出各触发器的
时钟方程、驱动方程、输出方程
2007-2008学年第2学期《数字电路》期末考试试卷（闭卷A）
2007-2008学年第2学期《数字电路》期末考试试卷（闭卷A）我以⼀名⼤学⽣的⼈格尊严保证，在本场考试中，⾃觉遵守考试纪律，服从考试管理，决不作弊或帮助别⼈作弊！签名：学院专业学号级班··················密···················封·····················线··················命题⼈签字：系主任签字：审核院长签字：共印份数：第1页共4页聊城⼤学计算机学院07—08学年第2学期期末考试2007级《数字电路》试题（闭卷 A卷）⼀、填空题（每空1分，共20分）8421BCD代码为。
2．Y=A(B+C)+CD的对偶式Y D＝。
3．常⽤的逻辑函数表⽰⽅法主要有、、、波形图、卡诺图和硬件描述语⾔等。
4．逻辑函数Y＝AB＋BC+AC化为与⾮—与⾮形式为。
5．如果以⾼电平表⽰逻辑1，以低电平表⽰逻辑0，则这种表⽰⽅法为。
6．⼏个OD（漏极开路输出）门的输出直接相连，可以实现逻辑。
7．CMOS电路最突出的⼀⼤优点是。
主板开机电路分析及故障检修
主板开机电路分析及故障检修主板开机电咱分析根据主板的设计不同,主板的开机电路控制方式也不同,有通过南桥直接控制的,有通过I/O直接控制的,也有通过电路控制的,不管开机电路控制方式如何,开机电路的功能都是相同的,即通过开机键实现电脑的开机和关机.主板开机电路工作机制主板开机电路是主板中的重要单元电路,它的主要任务是控制A TX电源给主板输出工作电压,使主板开始工作.主板开机电路通过电源开关(PW-ON)触发主板开机电路,开机电路中的南桥芯片或I/O芯片对触发信号进行处理后,最终发出控制信号,控制开机控制三极管或门电路将A TX电源的第16针脚(24针电源插头)或第14针脚(20针电源插头)的高电位拉低(A TX电源关闭状态下此脚的电压为3.5V以上),以触发A TX电源主电源电路开始工作,使A TX电源各针脚输出相应工作电压,为主板等设备提供工作电压.尽管在主板各部分电路的设计与应用中元器件及芯片的组合布局方式不完全相同.但是实现的原理与目的始终是一致的,即通过控制的PSON针脚,(第16针脚或第14针脚)的电位高低来控制A TX电源的开启与关闭,继而控制主板的开启与关闭.当PSON针脚电压为高电平时,A TX电源中的主电源电路处于关闭状态,当PSON针脚的电压变为低电平时,A TX电源中的主电源电路便启动,开如输出各种电压,因此通过控制PSON针脚夫的电压高低,就控制了主板的开启与关闭.主板开机电路组成主板的开杨电路主要由A TX电源插座、南桥芯片、I/O芯片（有的没有）、门电路、开机键、开机芯片（只有华硕主板有）和一些电阻、电容、三极管、二极管等元器件组成。
1、A TX电源接口其中第9针脚和第14针或第16针与开机电路有关联。
A TX电源中包括两种电源电路：待机电源电路和主电源电路。
2、南桥芯片南桥内部开机触发电路正常工作和条件是：为南桥提供供电。
主供电为2。
5-3。
3V，一般是A TX电源待机电压通过稳压器1117或1084等转换后向南桥供电，或直接由CMOS电池供电。
时序电路的自启动设计
自启动问题的典型解决方法
方法一：解决方法通常是修改无 效循环中的状态转换 方法二：加电预置电路 方法三：检测复位电路
方法一：修改无效状态
为叙述方便，以时序电路设计中的典 型设计数器电路的设计为例来说明.
方法一：修改无效状态
自启动问题的典型解决方法
方法一：解决方法通常是修改 无效循环中的状态转换 方法二：加电预置电路 方法三：检测复位电路解决自 启动问题
如图所示 ，如果一开始电容值不是低电平，或者还没将 电路置位为有效信号，与门输出都将是零。电容放电中…… 如果输出没有置为 111 ，电容上的电压自然会变为低电平， 且只有当输出置为111，电容才开始充电。
这个电路可以消除干扰。
总结
加电预置电路、检测复位电路 与修改状态方法相比较，各有所 长、各有所短.
加电预置电路
电路结构简单，设计容易， 但电路工作的稳定性稍差，但只 要解决电路布线干扰问题，也能 满足一般电路的要求.
检测复位电路解决自启动
电路结构可能会复杂一点，但设 计容易，并可以保证电路工作的高 可靠性。
修改状态方法 电路结构有时会很复杂，设计过 程繁杂、并有一定的难度 .电路工作 同样也具有高可靠性。
方法二：加电预置电路
在打开电源的瞬间，使电路 处在一个有效状态下，从而避免 进入无效状态，来解决自启动问 题.
如图所示，在打开电源的瞬间，电路被置位
为处在 111 状态 ( 可任选一个有效状态来预置，由
于加电瞬间电容电压为零，异步置位端使触发器
瞬间置“1”。加电后、电容电压很快升高为
“1”，触发器异步置位端的置位作用消失，电路
开始正常工作)。
方法三：检测复位电路
加电预置的方法虽然简单， 但它无法避免电受外部意外干 扰，落入无效状态的可能.也就 是电路的可靠性还有一定的问 题。如何解决这个问题?
《逻辑电路与自动控制》 知识清单
《逻辑电路与自动控制》知识清单一、逻辑电路基础1、逻辑门逻辑门是实现基本逻辑运算的电子电路，包括与门、或门、非门、与非门、或非门和异或门等。
与门：只有当所有输入都为高电平时，输出才为高电平。
或门：只要有一个输入为高电平，输出就为高电平。
非门：对输入信号取反，高电平变为低电平，低电平变为高电平。
与非门：先进行与运算，然后取反。
或非门：先进行或运算，然后取反。
异或门：当两个输入不同时，输出为高电平。
2、布尔代数布尔代数是用于描述逻辑关系的数学工具，在逻辑电路中有着重要的应用。
它的基本运算包括与、或、非，其运算规则与逻辑门的功能相对应。
通过布尔代数，可以对逻辑电路进行简化和分析。
3、组合逻辑电路组合逻辑电路的输出仅仅取决于当前的输入值，不存在记忆功能。
常见的组合逻辑电路有加法器、编码器、译码器、数据选择器等。
加法器：用于实现两个数的相加运算。
编码器：将一组输入信号转换为二进制代码。
译码器：将二进制代码转换为特定的输出信号。
数据选择器：根据控制信号从多个输入数据中选择一个输出。
二、时序逻辑电路1、触发器触发器是构成时序逻辑电路的基本单元，具有记忆功能。
常见的触发器有 SR 触发器、JK 触发器、D 触发器等。
SR 触发器：根据输入的 S（置位）和 R（复位）信号来确定输出状态。
JK 触发器：具有置位、复位、保持和翻转功能。
D 触发器：在时钟脉冲的上升沿或下降沿，将输入数据传送到输出端。
2、计数器计数器是一种能够对输入脉冲进行计数的时序逻辑电路。
可以分为同步计数器和异步计数器。
同步计数器：所有触发器的时钟脉冲同时输入，计数速度快。
异步计数器：触发器的时钟脉冲不是同时输入，计数速度相对较慢。
3、寄存器寄存器用于存储一组二进制数据，常用于暂存数据和在数字系统中传递信息。
三、逻辑电路的表示方法1、真值表真值表是列出输入变量的所有可能取值组合以及对应的输出值，能够直观地反映逻辑电路的功能。
2、逻辑表达式用逻辑运算符和变量表示逻辑电路的输出与输入之间的关系。
时序逻辑电路的自启动设计
自启动设计的原理
初始状态设置
根据时序逻辑电路的功能需求， 预先设置一个稳定的初始状态， 确保电路在启动时能够自动进入 该状态。
反馈机制
利用时序逻辑电路内部的反馈机 制，将输出信号反馈到输入端， 通过正反馈或负反馈实现自启动。
时钟信号控制
利用时钟信号控制时序逻辑电路 的状态转换，确保在时钟信号的 驱动下，电路能够按照预设的时 序逻辑关系进行状态转换。
时序逻辑电路的功能描述
01
02
03
04
状态转换图
描述触发器状态的转换过程， 以及转换条件。
状态方程
描述触发器状态的数学表达式 ，以及触发器状态的转换规则
。
输出方程
描述时序逻辑电路的输出与触 发器状态之间的关系。
驱动方程
描述时钟信号如何驱动触发器 状态转换。
02
自启动设计原理
自启动设计的必要性
保证电路可靠运行
03
时序逻辑电路的自启动 设计
初始状态的设计
总结词
确定初始状态
详细描述
在自启动设计中，首先需要确定电路的初始状态。初始状态是电路开始工作时 所处的状态，对于时序逻辑电路来说，初始状态通常由一组特定的输入信号和 存储元件的初始值来确定。
状态转移条件的设计
总结词
定义状态转移条件
详细描述
状态转移条件是指触发状态转换的输入信号或存储元件状态的改变。在自启动设 计中，需要明确规定状态转移的条件，以确保电路能够正确地响应输入信号的变 化，并按照预期的逻动设计来保持，以确保计数的 连续性和准确性。
03
自启动设计通过在计数器中加入 适当的触发器和存储器，实现了
计数器的自动复位和初始化。
04
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
解决逻辑电路自启动问题的方法在时序逻辑电路中，当逻辑电路可能出现的总状态数不等于有效状态时，就会有无效状态。
如果无效状态能回到有效状态时，称电路能够自启动。
反之，则不能自启动。
能自启动的电路不会对电路工作状态造成影响，但不能自启动的电路会对电路的可靠性及稳定性形成较大的隐患。
当电路加电时就可能偶然落入无效状态 ，这时电路将不能正常工作. 在电路正常工作时,如果受外部意外的干扰,也可能落入无效状态,此时电路的正常工作将被终止、并出错.所以自启动问题是数字电路系统设计中必须解决的问题.
（1）自启动问题的典型解决方法
自启动问题是设计过程中必须考虑的问题.自启动问题在相关书籍和文章中,都有较经典的解决方法. 为叙述方便, 以时序电路设计中的典型设计，计数器电路的设计为例来说明.在计数器中, 如果无效状态形成循环(无效循环) ,则电路不能自启动(无效状态不能回到有效状态) .解决方法通常是修改无效循环中的状态转换关系,断开无效循环并把无效状态引导至有效状态,使电路的状态图形成能自启动的状态图,从而解决不能自启动的问题.现用3位扭环形计数器(图1)为例来说明:无效状态010和101形成一个无效循环,所以电路不能自启动.解决的方法是断开无效循环,把无效状态101引导至有效状态110上, 完成自启动, 最后设计结果如图2所示.
此方法直接、彻底的解决了自启动问题.但这个方法有一个很大的局限性:当无效循环较多时,把无效状态一个一个的引导至有效状态的步骤可能很繁杂, 要有一定的经验和技巧, 虽然最后都能解决自启动问题,但最终的设计结果可能会很复杂.对于设计过程困难、设计结果复杂的设计,是否还有另外的设计方法呢? 这就是本文讨论的要点.
（2）加电预置电路和检测复位电路解决自启动问题首先想到的是加电预置,在打开电源的瞬间,使电路处在一个有效状态下,从而避免进入无效状态,来解决自启动问题.图3电路在打开电源的瞬间,电路处在111状态(可任选一个有效状态来预置. 由于
加电瞬间电容电压为零, 异步置位端使触发器瞬间置“1”.加电后、电容电压很快升高为“1”触发器异步置位端的置位作用消失, 电路开始正常工作) .电阻R 的阻值应能保证触发器的异步置位端为“1”.电容 C 的容量由置位时间的长短决定( T =RC),只要置位时间大于触发器的翻转时间就可以使电路正常工作.
加电预置的方法虽然简单, 但它无法避免电路受外部意外干扰,落入无效状态的可能.也就是电路的可靠性还有一定的问题. 如何解决这个问题? 在工业逻辑控制电路中, 为使逻辑电路的可靠性得到充分的保证,采用了一个称之为”看门狗电路”的技术,基本原理是”看门狗电路”定时采集逻辑电路的工作信息,当电路工作不正常时,立即发出一个中断申请, 使逻辑电路初始化重起, 恢复电路的正常工作.按照上面的思路, 只要在不能自启动电路上加装检测复位电路, 就能解决电路的自启动问题. 例如: 在图1上加装检测复位电路后,图4所示电路就能很好的解决逻辑电路的自启动问题.图4电路在打开电源的瞬间, 电容C使电路处在一个有效状态111(与加电预置电路相似,可任选一个有效状态来预置.由于加电瞬间电容电压为零,异步
置位端使触发器瞬间置”1”, 而采集电路采集到的111状态, 又使电容电压瞬间升高为”1”, 异步置位端的置位作用消失,电路开始正常工作) ,解决了自启动的预置问题.检测逻辑电路工作是否正常的信息,由采集电路: 三输入端与门和二极管D完成; 电路正常工作时, 采集电路能循环采集到有效状态111 , 并能定时对电容C充电, 使触发器的异步置位端始终为”1”,不影响电路的正常工作;当电路工作不正常时,电容C通过电阻R放电, 使触发器的异步置位端电压下降为”1”, 电路重新预置, 恢复电路正常工作.
电阻R的阻值应能保证触发器的异步置位端为“0”;电容C决定电路的放电时间,它必须保证在一个有效循环的整个周期内, 电容两端的电压始终保持为“1”,所以RC必须大于一个有效周期T.一般只要等于2T , 电路就能可靠工作. 如果太大,当电路工作不正常时, 会使电路的恢复响应时间增大.
3 总结
加电预置电路、检测复位电路与常规典型解决方法相比较,各有所长、各有所短.加电预置电路解决自启动问题:电路结构简单,设计容
易,但电路工作的稳定性稍差,但只要解决电路布线干扰问题,也能满
足一般电路的要求.检测复位电路解决自启动问题: 电路结构可能会复杂一点,但设计容易,并可以保证电路工作的高可靠性.常规典型解
决方法:电路结构有时会很复杂,设计过程繁杂、并有一定的难度.电路工作同样也具有高可靠性.检测复位电路的方法是一种非常规的解决方案,由于它借鉴了提高工业逻辑控制稳定性的方法,设计出来的电路稳定可靠,并能方便的完成设计工作.这在典型解决方法较困难时,
就更能发挥出它的优势.检测复位电路的方法要应用到其它方面的知识, 知识相对比较综合. 在借鉴时, 也不是完全照搬原来的方法,而只是借鉴了它的思路,把原来的逻辑处理方法进行了电路化处理. 它使解决自启动问题的设计方法更加多样化.
参考文献:
[ 1] 清华大学电子学教研组编,余孟尝主编. 数字电子技术基础简明教程(第二版) [M ]. 北京:高等教育出版社, 2000 . 329 .
[ 2] 华中工学院电子学教研室编,康华光. 电子技术基础数字部分(第三版) [M ]. 北京:高等教育出版社, 1988 .
[ 3] 清华大学电子学教研组编,闫石. 数字电子技术基础(第三版) [M ]. 北京:高等教育出版社, 1989 .
[ 4] 童诗白, 徐振英.现代电子学及应用[M ]. 北京:高等教育出版社, 1994 .
[ 5] 李大友. 数字电路逻辑设计[M ].北京: 清华大学出版社, 1997 . [ 6] 陈跃斌. 时序电路自启动的一种设计方法[ J] .云南民族学院学
报(自然科学版), 1997 , 6( 2): 31- 34 .。