Quartus使用简介

第五章QuartusII使用指南20 世纪末, 电子技术获得了飞速的发展, 在其推动下, 现代电子产品几乎渗透到社会的各个领域, 有力地推动了社会生产力的发展和社会信息化程度的提高, 同时也使现代电子产品性能进一步提高, 产品更新换代的节奏也越来越快。

现代电子设计技术的核心是EDA ( Electronic Design Automation) 技术。

EDA 技术就是依赖功能强大的计算机, 在EDA 工具软件平台上, 对以硬件描述语言HDL (Hardware Description Language) 为系统逻辑描述手段完成的设计文件。

自动地完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合(布局布线) , 以及逻辑优化和仿真测试, 直至实现既定的电子线路系统功能, EDA 技术使得设计者的工作仅限于利用软件的方式, 即利用硬件描述语言和EDA 软件来完成对系统硬件功能的实现。

在电子设计技术领域, 可编程逻辑器件(PLD) 的应用为数字系统的设计带来了极大的灵活性, 由于该类器件可以通过软件编程而对其硬件的结构和工作方式进行重构, 因而使得硬件的设计可以像软件设计那样方便快捷。

这极大地改变了传统的数字系统设计方法、设计过程乃至设计概念。

纵观可编程逻辑器件的发展史, 它在结构原理、集成规模、下载方式、逻辑设计手段等方面的每一次进步都为现代电子设计技术的发展提供了不可缺少的强大动力。

随着PLD 集成规模不断扩大、自身功能的不断完善和计算机辅助设计技术的提高, 现代电子系统设计领域中的EDA 便应运而生了。

传统的数字电路设计模式, 如利用卡诺图的逻辑化简手段以及难懂的布尔方程表达式和相应的TTL 或4000 系列到小集成规模芯片的堆砌技术正在退出历史舞台。

EDA 是20 世纪90 年代初从CAD (计算机辅助设计) 、CAM (计算机辅助制造) 、CAT (计算机辅助测试) 和CAE (计算机辅助工程) 的概念发展而来的。

它是以计算机为工具在EDA 软件平台上, 根据硬件描述语言VHDL 完成的设计文件, 自动地完成逻辑编译化简、分割、综合及优化、布局、布线、仿真直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。

设计者的工作仅限于利用软件的方式来完成对系统硬件功能的描述, 在EDA工具帮助下, 应用相应的FPGA和CPLD 器件, 就可以得到最后的设计结果。

Altera公司的QuartusII提供了完整的多平台设计环境，能满足各种特定设计的需要，是单芯片可编程系统（SOPC）设计的综合性环境和SOPC开发的基本设计工具，并为Altera DSP开发包进行系统模型设计提供了集成综合环境。

QuartusII设计环境完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verilog逻辑综合器。

QuartusII也具备仿真功能，此外，与MATLAB和DSP Builder结合，可以进行基于FPGA的DSP系统开发，是DSP 硬件系统实现的关键EDA工具。

本章将通过几个简单的例子，详细介绍QuartusII的使用方法，包括创建工程、设计输入、综合与适配、仿真测试、优化设计和编程下载等方法。

5.1 创建工程在QuartusII中，任何一项设计都是一项工程（Project），都必须首先为此工程建立一个放置与此工程相关的所有文件的文件夹。

此文件夹将被EDA软件默认为工作库（Work Library）。

一般，不同的设计项目最好放在不同的文件夹中，而同一工程的所有文件最好都放在同一文件夹中。

这里以设计一个全加器为例，假设本项设计的文件夹取名为FA，在F 盘中，路径为D:\FA。

在此要利用New Project Wizard工具选项创建此设计工程，并设定此工程的一些相关的信息，如工程名、目标器件、综合器、仿真器等。

详细步骤如下：（1）打开建立新工程管理窗。

选择菜单“File”→“New Project Wizard”，即弹出工程设置对话框（如图5-1所示）。

单击此对话框最上一栏右侧的“…”按钮，找到文件夹D:\FA，再单击“打开”按钮。

然后在第二栏和第三栏分别输入工程名和顶层文件名（本例中均为FA）。

图中其中第一行的D:\FA表示工程所在的工作库文件夹；第二行的FA表示此项工程的工程名，此工程名可以取任何名字，一般直接用顶层文件的实体名作为工程名；第三行是顶层文件的实体名，这里即为FA。

图5-1利用New Project Wizard创建工程FA（2）将设计文件加入工程。

单击图5-1中的Next按钮，在弹出的对话框中可以将与工程相关的所有设计文件加入此工程（如图5-2所示）。

如果有已经设计好的文件，可以通过一下方法将文件加入工程：第1种是单击Add All按钮，将设定的工程目录中的所有设计文件加入到工程文件栏中；第2种方法是单击File name栏右侧的“…”按钮，从工程目录中选出相关的设计文件加入工程。

如果没有可用的设计文件，则直接按下方的“Next”按钮。

图5-2 将相关文件加入工程（3）选择目标芯片。

单击图5-2中的Next按钮，开始器件设置。

对于MaxII实验板，首先在Family栏选择MAX II，在Available devices栏选择EPM11270T144C5（如图5-3所示）。

可选择时可以通过右侧的封装、引脚数、速度等条件来过滤选择，选好之后按“Next”。

图5-3 选择目标器件（MaxII1270）（4）选择综合器、仿真器和时序分析器。

单击图5-3中的Next按钮，这时弹出的窗口是选择仿真器和综合器类型（如图5-5所示），默认情况表示选择QuartusII中自带的仿真器和综合器，如需使用其它工具，在相应的栏目进行选择即可。

在此都选择默认项。

图5-4 选择综合器、仿真器等（5）结束设置。

单击图5-5中的Next按钮，即弹出“工程设置统计”窗口，上面列出了此项工程相关设置情况。

单击Finish按钮，即可设定好此工程，并出现FA 的工程管理窗，或称Compilation Hierarchies窗口，主要显示本工程项目的层次结构和各层次的实体名。

图5-5 工程设置统计QuartusII将工程信息存储在工程配置文件（quartus）中，它包含有关QuartusII工程的所有信息，包括设计文件、波形文件、SignalTapII文件、内存初始化文件以及构成工程的编译器、仿真器和软件构建设置。

建立工程后，可以使用Settings对话框（Assignments菜单）的Add/Remove页在工程中添加和删除、设计其他文件。

对于现有的Max+PLUS II的工程，还可以使用Convert Max+PLUS II Project命令（File菜单）将Max+PLUS II的分配与配置文件（acf）转换为QuartusII工程。

5.2 原理图设计输入QuartusII支持多种设计输入方法，如：原理图式图形设计输入、文本编辑、第三方工具等。

QuartusII也支持多种硬件编程语言，如：AHDL、VHDL和Verilog HDL。

图5-6 多种设计输入方法原理图输入在创建了工程后就可以通过QuartusII的原理图编辑器编辑设计文件，下面以设计一个全加器为例，说明原理图设计输入法的步骤。

（1）创建原理图文件。

选择菜单“File”→“New”，在New窗口中的“Device Design Files”中选择设计输入文件的类型，这里选择“Block Diagram/Schematic File”（如图5-8所示），按“OK”打开原理图编辑器（如图5-9所示）。

图5-10是原理图编辑工具栏，通过上面的快捷图标可以方便地设计、修改原理图。

图5-7选择设计输入文件的类型图5-8 原理图编辑器图5-9 原理图编辑工具栏（2）插入符号。

选择菜单“Edit”→“Insert Symbol”，或在原理图编辑器的空白处双击鼠标左键，或在工具栏中单击图标，都可以插入符号，即设计所需的逻辑器件，如图5-11所示。

Quartus的库中有丰富的符号资源，包括各种逻辑门、74系列器件等，可以在符号输入框的“Libraries”栏中选择所需的器件，也可以在“Name”栏中直接输入器件的名称，选好器件后按“OK”选中该器件，然后在原理图编辑器中选好位置，按鼠标左键即可输入该器件。

我们首先设计一个半加器，需要一个2输入与门（and2）和一个2输入异或门（xor），输入后的情况如图5-12。

图5-10 符号输入框图5-11 插入元器件后的原理图（3）插入输入、输出端口。

与插入器件相同，选择菜单“Edit”→“Insert Symbol”，在“Name”栏中输入“Input”可插入输入端口，输入“Output”可插入输出端口。

半加器有2个输入端口、2个输出端口，按上面方法依次插入。

图5-12 插入输入、输出端口（4）修改端口名。

在原理图编辑器中双击某个端口，可以修改其名称等属性，如图5-14所示。

将“Pin Name(s)”栏中的端口名修改成所需的名称，在半加器中，我们将输入端口分别设为a、b，输出端口分别设为s、co。

图5-13 端口属性图5-14 修改端口名称（5）连接电路。

⏹通过工具栏的和图标选择连线类型，表示线宽为1位，表示是总线（bus）连接，线宽在给总线命名时指定。

⏹连线时将鼠标移到引脚、符号或连线端口，鼠标变为“+”时，即可连线。

按住鼠标左键，拖动鼠标画线，画好后松开左键。

画线时注意不要画到器件图形符号的虚线框里面。

⏹引线命名。

选中需要命名的引线，输入引线名即可。

对于总线（bus），可以在名称后面加“[ ]”指定线宽，如Q[7..0]，表示总线Q的线宽为8位。

⏹Net连接方式。

节点之间除了直接用引线连接，还可以通过Net方式连接，即给节点、引线取相同的名称，则同名节点之间是连通的。

图5-16是用引线连线方式连接好的半加器电路，图5-17是用Net连接方式连接好的半加器电路。

图5-15 引线连线方式图5-16 Net连接方式（6）文件存盘。

选择菜单“File”→“Save As”，找到要保存的文件夹D:\FA，文件名输入ha。

“Add file to current project”前的“√”，表示将该文件加入当前工程中。

图5-17 保存设计文件（7）创建符号文件。

在QuartusII中可以为当前设计创建符号文件，这样在后面的设计中就可以把当前设计作为逻辑符号直接调用，与库中的符号资源一样。

（8）选择菜单“File”→“Create/Update”→“Create Symbol Files For Current File”，创建成功后将弹出图5-19所示窗口。

图5-18 创建符号文件（9）调用自创符号。