第3章逻辑门电路1
合集下载
23逻辑门电路
压。即输入低电压的最大值。在产品手册中常称为输入低电平电压，用 VIL（max）表示。产品规定VIL（max）≥0.8V。
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电
压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用 VIH（min）表示。产品规定VIH（min）≤2V。
3
2T 2
1
R e2 1kΩ
Vo
3
2T 3
25
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
+ VC C（ + 5 V ） R c4
T4
1
导通
D 导通
T3
1
截止
3 2
充电
3 2
Vo CL
+ VC C（ + 5 V ） R c4
T4
1
截止
D 截止
T3
1
导通
3 2
3 2
放电
Vo CL
D1 A
B
D2
C
D3
R 3kΩ
P D4
D5
1
R1 4.7kΩ
+VCC（+5V） Rc 1kΩ
3
L
2T
20
3.3 TTL逻辑门电路
一、TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构
+ VC C （ + 5 V ） R
A
NP PN
B
NP
C
NP
+VCC(+5V) R b1
3
A B
T1
C
21
+ VC C（ + 5 V ）
（4）开门电平电压VON——是指输出电压下降到VOL（max）时对应的输入电
压。即输入高电压的最小值。在产品手册中常称为输入高电平电压，用 VIH（min）表示。产品规定VIH（min）≤2V。
3
2T 2
1
R e2 1kΩ
Vo
3
2T 3
25
（2）采用了推拉式输出级，输出阻抗比较小，可迅速给负载电容充放电。
+ VC C（ + 5 V ） R c4
T4
1
导通
D 导通
T3
1
截止
3 2
充电
3 2
Vo CL
+ VC C（ + 5 V ） R c4
T4
1
截止
D 截止
T3
1
导通
3 2
3 2
放电
Vo CL
D1 A
B
D2
C
D3
R 3kΩ
P D4
D5
1
R1 4.7kΩ
+VCC（+5V） Rc 1kΩ
3
L
2T
20
3.3 TTL逻辑门电路
一、TTL与非门的基本结构及工作原理
1．TTL与非门的基本结构
+ VC C （ + 5 V ） R
A
NP PN
B
NP
C
NP
+VCC(+5V) R b1
3
A B
T1
C
21
+ VC C（ + 5 V ）
第三章 组合逻辑电路
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
第3章 门电路
山东大学(威海)机电与信息工程学院 邹晓玉 26
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
TP
+VDD Y
VDD 0 A 0 1 Y 1 0
A
TN
表达式： Y=A’
电压传输特性和电流传输特性
截 止 区 ： TN 截 止 ， TP 导 通 ， 输入低电平， 输出高电平； 电流iD≈0。 使用时不应长 时 间 工 作 在 BC 段，以免因功 耗大而损坏。
山东大学(威海)机电与信息工程学院 邹晓玉 5
客观世界中，没有理想开关
乒乓开关、继电器、接触器等的静态特性十分
接近理想开关，但动态特性很差，无法满足数字
电路一秒钟开关几百万次乃至数千万次的需要。
半导体二极管、三极管和MOS管做为开关使用时，
其静态特性不如机械开关，但动态特性很好。
山东大学(威海)机电与信息工程学院
山东大学(威海)机电与信息工程学院 邹晓玉 8
动态特性：
二极管从截止变为导通和从导通变为截止都需 要一定的时间。通常后者所需的时间长得多。 反向恢复时间tre ：二极管从导通到截止所需的 时间。 一般为纳秒数量级（通常tre ≤5ns ）。
若输入信号频率过高，二极管会双向导通，失 去单向导电作用。因此高频应用时需考虑此参数。
(1) 截止区： uGS< UT，未形成导电沟道，id=0 (2) uGS>UT，导电沟道形成，有id产生，分两个区：
可变电阻区： UDS较小， id随UDS线性增加,且UGS越大，
斜率越大，等效电阻越小
可变电 阻区
恒流区：
恒流区
UDS较大, id不随UDS 的增加程学院
山东大学(威海)机电与信息工程学院 邹晓玉 2
获得高、低电平的基本原理
开关S断开，输出电压为VCC (高电平)； 开关S闭合，输出电压为0 (低电平)；
数电第三章讲解
TP管和TN管同时导通。 在电源VDD和地之间建立
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
起低阻通道，形成较大的 脉冲电流。 不仅增加了CMOS电路的 功耗，而且也成为CMOS 电路的内部干扰源。
22
3. CMOS反相器的输入特性
由于信号从栅极输入， 输入电阻很大，又有一个小的寄生电容， 如果输入端没有保护电路， 输入端可能被静电感应充电至高压， 造成绝缘栅击穿，使器件永久损坏。 为避免造成栅极击穿， 实际的CMOS集成电路的每一个输入端都设有输入保
第3章 集成逻辑门电路
3.1 概述
逻辑门电路(门电路): 用来实现基本逻辑关系的电子电路 集成逻辑门电路: 将若干个逻辑门电路集成在一块半导体材料基片上
1
集成逻辑门电路有两种类型器件：
（1）由三极管组成的双极型集成电路
例如：晶体管-晶体管逻辑电路 （简称TTL：Transistor-Transistor Logic）
和增强型NMOS驱动管（TN） 串联组成
11
TP的开启电压VGS(th)P < 0 TN的开启电压VGS(th)N > 0 电路正常工作的条件： VDD >∣VGS(th)P∣+ VGS(th)N，
且VGS(th)N =∣VGS(th)P∣， TN和TP具有相同的导通电阻
Ron和截止电阻Roff。
12
2．工作原理
当输入为低电平时： TN的VGSN = 0 v < VGS(th)N 管子截止。 TP的∣VGSP ∣= VDD 管子导通， 输出为高电平VOH vO =VOH≈VDD
13
当输入为高电平VDD时
TN的VGSN = VDD >VGS(th)N， 管子导通。 TP的VGSP = 0 v > VGS(th)P 负载管截止。 输出为低电平VOL， vO =VOL≈0 v。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
第三章 门电路
第三章门电路第三章门电路3.1 概述TTL电路问世几十年来，经过电路结构的不断改进和集成工艺的逐步完善，至今仍广泛应用，几乎占据着数字集成电路领域的半壁江山。
把若干个有源器件和无源器件及其连线，按照一定的功能要求，制做在同一块半导体基片上，这样的产品叫集成电路。
若它完成的功能是逻辑功能或数字功能，则称为逻辑集成电路或数字集成电路。
最简单的数字集成电路是集成逻辑门。
集成逻辑门，按照其组成的有源器件的不同可分为两大类：一类是双极性晶体管逻辑门；另一类是单极性绝缘栅场效应管逻辑门，简称MOS门。
双极性晶体管逻辑门主要有TTL门(晶体管-晶体管逻辑门)、ECL门(射极耦合逻辑门)和I2L门(集成注入逻辑门)等。
单极性MOS门主要有PMOS门(P沟道增强型MOS 管构成的逻辑门)、NMOS门(N沟道增强型MOS管构成的逻辑门)和CMOS门(利用PMOS管和NMOS管构成的互补电路构成的门电路，故又叫做互补MOS门门电路：实现基本运算、复合运算的单元电路，如与门、与非门、或门……门电路中以高/低电平表示逻辑状态的1/0获得高、低电平的基本原理如图1所示。
图1高/低电平都允许有一定的变化范围如图2所示。
正逻辑：高电平表示1，低电平表示0负逻辑：高电平表示0，低电平表示1图 2 3.2 半导体二极管门电路二极管的结构如图3所示：PN结+ 引线+ 封装构成图33.2.1二极管的开关特性如图4，高电平：V IH=V CC，低电平：V IL=0图43.2.2二极管与门最简单的与门可以用二极管和电阻组成,图5是有两个输入端的与门电路。
图中A，B为两个输入变量，Y为输出变量。
图5 二极管与门电路及图形符号设VCC=5V，A，B输入端的高、低电平分别为VIH=3V，VIL=0V，二极管D1，D2的正向导通压降VDF=0.7V。
由图可见，A，B当中只要有一个是低电平0V，则必有一个二极管导通，使Y=0.7V。
只有A，B同时为高电平3V时，Y才为3.7V。
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
数电-第三章逻辑门电路
典型时序逻辑电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
《电子线路》教案——第三章 逻辑门电路
第一节逻辑门电路（一）教学目的：让学生掌握与门电路的工作原理及符号教学重点：与门电路的逻辑关系教学难点：与门电路的工作原理教学方法：讲授法教学课时：一课时教学过程：一、复习提问：晶体管反相是如何工作的？加速电容有何作用？二、新授：（一）概述：1、逻辑门电路的定义：是指具有多个输入端和一个输出端的开关电路。
2、逻辑电路中0和1的含义：表示两种对立的状态。
并不表示数量的大小。
0和1分别称为逻辑0和逻辑1 3、正、负逻辑体制：若1表示高电平，0表示低电平，称为正逻辑；若1表示低电平，0表示高电平，则称为负逻辑4、基本的逻辑门电路有：与门、或门、非门8.3.1 与门电路一、与逻辑关系当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。
这样的因果关系称为与逻辑关系。
举例说明:以开锁为例和书上的开关串联为例。
让学生联系生活说明有哪些常见的与逻辑。
（讨论）二、与门电路1、电路图电路如右图8-9所示3、真值表4、逻辑符号图8－10 与门逻辑符号对于与门电路要重点讲解，但对于其他门电路在相同内容和相似的分析过程中不再重复。
以留给学生一定的思考空间，也为学生的个性化发展提供的前提。
4、逻辑函数式Y＝A·B （中间的点乘也可以去掉）小结：与逻辑关系的定义（强调所有条件均具备）第一节逻辑门电路（二）教学目的：让学生掌握门电路的基本类型教学重点：门电路的逻辑关系教学难点：各门电路的逻辑关系与逻辑表式与真值表的联系教学方法：讲授法教学过程：一、复习提问：1、什么叫与逻辑关系？与门电路的符号怎么画？其功能是什么？二、新授：(一) 或门电路：1、或逻辑关系在决定一件事的各种条件中，到少具备一个条件，这件事就会发生。
这样的因果关系称为或逻辑关系。
举例说明:以开锁为例和书上的开关并联为例。
让学生联系生活说明有哪些常见的或逻辑。
（讨论）2、或门电路（1）、电路图电路如下图8-12所示图8-12 二极管或门电路（1）、真值表V a、V b有一个是高电平（5V）：V o 为高电平；V a、V b两个都为低电3、逻辑符号图8－13 或门逻辑符号4、逻辑函数式Y ＝A ＋B（二）、非门电路：1、1、非逻辑关系：事情和条件总是呈相反状态。
第3章逻辑门电路2.
A R3
图2.2.13 有源泄放TTL与非门
有源泄放回路在转换过程中提高开关速度的原因
是它的等效电阻是可变的。在输入由低电平全部变为 高电平的瞬间，有源泄放回路 AB 两端呈现高阻抗， 使V5迅速饱和，缩短了开启时间tON；在输入由高电平 变为低电平的瞬间，有源泄放回路 AB 两端呈现低阻 抗，使V5加快截止，缩短了关闭时间tOFF(分析略)。 另外，有源泄放回路还能提高电路的抗干扰能力，
流不仅会使导通门的输出低电平抬高，而且还可能因功耗太
大而损坏两个门的输出管，这是不允许的。为了克服一般
TTL门不能直接相连的缺点，提出了OC门。
+UCC R4 V3 V4 R3 V5 +UCC R4 V3 V4 R3 F2 = 0 V5 IL F1 = 1
图2.2.17 两个TTL门输出端相连
+UCC R1 V1 V2 V5 R3 F R2 RL
铝—硅二极管)，它的正向导通电压为0.4V~0.5V, 比一般硅管的正向导通电压 0.6V~0.7V低 0.2V。 这样，当三极管的 c结进入正偏后， SBD首先导 通， c 结的正偏电压被钳在 0.4V~0.5V ，使三极 管不会进入深饱和，而只能工作在微饱和状态， 从而大大提高了门电路的工作速度。当有源泄放
图 2.2.16
&
F1
F
&
F2
必须指出的是，并不是所有形式的与非门都能接成
“线与”电路。例如，一般的TTL与非门，由于采用了推拉 式输出电路，无论是输出高电平还是低电平，输出电阻都比 较低，只有几至几十 Ω。如果将两个输出端直接相连，当一 个门的输出为高电平，另一个门输出为低电平时，则会形成 一条自 +UCC 到地的低阻通路，会有一股很大的电流从截止 门的V4管灌入到导通门的V5管，如图2.2.17所示。这个大电
第3章 门电路(打印)
片组件内含100~1000个元件(或20~100个等效门)。 大规模集成电路(LSI-Large Scale Integration)， 每片 组件内含1000~100 000个元件(或100~1000个等效门)。 超大规模集成电路(VLSI-Very Large Scale Integration)， 每片组件内含100 000个元件(或1000个以上等效门)。
噪声容限
74系列典型值为：
VOH（min) = 2.4V
VOL（max) = 0.4V
VIH（min) = 2.0V VIL（max) = 0.8V VNH=0.4V VNL=0.4V
VNL =VIL(max) - VOL(max) VNH =VOH(min) - VIH(min)
二、输入特性
iIL iIH
四、输入负载特性 输入端 “1”,“0”？
ui
RP
简化电路
A
R1
VCC
ui
ui
T1
RP
be
2
be 0
5
RP
RP较小时
RP ui (Vcc Von ) RP R1
当RP<<R1时, ui ∝ RP
简化电路
A
R1
VCC
ui
ui
T1
RP
1.4V
be
2
be 0
5
RP
RP增大时
Ruiui≥UT （1.4V）时，输入变高， 由于钳位作用， ui 动态固定为1.4V 。
N1 ≤ IOH /IIH N1 ≤400μA/40μA=10
前级输出为 低电平时
前级
后级
IOL IIL
N2
IIL
噪声容限
74系列典型值为：
VOH（min) = 2.4V
VOL（max) = 0.4V
VIH（min) = 2.0V VIL（max) = 0.8V VNH=0.4V VNL=0.4V
VNL =VIL(max) - VOL(max) VNH =VOH(min) - VIH(min)
二、输入特性
iIL iIH
四、输入负载特性 输入端 “1”,“0”？
ui
RP
简化电路
A
R1
VCC
ui
ui
T1
RP
be
2
be 0
5
RP
RP较小时
RP ui (Vcc Von ) RP R1
当RP<<R1时, ui ∝ RP
简化电路
A
R1
VCC
ui
ui
T1
RP
1.4V
be
2
be 0
5
RP
RP增大时
Ruiui≥UT （1.4V）时，输入变高， 由于钳位作用， ui 动态固定为1.4V 。
N1 ≤ IOH /IIH N1 ≤400μA/40μA=10
前级输出为 低电平时
前级
后级
IOL IIL
N2
IIL
第三章 逻辑门电路
2、输入和输出的高低电压 、 （ 1 ） 输出高电平电压 VOH——在正逻辑体制中代表 在正逻辑体制中代表 逻辑“ 的输出电压 的输出电压。 的理论值为3 逻辑 “ 1”的输出电压 。 VOH 的理论值为 3.6V， ， 产品规定输出高电压的最小值V （ ） 产品规定输出高电压的最小值 OH（ min） =2.4V。 。
– – – – – 延迟时间td 上升时间tr r 存储时间ts 下降时间tf 开关时间：
• 开通时间ton= td + tr r • 关闭时间toff= ts + tf f • 要设法减小，提高BJT开关的运用速度
3.3 基本逻辑门电路
一、二极管与门和或门电路 1．与门电路 ．
+VCC （+5V） R 3kΩ D1 A D2 B L
L = A⋅ B ⋅C
3.6V A B C 0.3V 1V
1
Rc2 R b1 4kΩ 5V
3 3 1
R c4 130Ω
3 1
1.6kΩ
T 4 导通 2 D 导通 Vo
3
4.3V 截止
1
T 22
T1 饱和 R e2 1kΩ
3.6V
T 2 3 截止
3.4.5 TTL与非门的技术参数
• 1、传输特性
– 各种类型的TTL门电路，其传输特性大同小异。
开关 断开
VF-VD （a） vi
VF
VF ≈ RL
i
IF = RL
（b） 0
-VR
t1
t
i
IF
通常把二极管从正 向导通转为反向截止 所经过的转换过程称 为发向恢复过程。 ts 存储时间 tt 渡越时间 ts+tt 反向恢复时间 VR IR = RL
第3章_门电路课后答案
第三章 门电路【题 3.1】在图 3.2.5 所示的正逻辑与门和图 3.2.6 所示的正逻辑或门电路中 ,若改用负逻辑 ,试列出它们的逻辑真值表 ,并说明 Y 和 A,B 之间是什么逻辑关系。
图 3.2.5 的负逻辑真值表 图 3.2.6 的负逻辑真值表 A B Y A B Y 1 1 1 1 1 1 1 0 1 1 0 0 01 1 0 1 0 0Y A BYA B【题3.5 】已知CMOS 门电路的电源电压VDDV，静态电源电流5 IDD2 A ，输入信号为 200 KH Z 的方波（上升时间和下降时间可忽略不计），负载电容 C L200 pF ，功耗电容 C pd 20pF ，试计算它的静态功耗、动态功耗、总功耗和电源平均电流。
【解】静态功耗 P SI DDV DD21 06 5m W 0. 0 m1 W动态功耗P D C LCpdfV DD 2200 2010 12 2 105 52 mW 1.10mW总功耗PTOTP S P D 0. 011. 10 1. 11mW电源平均电流 I DDPTOT1.11V DDmA 0.22mA5【题 3.5】已知 CMOS 门电路工作在 5V 电源电压下的静态电源电流5 A ，在负载电容C L 为 pF ，输入信号频率为 500 KH Z的方波时的总功耗为100 1.56mW 试计算该门电路的功耗电容的数值。
【解】首先计算动态功耗P D P PTOT SP TOT I DD V DD1.56 5510 3 mW 1.54mW根据 P D C L Cpd fV DD2得Cpd P D2C L 1.541031001012 F 13 pF510552fV DD【题 3.7】试分析图P3.7 中各电路的逻辑功能，写出输出逻辑函数式。
V DDY ABC（a）V DD ABCY（b）INHAV DDY BCD(c)图 P3.7【解】（ a）Y A B C（b）Y A B C（ c）Y AB CD INH【题 3.11】在图 P3.11 的三极管开关电路中,若输入信号v I的高、低电平分别为VIH 5、VILv I V IH时V V ,试计算在图中标注的参数下能否保证三极管饱和导通、v I V IL时三极管可靠地截止？三极管的饱和导通压降V CE sat0.1V ,饱和导通内阻R CE sat20。
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
数字电子技术基本教程 阎石 3逻辑门1
t PHL－输出电压由高电平变为低电平时 的传输延迟时间。 t PLH－低电平变为高电平时的传输延迟 时间。 通常t PHL t PLH , 所以只给出一个tpd 参数
典型值：9nS
2.动态功耗
以反相器为例，静态时，CMOS反相 器工作在工作区AB和CD，总有一个MOS 管处于截止状态，流过的电流为极小的漏 电流。 所以静态功耗极低。
倒三角形“▽”表示逻辑门是三态输 出
EN’
A
Y
三态门的应用：
①作多路开关： E’=0时，门G1使 能，G2禁止， Y=A；E’=1时， 门G2使能，G1禁 止，Y=B。
G1 Y
②信号双向传输： E’=0时信号向右传 送，B=A；E’=1时 信号向左传送， A=B 。
③构成数据总线：让各门的控制 端轮流处于低电平，即任何时刻 只让一个TSL门处于工作状态， 而其余TSL门均处于高阻状态， 这样总线就会轮流接受各TSL门 的输出。
4000B系列部分器件
编号 CD4001B CD4002B CD4011B CD4012B CD4030B 说 明 四－2输入或非门 二－4输入或非门 四－2输入与非门 二－4输入与非门 四－2输入异或门 编号 CD4048B CD4050B CD4066B CD4069B CD4085B 说 明
六缓冲器 六双向模拟开关 六反相器 二－2－2与或非门
G (Gate)：栅极 B (Substrate):衬底
以N沟道增强型为例：
当加+VDS时，
开启电压
VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟道 （N型层）
NMOS管的基本开关电路
典型值：9nS
2.动态功耗
以反相器为例，静态时，CMOS反相 器工作在工作区AB和CD，总有一个MOS 管处于截止状态，流过的电流为极小的漏 电流。 所以静态功耗极低。
倒三角形“▽”表示逻辑门是三态输 出
EN’
A
Y
三态门的应用：
①作多路开关： E’=0时，门G1使 能，G2禁止， Y=A；E’=1时， 门G2使能，G1禁 止，Y=B。
G1 Y
②信号双向传输： E’=0时信号向右传 送，B=A；E’=1时 信号向左传送， A=B 。
③构成数据总线：让各门的控制 端轮流处于低电平，即任何时刻 只让一个TSL门处于工作状态， 而其余TSL门均处于高阻状态， 这样总线就会轮流接受各TSL门 的输出。
4000B系列部分器件
编号 CD4001B CD4002B CD4011B CD4012B CD4030B 说 明 四－2输入或非门 二－4输入或非门 四－2输入与非门 二－4输入与非门 四－2输入异或门 编号 CD4048B CD4050B CD4066B CD4069B CD4085B 说 明
六缓冲器 六双向模拟开关 六反相器 二－2－2与或非门
G (Gate)：栅极 B (Substrate):衬底
以N沟道增强型为例：
当加+VDS时，
开启电压
VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS >VGS (th), D-S间形成导电沟道 （N型层）
NMOS管的基本开关电路
数电第三章 门电路1
3.3.4 CMOS反相器的动态特性
一 CMOS反相器传输延迟时间 输出电压的变化滞后于输入电压的变化 二 交流噪声容限 传输延迟时间越长，交流噪声容限越大 三 动态功耗 从一种稳定状态到另一种稳定状态的过程所附加的功耗
3.3.5 其它类型的CMOS门电路
一 CMOS与非门
Y AB
A=1 B=0 T4断、T3通 Y=1
352ttl反相器的电路结构和工作原理电路结构工作原理d1d2作用ttl反相器的电压传输特性截止区线性区转折区饱和区输入端噪声容限示意图输入为高电平的噪声容限vnhvohminvihmin输入为低电平的噪声容限vnlvilmaxvolmaxttl反相器的静态输入特性和输出特性一输入特性输入电压与输入电流的关系当输入电压是低电平时得到的iil1ma当输入电压是高电平时得到的iih40ua以下ttl反相器的输入端等效电路及输入特性曲线二输出特性输出电压随负载电流的变化情况1高电平输出特性74系列门电路的运用条件规定输出为高电平时最大负载电流不能超过04mattl反相器高电平输出等效电路及输出特性曲线2低电平输出特性74系列门电路的运用条件规定输出为低电平时最大负载电流不能超过16marlilt5饱和程度vcesvolttl反相器低电平输出等效电路及输出特性例
CMOS反相器的低电平输出特性
实际是T2管的漏极特性曲线
同样的IOL下，由于VOL=IOL×RON VDD↑→VGS ↑ →RON↓ →VOL ↓
CMOS反相器的高电平输出特性
由于VOH=VDD-IOH×RON IOH ↑→IOH×RON ↑ → VOH ↓ 同样的IOH下， VDD ↑ → |VGS | ↑ →RON↓ →VOH 下降幅度↓
扇出系数
三 输入端负载特性（负载电阻和输入电压的关系）
数字电路与数字逻辑-第三章-1
②输入漏电流：IIH= 1IB1( 1<0.01) 约为40 A
29
定义时，只用一个输入端，当有2个或2个以上输 入端并联时，输入电流如何？
1 2
IIS
&
IIS
2IIH
IIH &
UIH
30
作业题 3.1 (a) 3.2 3.3
31
(1)电压传输特性
uO/V a b 3.0
c 2.0
1.0
de
V
0 0.5 1.0UT1.5 uI/V
Vcc
&
+
_uI
uO V
（a）电压传输特性
（b）测试电路
图3.2.3 TTL与非门电压传输特性
22
①ab段（截止区）： uI<0.6V, T1深饱和 uB2<0.7V, uO=3.4V
结论： UI=0.2V时，T1深饱和 ②bc段（线性区）：0.6 V<uI<1.3V,
最大拉电流的确定：
(iD=0)
14
15
(a)灌电流负载等效图
16
图3.1.5负载等效电路
17
第二节 TTL门电路
一、 典型TTL与非门 1.电路结构:
输入级、 中间级、 输出级
18
图3.2.1典型 TTL与非门
(a)电路
A
&
F
B
（b）逻辑符号
19
图3.2.2 T1结构及输入级逻辑等效电路
0.4V
UNL 0 0
uO
uI
uO uI
1
1
0.8V
G1
G2
图3.2.4输入端噪声容限示意图
27
29
定义时，只用一个输入端，当有2个或2个以上输 入端并联时，输入电流如何？
1 2
IIS
&
IIS
2IIH
IIH &
UIH
30
作业题 3.1 (a) 3.2 3.3
31
(1)电压传输特性
uO/V a b 3.0
c 2.0
1.0
de
V
0 0.5 1.0UT1.5 uI/V
Vcc
&
+
_uI
uO V
（a）电压传输特性
（b）测试电路
图3.2.3 TTL与非门电压传输特性
22
①ab段（截止区）： uI<0.6V, T1深饱和 uB2<0.7V, uO=3.4V
结论： UI=0.2V时，T1深饱和 ②bc段（线性区）：0.6 V<uI<1.3V,
最大拉电流的确定：
(iD=0)
14
15
(a)灌电流负载等效图
16
图3.1.5负载等效电路
17
第二节 TTL门电路
一、 典型TTL与非门 1.电路结构:
输入级、 中间级、 输出级
18
图3.2.1典型 TTL与非门
(a)电路
A
&
F
B
（b）逻辑符号
19
图3.2.2 T1结构及输入级逻辑等效电路
0.4V
UNL 0 0
uO
uI
uO uI
1
1
0.8V
G1
G2
图3.2.4输入端噪声容限示意图
27
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
延迟时间 td 上升时间 tr
开通时间
ton
ts tf
存储时间 ts
下降时间 tf
t
关闭时间
toff
BJT的转换过程需ton和toff的原因：
VCC
RC
iC
BJT基区存在电荷存储效应
Rb
vI
T vO
总结：
①当BJT由截止到饱和导通需基区电荷积累时间—开通时间ton ②当BJT由饱和导通到截止需基区电荷消散时间—关闭时间toff
1
T2、T3截止，T4导通
V
V
vo≈3.6V
四、 TTL反相器的电压传输特Avo性(Vo~BVi)
C
D
0.5V 1.2V
E vi
(2)BC段： 0.5V<vI<1.2V,
Rb1
Rc2
Rc4
vI
vI
负载T4
T1
T2
D vO
T3
负载
Re2
BJT反相器
输出级 中间级 （倒相级）
二. 工作原理
倒置的放大状态
正向偏置 反向偏置
Rb1
2.1 V
0.9V
Rc2
vI
3.6V
T1
T2
0.7V
Re2 全导通，2.1V
VCC
Rc4
截止
T4
D 0.2V vO =0.2V
T3
负载
实现了：
输入高，
工作状态 偏流条件
截止 iB≈0
放大
0 < iB <
I CS
饱和 iB > I CS
偏置情况
发射结和集 电结均为反偏
发射结正偏， 发射结和集 集电结反偏 电结均为正偏
工 集电极电流 作 特 点 管压降
iC ≈ 0 VCE ≈ VCC
iC ≈ iB
iCi＝C＝ICISC≈S≈V
CV R
CC
Rc
C
c
且不随iB增加 而增加
vO
负载
Rc2 T2
Re2
ii)输入从0到1
VCC
输出从1到0时
深度饱和，ce之
Rc4
间呈低阻——
饱和导通电阻
T4
D T3
vO
负载
CL经饱和导通的T3迅 速放电， τ放很小， vC 很陡峭。
四、
TTL反相器的电压传输特性(
vo A
vo~
B
vi
)
C
D
0.5V 1.2V
E vi
(1)AB段： vi 很小， vi <0.5V, T1饱和导通 VB2=vI+0.2V<0.7V
输出低
饱和
0.9V Rb1
vI
T1
0.2V
Rc2 T2
导通需2.1V
Re2
截止 实现了：输入低，输出高
VCC
0.7V Rc4
T4
导通
D vO ≈5V-1.4V
T3 负载 =3.6V
❖由上分析电路的输出和输入 之间满足非逻辑关系
FA
❖输出级T3和T4总是一个导通而另 一个截止，——称为推拉式或推挽 式输出电路。
Vcc
A Rb
Rc L
T
①当vi<V1时，T截止, vo≈+Vcc，输出高电平。 ②当vi>V2时，T饱和导通, vo=VCES≈0.2V，输出低电平。
vi vO 截止
vo
③当V1<vi<V2时，T处于放大状态,
vi 增大，v o减小， v o和 vi 呈近似线性
关系 。
放大
饱和 ❖若vi的取值使BJT只工作于截止 和饱和态，则
VCE＝VCC－iCRc VCES ≈ 0.2~0.3 V
c、e间等 效内阻
很大，约为 数百千欧，相 当于开关断开
可变
很小，约为数 百欧，相当于 开关闭合
2、BJT的动态开关特性
vI +VB2
VCC
RC Rb
vI
iC T vO
O -VB1
iC ICS
0.9ICS
0.1ICS
O
tr
td
t 上升沿和下降沿都有延时。
如欲↘ton ，加大正向基极电流； 如欲↘toff ，加大反向基极电流。
回忆：
TTL电路 ①BJT 截止→饱和导通 开通时间ton ②BJT 饱和导通→截止 关闭时间toff
原因： BJT基区电荷存储效应
如欲↘ton ，加大正向基极电流； 如欲↘toff ，加大反向基极电流。
3.2.2 BJT反相器的动态性能
O 逻辑0 V1
满足非门的逻辑关系，即 L=A
vI
V2 逻辑1
A
1
_
L=A
传输特性曲线
3.2.2 BJT反相器的动态特性
Vcc
A Rb Vi
Rc L
T
Vo
BJT反相器动态性能差，工作 速度低，其原因有二：
1.BJT动态特性差
T 截止 饱和导通 需 基区电子电荷存储时间 （开通时间）
T 饱和导通截止 需基区电子电荷消散时间 （关闭时间）
BJT反相器动态特性不理想 针对开关器件BJT：
TTL反相器
TTL反相器中加入了输入极，加速了BJT基区存储 电荷的存储和消散，提高了器件开关速度。
针对电容性负载
TTL反相器引入了推挽式输出级，加速负载电容的 充放电过程，减少了时延。
3.2.3 TTL反相器的基本电路
一. 电路结构
输入级 VCC
❖二极管D保证T3饱和导通时T4可 靠地截止。
三. 输入级和输出级的作用
1、输入级的作用: 提高BJT管子开关速度，改善动态特性。
T4导通，做电压跟随
VCC
放大区
3.6
vI
0.2 集电极电流
Rb1
0.9V
T1
1.4V
基区电荷迅速消散
Rc2 T2 饱截 止和
Re2
相当于一
R个c4 小电阻
T4
集电极电流加大，
开关断开
截止状态
-2V 0.3V
使发射结反偏或 小于死区电压
vCE ≈VCC
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB > IBS iC≈ICS=VCC/RC
开关闭合
C D
饱和状态
5V
较大正偏 电压
0.2~0.3V
c、e间相当于一个受iB控制的开关
表3.2.1 NPN型BJT三个工作状态的特点
第3章逻辑门电路1
第三章 逻辑门电路
前面：基本逻辑运算（逻辑门）做为黑匣子，只关心 输入、输出间的逻辑关系
本章：打开黑匣子，了解内部结构、工作原理，掌握外特性。
两大类结构逻辑门电路：TTL、CMOS
3.2 TTL逻辑门电路
3.2.1 BJT的开关特性 1、BJT的静态开关特性
iB ≈ 0 , iC ≈ 0
2.考虑电容性负载在输出电平转换过程中的充、放电时间
1）输出电压由低向高过渡
VCC
τ充电=RCCL 2）输出由高向低过渡
放Hale Waihona Puke =R等效CLRcvi
Rb
vo
CL
充电过程延长了 vo 的上升时间
放电过程延长了 vo 的下降时间
VCC
由以上两个原因，基本BJT反 相器的动态特性不理想
Rc
vo
vi Rb
CL
D T3迅速截止 vO
T3饱和 负载
饱和到截止，需要基区电荷消散时间
VCC
3.6 0.2
Rb1
vI
vI
T1 截止
提供大的 基极电流
Rc2 T2
Re2
Rc4 负载T4
D
T3
vO
负载
2、输出级的作用：
VCC
i)输入：由1 0
输出：由0 1
Rc2 T2
Re2
Rc4 T4 D
T3
VCC通过射极跟随器向CL 充电， τ充很小，vo 很快。