第3章 逻辑门电路
数字电路基础知识
第三章 数字电路基础知识1、逻辑门电路（何为门）2、真值表3、卡诺图4、3线-8线译码器的应用5、555集成芯片的应用一. 逻辑门电路（何为门）在逻辑代数中，最基本的逻辑运算有与、或、非三种。
每种逻辑运算代表一种函数关系，这种函数关系可用逻辑符号写成逻辑表达式来描述，也可用文字来描述，还可用表格或图形的方式来描述。
最基本的逻辑关系有三种：与逻辑关系、或逻辑关系、非逻辑关系。
实现基本逻辑运算和常用复合逻辑运算的单元电路称为逻辑门电路。
例如：实现“与”运算的电路称为与逻辑门，简称与门；实现“与非”运算的电路称为与非门。
逻辑门电路是设计数字系统的最小单元。
1.1.1 与门“与”运算是一种二元运算，它定义了两个变量A 和B 的一种函数关系。
用语句来描述它，这就是：当且仅当变量A 和B 都为1时，函数F 为1；或者可用另一种方式来描述它，这就是：只要变量A 或B 中有一个为0，则函数F 为0。
“与”运算又称为逻辑乘运算，也叫逻辑积运算。
“与”运算的逻辑表达式为：F A B =⋅ 式中，乘号“．”表示与运算，在不至于引起混淆的前提下，乘号“．”经常被省略。
该式可读作：F 等于A 乘B ，也可读作：F 等于A 与B 。
由“与”运算关系的真值表可知“与”逻辑的运算规律为：00001100111⋅=⋅=⋅=⋅= 表2-1b “与”运算真值表简单地记为：有0出0，全1出1。
由此可推出其一般形式为：001A A AA A A⋅=⋅=⋅=实现“与”逻辑运算功能的的电路称为“与门”。
每个与门有两个或两个以上的输入端和一个输出端，图2-2是两输入端与门的逻辑符号。
在实际应用中，制造工艺限制了与门电路的输入变量数目，所以实际与门电路的输入个数是有限的。
其它门电路中同样如此。
1.1.2 或门“或”运算是另一种二元运算，它定义了变量A 、B 与函数F 的另一种关系。
用语句来描述它，这就是：只要变量A 和B 中任何一个为1，则函数F 为1；或者说：当且仅当变量A 和B 均为0时，函数F 才为0。
第3章逻辑门电路PPT 共126页
电位被钳 在2.1V
全反偏
“1” A B C
R1 3k
b1 c1 T1
+5V
R2
R4
1V
T2 T3
T4
R5
截止
F
全导通
T5
R3
（2-24）
全反偏
“1” A
B C
R1 3k
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uF =0.3V F
T5
饱和
输入、输出的逻辑关系式： F ABC
（2-25）
RP的临界值可计算如下：
1.4V=
R1RPRP(5 - V be1)
=
4 . 3 RP R1 RP
RP=1.4KΩ（R1=3K Ω）为安全起见，如要求输入等 效为低电平时，对TTL门电路应使RP小于1 K Ω； 如要求输入等效为高电平时，对TTL门电路应使RP 大于2K Ω。
（2-39）
例能3正.5确.3地综在传合图送以3到上.5.门两20G种所2的情示输况的入，电端应路，取中要R，P求为≤0v保.o618证=KV门OHG时1输vI2出≥V的IH高（、min低），电平 vO1=VOL也时就，是v说I2≤GV1I和L（Gm2a之x）间，的试串计联算电RP阻的应最小大于允许值是多少？已知 G1和G26均80为7，4系否列则反当相vO器1=V，OLV时C可C=能5超V，过VVILO（H=m3ax.）4V， VOL=0.2V， VIH（min）=2.0V， VIL（max）=0.8V。 G1和G2的输入特性和输出特性 见图3.5.12和图3.5.14、图3.5.16。
（2-27）
1. 输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.4V UOL=0.3V 。
数字逻辑第3章 门电路
逻辑式：Y=A + B
逻辑符号： A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V， 保证输入电压在1V以下时，
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门（OD）门电路（Open Drain）
1 . 问题的提出
普通门电路
在工程实践中，往往需要将两个门的输出端 能否“线与”？
并联以实现“与”逻辑功能，称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr：上升时间
tf：下降时间 tw：脉冲宽度 tPHL：导通传输时间
tPLH：截止传输时间
平均传输延迟时间 （Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗： 静态功耗：电路的输出没有状态转换时的功耗。 动态功耗：电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条（件1）N沟道增强开型/M关O的S等FE效T电：路
第三章逻辑门电路
4．74S系列——为肖特基TTL系列，进一步提高了速度。如图示。
5．74LS系列——为低功耗肖特基系列。 6．74AS系列——为先进肖特基系列，
它是74S系列的后继产品。
7．74ALS系列——为先进低 功耗肖特基系列，
t
50%
主要取决于存储时间ts， 5管门电路 tpd＝40ns
o tpHL tpLH
t
4、功耗
静态功耗：当电路的输出没有状态转换时的 功耗。 例如：便携计算机、手机和PDA等。 动态功耗：CMOS电路在输出发生状态转换时的 功耗。
5、延时——功耗积
Dp tpdPD
tpd=(tPLH+tPHL)/2用平均传输延迟时间， tPLH---由低电平转换到高电平所花的时间.
SN (1)
74 (2)
S (3)
195 (4)
J 封装的4位并行移位寄存器 (5)
司制造的采用陶瓷双列直插
封装形式 J：陶瓷双列直插封装 器件种类：4位并行移位寄存器 器件系列：肖特基74TTL电路系列 产品系列 74系列 制造厂商 SN：美国TEXAS公司制造
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。
输入电压在3.5V~5.0V范围对应高电平逻辑1 输入电压在0~1.5V范围对应低电平逻辑0
输入低电平上限VIL、输入高电平下限VIH、 输出低电平上限VOL、输出高电平下限VOH、
2.噪声容限
1
VOH(min) VNH VIH(min) VIL(max) VNL
1
在保证输出高、低电平基本不变 的条件下，输入电平的允许波动 范围称为输入端噪声容限。
数字电路教案-阎石-第三章-逻辑门电路
第3章逻辑门电路3.1 概述逻辑门电路:用以实现基本和常用逻辑运算的电子电路。
简称门电路.用逻辑1和0 分别来表示电子电路中的高、低电平的逻辑赋值方式，称为正逻辑,目前在数字技术中，大都采用正逻辑工作；若用低、高电平来表示，则称为负逻辑。
本课程采用正逻辑。
获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态.在数字集成电路的发展过程中，同时存在着两种类型器件的发展。
一种是由三极管组成的双极型集成电路,例如晶体管-晶体管逻辑电路（简称TTL电路）及射极耦合逻辑电路（简称ECL电路）.另一种是由MOS管组成的单极型集成电路，例如N-MOS逻辑电路和互补MOS(简称COMS）逻辑电路。
3。
2 分立元件门电路3。
3.1二极管的开关特性3.2.2三极管的开关特性NPN型三极管截止、放大、饱和3种工作状态的特点工作状态截止放大饱和条件i B＝0 0＜i B＜I BS i B＞I BS工作特点偏置情况发射结反偏集电结反偏u BE〈0，u BC〈0发射结正偏集电结反偏u BE>0，u BC〈0发射结正偏集电结正偏u BE〉0，u BC〉集电极电流i C＝0 i C＝βi B i C＝I CSce间电压u CE＝V CC u CE＝V CC－i C R cu CE＝U CES＝0.3Vce间等效电阻很大，相当开关断开可变很小，相当开关闭合3.2。
3二极管门电路1、二极管与门2、二极管或门u A u B u Y D1D20V 0V 0V 5V 5V 0V 5V 5V0V4。
3V4。
3V4.3V截止截止截止导通导通截止导通导通3。
2.4三极管非门3。
2。
5组合逻辑门电路1、与非门电路2、或非门电路3.3 集成逻辑门电路一、TTL与非门1、电路结构(1）抗饱和三极管作用：使三极管工作在浅饱和状态。
因为三极管饱和越深，其工作速度越慢，为了提高工作速度，需要采用抗饱和三极管。
构成:在普通三极管的基极B和集电极C之间并接了一个肖特基二极管(简称SBD）。
数字模拟电路---第三章 逻辑门电路(1)
路。
简称门电路。
5V一、TTL 与非门图3-1 典型TTL 与非门电路3.2 TTL 集成门电路•数字集成电路中应用最广的为TTL 电路（Transister-Transister-Logic 的缩写）•由若干晶体三极管、二极管和电阻组成，TTL 集成电路有54/74系列 ①输出高电平UOH 和输出低电平UOL 。
•输出高电平U OH：至少有一个输入端接低电平时的输出电平。
•输出低电平U OL：输入全为高电平时的输出电平。
• 电压传输特性的截止区的输出电压UOH=3.6V，饱和区的输出电压UOL=0.3V。
一般产品规定U OH≥2.4V、U OL＜0.4V时即为合格。
二、TTL与非门的特性参数③开门电平U ON 和关门电平U OFF 。
开门电平U ON 是保证输出电平达到额定低电平(0.3V )时，所允许输入高电平的最低值，表示使与非门开通的最小输入电平。
通常U ON =1.4V ，一般产品规定U ON ≤1.8V 。
关门电平U OFF 是保证输出电平为额定高电平(2.7V 左右)时，允许输入低电平的最大值，表示与非门关断所允许的最大输入电平。
通常U OFF ≈1V ，一般产品要求U OFF ≥0.8V 。
5). 扇入系数Ni和扇出系数N O 是指与非门的输入端数目。
扇入系数Ni是指与非门输出端连接同类门的个数。
反扇出系数NO映了与非门的带负载能力。
6）输入短路电流I IS 。
当与非门的一个输入端接地而其余输入端悬空时，流过接地输入端的电流称为输入短路电流。
7）8）平均功耗P 指在空载条件下工作时所消耗的电功率。
三、TTL门电路的改进 74LS系列 性能比较好的门电路应该是工作速度既快，功耗又小的门电路。
因此，通常用功耗和传输延迟时间的乘积(简称功耗—延迟积或pd积)来评价门电路性能的优劣。
74LS系列又称低功耗肖特基系列。
74LS系列是功耗延迟积较小的系列(一般t pd＜5 ns，功耗仅有2 mW) 并得到广泛应用。
第 三 章 逻辑门电路
是构成数字电路的基本单元之一
CMOS 集成门电路 用互补对称 MOS 管构成的逻辑门电路。
TTL 集成门电路 输入端和输出端都用 三极管的逻辑门电路。
CMOS 即 Complementary Metal-Oxide-Semiconductor TTL 即 Transistor-Transistor Logic 按功能特点不同分 普通门 输出 三态门 CMOS (推拉式输出) 开路门 传输门 EXIT
CE(sat) CE
B
C
uI 增大使 uBE > Uth 时，三极管开始导通， iB > 0，三极管工作于放 大导通状态。
uBE < Uth E
三极管 截止状态 等效电路
EXIT
iC 临界饱和线 M T IC(sat) + uBE S Q
放大区
IB(sat)
uI=UIH
饱 和 区
O UCE(sat)
t
uI 负跳变到 iC 下降到 0.1IC(sat) 所需的时间 toff 称 为三极管关断时间。 通常 toff > ton
UCE(sat) O
开关时间主要由于电 通常工作频率不高时， 荷存储效应引起，要提高 可忽略开关时间，而工作 开关速度，必须降低三极 频率高时，必须考虑开关 管饱和深度，加速基区存 速度是否合适，否则导致 储电荷的消散。 不能正常工作。 EXIT t
iB 0，iC 0，C、E 间相当 于开关断开。
三极管 截止状态 等效电路
E
Uth为门限电压 EXIT
iC u S 为放大和饱和的交界点，这时的临界饱和线I 增大使 iB 增大， 放大区 从而工作点上移， iC 增 iB 称临界饱和基极电流，用 IB(sat) 表示； M T 相应地，IC(sat) 为临界饱和集电极电流； S 大，uCEI减小。 IC(sat) B(sat) UBE(sat) 为饱和基极电压； 饱 Q UCE(sat) 为饱和集电极电压。对硅管， 和 截止区 UBE(sat) 0.7V， UCE(sat) 0.3V。在临 A 区 界饱和点三极管仍然具有放大作用。 U O N u
第 3 章 逻辑门电路总结
EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关？ 饱 Q + 怎样控制它的开和关？ uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平，使 uBE < Uth时，三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求：
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形，实际波形为 ：
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时， iC 0，uO +5 V 三极管饱和时， uO UCE(sat) 0.3 V
数字电子技术基础第三章逻辑门电路
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
3.MOS管的开关特性
A、MOS管静态开关特性
在数字电路中，MOS管也是作为 开关元件使用，一般采用增强型的 MOS管组成开关电路，并由栅源电压 uGS控制MOS管的导通和截止。
时间。
toff = ts +tf 关断时间toff：从输入信号负跃变的瞬间，到iC 下降到 0.1ICmax所经历的时间。
数字电子技术基础第三章逻辑门电路
第一节 常见元器件的开关特性
2.三极管的开关特性
B、晶体三极管动态开关特性
ton和toff一般约在几十纳秒（ns=10-9 s）范围。通常都
有toff > ton，而且ts > tf 。
0 .3V 3 .6V 3 .6V
1V 5V
3 .6V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
3 .6V 3 .6V 3 .6V
2.1V
0 .3V
数字电子技术基础第三章逻辑门电路
第三节 TTL和CMOS集成逻辑门电路
1.TTL集成逻辑门电路
数字电子技术基础第三章逻辑门电路
❖ 2.教学重点：不同元器件的静态开关特性，分立元件门电路 和组合门电路，TTL和CMOS集成逻辑门电路基本功能和电气特 性。
❖ 3.教学难点：组合逻辑门电路、TTL和CMOS集成逻辑门4.课时 安排： 第一节 常见元器件的开关特性 第二节 基本逻辑门电路 第三节 TTL和CMOS集成逻辑门电路
3逻辑门电路
vGS>0
域又称为可调电阻区域。
vDS N沟道增强型MOS管输出特性曲线图
(Ⅲ)截止区
O
饱和区：当vDS≥(vGS-VGS(th)N)以后，漏极附近的沟道被夹断。 iDS不随vDS线性上升，而是达到某一数值，几乎近似不变。
截止区：vGS<VGS(th)N，还没有形成导电沟道，因此iDS=0。 ２．转移特性和跨导 MOS管的转移特性是指在漏源电压v DS 一定时，栅源电压 vGS和漏源电流iDS之间的关系。 当v GS <V GS(th)N 时，i DS =0，只有当
由三个CMOS反相器和 3.1.5 CMOS门电路 一个CMOS传输门组成
3、“异或”门电 路 输入端A和B相同 0 1 当A = B = 0时 TG断开，则C=B=1， F=C=0。 当A = B = 1时， TG接通，C = B = 1， 反相器2的两只MOS 管都截止，输出F=0。 0 1 得：输入端A和B相同， 输出 F=0
PD：门电路功耗
DP值愈小，表明门电路的特性愈接近于理想情况。
6. 扇入数与扇出数
（1）门电路的扇入数决定于它的输入引脚的个 数，如：三输入逻辑门的扇入数Ni=3。 A B C A B C L Ni=3
&
≥
L
Ni=3
（2）扇出数：门电路正常工作下能带同类逻辑 门电路负载的最大个数。
a)拉电流工作情况
3.1 MOS逻辑门电路
CMOS反相器 CMOS门电路 CMOS传输门、三态门
3.1.1 数字集成电路简介
上世纪60年代初美国德克萨斯公司率先将分立元件和连 线制作在同一硅片上，形成集成电路(Integrated Circuit，简 称IC)。并且，由于微电子技术的迅速发展，使集成电路在 大多数领域内迅速取代了分立元件电路。 从总体上说，集成 电路可分为模拟集成电路、数字集成电路以及数模混合集成 电路三大类。 在数字集成电路里，根据制造工艺的不同，可分为双极型 （电子、空穴两种载流参与导电）和单极型（只有电子或空穴 一种载流子参与导电）两大类。 TTL电路是双极型数字集成电路中应用最广泛的一种，它由 于输入端是晶体管（Transistor）输出端也是晶体管而得名，即 Transistor-Transistor Logic简称TTL。双极型数字电路除TTL类 型之外，还有ECL和I2L电路。ECL是一种通过射极电阻耦合的 非饱和型高速逻辑电路，称为发射极耦合电路。I2L电路是一种 单元结构简单、功耗低、适合于制造大规模集成电路的集成注入 逻辑门电路，在大规模器件中应用。
数电-第三章逻辑门电路
了解和掌握常见时序逻辑电路的原理和应用，如寄存器、 计数器、顺序脉冲发生器等。
可编程逻辑器件应用
1 2
可编程逻辑器件简介
了解可编程逻辑器件的基本概念和分类，如PAL、 GAL、CPLD、FPGA等。
可编程逻辑器件编程
学习使用相应的开发工具和编程语言，对可编程 逻辑器件进行编程和配置，实现特定的逻辑功能。
典型组合逻辑电路
了解和掌握常见组合逻辑电路的 原理和应用，如编码器、译码器、
数据选择器、比较器等。
时序逻辑电路分析与设计
时序逻辑电路分析
分析时序逻辑电路的工作原理，包括触发器的状态转换、 时钟信号的作用等，进而理解电路的功能。
时序逻辑电路设计
根据实际需求，设计实现特定功能的时序逻辑电路。包括 确定输入、输出变量，选择适当的触发器类型，画出状态 转换图或时序图等步骤。
数电-第三章逻辑门 电路
• 逻辑门电路基本概念 • 基本逻辑门电路 • 复合逻辑门电路 • 逻辑门电路应用 • 逻辑门电路实验与仿真 • 逻辑门电路总结与展望
目录
Part
01
逻辑门电路基本概念
逻辑门定义与分类
逻辑门定义
逻辑门是数字电路中的基本单元 ，用于实现基本的逻辑运算功能 ，如与、或、非等。
逻辑符号为带有小圆圈的与门符号。
或非门电路
01
02
03
或非门逻辑功能
实现输入信号的逻辑或操 作，并取反输出结果。
或非门符号
逻辑符号为带有小圆圈的 或门符号。
或非门真值表
输入全为0时，输出为1； 输入有1时，输出为0。
异或门电路
异或门逻辑功能
实现输入信号的异或操作， 即输入信号相同时输出为0， 不同时输出为1。
第3章-逻辑门电路
3 逻辑门电路3.1 MOS 逻辑门电路3.1.2 求下列情况下TTL 逻辑门的扇出数：（1）74LS 门驱动同类门；（2）74LS 门驱动74ALS 系列TTL 门。
解：首先分别求出拉电流工作时的扇出数N OH 和灌电流工作时的扇出数N OL ，两者中的最小值即为扇出数。
从附录A 可查得74LS 系列电流参数的数值为I OH =0.4mA ，I OL =8mA ，I IH =0.02mA,I IL =0.4mA ；74ALS 系列输入电流参数的数值为I IH =0.02mA ，I IL =0.1mA ，其实省略了表示电流流向的符号。
（1） 根据（3.1.4）和式（3.1.5）计算扇出数74LS 系列驱动同类门时，输出为高电平的扇出数0.4200.02OH OH IH I mA N I mA=== 输出为低电平的扇出数 8200.4OL OL IL I mA N I mA ===所以，74LS 系列驱动同类门时的扇出数N O 为20。
（2） 同理可计算出74LS 系列驱动74ALS 系列时，有0.4200.02OH OH IH I mA N I mA=== 8800.1OL OL IL I mA N I mA === 所以，74LS 系列驱动74ALS 系列时的扇出数N O 为20。
3.1.4 已知图题3.1.4所示各MOSFET 管的T V =2V ，忽略电阻上的压降，试确定其工作状态（导通或截止）。
解：图题3.1.4（a ）和（c ）的N 沟道增强型MOS ，图题3.1.4（b ）和（d ）为P 沟道增强型MOS 。
N 沟道增强型MOS 管得开启电压V T 为正。
当GS V ＜V T 时，MOS 管处于截止状态；当GS V ≥V T ，且DS v ≥（GS V —V T ）时，MOS 管处于饱和导通状态。
对于图题3.1.4（a ），GS V =5V ，DS v =5V ，可以判断该MOS 管处于饱和导通状态。
《电子线路》教案——第三章 逻辑门电路
第一节逻辑门电路（一）教学目的：让学生掌握与门电路的工作原理及符号教学重点：与门电路的逻辑关系教学难点：与门电路的工作原理教学方法：讲授法教学课时：一课时教学过程：一、复习提问：晶体管反相是如何工作的？加速电容有何作用？二、新授：（一）概述：1、逻辑门电路的定义：是指具有多个输入端和一个输出端的开关电路。
2、逻辑电路中0和1的含义：表示两种对立的状态。
并不表示数量的大小。
0和1分别称为逻辑0和逻辑1 3、正、负逻辑体制：若1表示高电平，0表示低电平，称为正逻辑；若1表示低电平，0表示高电平，则称为负逻辑4、基本的逻辑门电路有：与门、或门、非门8.3.1 与门电路一、与逻辑关系当一件事情的几个条件全部具备之后，这件事情才能发生，否则不发生。
这样的因果关系称为与逻辑关系。
举例说明:以开锁为例和书上的开关串联为例。
让学生联系生活说明有哪些常见的与逻辑。
（讨论）二、与门电路1、电路图电路如右图8-9所示3、真值表4、逻辑符号图8－10 与门逻辑符号对于与门电路要重点讲解，但对于其他门电路在相同内容和相似的分析过程中不再重复。
以留给学生一定的思考空间，也为学生的个性化发展提供的前提。
4、逻辑函数式Y＝A·B （中间的点乘也可以去掉）小结：与逻辑关系的定义（强调所有条件均具备）第一节逻辑门电路（二）教学目的：让学生掌握门电路的基本类型教学重点：门电路的逻辑关系教学难点：各门电路的逻辑关系与逻辑表式与真值表的联系教学方法：讲授法教学过程：一、复习提问：1、什么叫与逻辑关系？与门电路的符号怎么画？其功能是什么？二、新授：(一) 或门电路：1、或逻辑关系在决定一件事的各种条件中，到少具备一个条件，这件事就会发生。
这样的因果关系称为或逻辑关系。
举例说明:以开锁为例和书上的开关并联为例。
让学生联系生活说明有哪些常见的或逻辑。
（讨论）2、或门电路（1）、电路图电路如下图8-12所示图8-12 二极管或门电路（1）、真值表V a、V b有一个是高电平（5V）：V o 为高电平；V a、V b两个都为低电3、逻辑符号图8－13 或门逻辑符号4、逻辑函数式Y ＝A ＋B（二）、非门电路：1、1、非逻辑关系：事情和条件总是呈相反状态。
第3章逻辑门电路2.
A R3
图2.2.13 有源泄放TTL与非门
有源泄放回路在转换过程中提高开关速度的原因
是它的等效电阻是可变的。在输入由低电平全部变为 高电平的瞬间，有源泄放回路 AB 两端呈现高阻抗， 使V5迅速饱和，缩短了开启时间tON；在输入由高电平 变为低电平的瞬间，有源泄放回路 AB 两端呈现低阻 抗，使V5加快截止，缩短了关闭时间tOFF(分析略)。 另外，有源泄放回路还能提高电路的抗干扰能力，
流不仅会使导通门的输出低电平抬高，而且还可能因功耗太
大而损坏两个门的输出管，这是不允许的。为了克服一般
TTL门不能直接相连的缺点，提出了OC门。
+UCC R4 V3 V4 R3 V5 +UCC R4 V3 V4 R3 F2 = 0 V5 IL F1 = 1
图2.2.17 两个TTL门输出端相连
+UCC R1 V1 V2 V5 R3 F R2 RL
铝—硅二极管)，它的正向导通电压为0.4V~0.5V, 比一般硅管的正向导通电压 0.6V~0.7V低 0.2V。 这样，当三极管的 c结进入正偏后， SBD首先导 通， c 结的正偏电压被钳在 0.4V~0.5V ，使三极 管不会进入深饱和，而只能工作在微饱和状态， 从而大大提高了门电路的工作速度。当有源泄放
图 2.2.16
&
F1
F
&
F2
必须指出的是，并不是所有形式的与非门都能接成
“线与”电路。例如，一般的TTL与非门，由于采用了推拉 式输出电路，无论是输出高电平还是低电平，输出电阻都比 较低，只有几至几十 Ω。如果将两个输出端直接相连，当一 个门的输出为高电平，另一个门输出为低电平时，则会形成 一条自 +UCC 到地的低阻通路，会有一股很大的电流从截止 门的V4管灌入到导通门的V5管，如图2.2.17所示。这个大电
数字电子技术基础：第三章 逻辑门电路
逻辑符号
C
vI /vO
TG
vO /vI
C
C
υo/ υI
2. CMOS传输门电路的工作原理
vI /vO
5V到+5V
C
+5V
TP +5V vO /vI
5V TN
5V
C
设TP:|VTP|=2V， TN:VTN=2V
I的变化范围为－5V到+5V。
c=0=-5V， c =1=+5V
1）当c=0， c =1时 GSN= -5V (－5V到+5V)=(0到-10)V
在由于电路具有互补对称的性质，它的开通时间与关 闭时间是相等的。平均延迟时间：<10 ns。
动态功耗
CMOS反相器的PD与f和 2 VDD
CMOS反相器从一个稳定状态转变到另一个稳定状态时所产生的功耗
PD=PC+PT
分布电容CL充放电引起的功耗： PC CL fVD2D
CMOS管瞬时交替导通引起的功耗：PT CPD fVD2D
74标准系列 74LS系列
74AS系列
74LVC 74VAUC 低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰 功耗低
74ALS
3.1 概述
门电路：实现基本逻辑/复合逻辑运算的单元电路
逻辑状态的描述—— 正逻辑：高电平→1，低电平→0 负逻辑：高电平→0，低电平→1
缺点：功耗较大/速度较慢
VDD VIH(min) I OH(total) I IH(total)
… …
I0H（total) &1
+V DD RP
&
&1
IIH（total) &
第三章 逻辑门电路
2、输入和输出的高低电压 、 （ 1 ） 输出高电平电压 VOH——在正逻辑体制中代表 在正逻辑体制中代表 逻辑“ 的输出电压 的输出电压。 的理论值为3 逻辑 “ 1”的输出电压 。 VOH 的理论值为 3.6V， ， 产品规定输出高电压的最小值V （ ） 产品规定输出高电压的最小值 OH（ min） =2.4V。 。
– – – – – 延迟时间td 上升时间tr r 存储时间ts 下降时间tf 开关时间：
• 开通时间ton= td + tr r • 关闭时间toff= ts + tf f • 要设法减小，提高BJT开关的运用速度
3.3 基本逻辑门电路
一、二极管与门和或门电路 1．与门电路 ．
+VCC （+5V） R 3kΩ D1 A D2 B L
L = A⋅ B ⋅C
3.6V A B C 0.3V 1V
1
Rc2 R b1 4kΩ 5V
3 3 1
R c4 130Ω
3 1
1.6kΩ
T 4 导通 2 D 导通 Vo
3
4.3V 截止
1
T 22
T1 饱和 R e2 1kΩ
3.6V
T 2 3 截止
3.4.5 TTL与非门的技术参数
• 1、传输特性
– 各种类型的TTL门电路，其传输特性大同小异。
开关 断开
VF-VD （a） vi
VF
VF ≈ RL
i
IF = RL
（b） 0
-VR
t1
t
i
IF
通常把二极管从正 向导通转为反向截止 所经过的转换过程称 为发向恢复过程。 ts 存储时间 tt 渡越时间 ts+tt 反向恢复时间 VR IR = RL
第3章逻辑门与组合逻辑1
A
A B
B
L H
F
L L
A
0 0
B
0 1
F
0 0
A
1 1
B
1 0
F
1 1
＆
F
L L
H
H 与门电路
L
H
L
H
1
1
0
1
0
1
0
0
1
0
1
0
用电平表示与 门的功能。 注意：不管 是正逻辑还是负 逻辑，电平关系 是一样的。
用正逻辑描述 与门的逻辑功能， 结果为与运算。
用负逻辑描 述“与门”的 逻辑功能。结 果为或运算。
栅极加高电平， 漏极与源极间导 通，D-S相当于接 通的开关
栅极加低电平， 漏极与源极间截 止，D-S相当于断 开的开关
PMOS管：
S G G 加低电平 D D
− − − − −
S
+ + + + +
VDD BP
VDD
加高电平 G
− −
S
+ +
VDD
截止 D
PMOS管的符号 G 栅极 S 源极 D 漏极 BN 衬底
结论：正逻辑下的与门 ，在负逻辑下却实现或逻辑运算。
照此分析，可得如下结论： • 正逻辑下的或门 ，在负逻辑下实现与运算； • 正逻辑下的非门 ，在负逻辑下仍然实现非运算。 为便于区分采用何种逻辑，在逻辑符号的输入端上加一个小圆圈表 示负逻辑下的门电路符号。 常用逻辑门的正逻辑和负逻辑符号如下： 正逻辑
A 1 F 50%
A
F
tPLH
50% tPHL
从输入波形上升沿的50％处，到输出波形下降沿的50％处之间的时间间 隔定义为前沿延迟tPLH，定义tPHL为类似的后沿延迟，则平均时延为：
第三章逻辑门电路[题3.1]选择题1.三态门输出高阻状态时，是...
![第三章逻辑门电路[题3.1]选择题1.三态门输出高阻状态时，是...](https://img.taocdn.com/s3/m/5109a122ef06eff9aef8941ea76e58fafab045b5.png)
第三章逻辑门电路[题3.1] 选择题1. 三态门输出高阻状态时，是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动2. 以下电路中可以实现“线与”功能的有。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门3．以下电路中常用于总线应用的有。
A.T S L门B.O C门C.漏极开路门D.C M O S与非门4．三极管作为开关使用时，要提高开关速度，可。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5．T T L电路在正逻辑系统中，以下各种输入中相当于输入逻辑“1”。
A.悬空B.通过电阻 2.7kΩ接电源C.通过电阻 2.7kΩ接地D.通过电阻510Ω接地6．对于T T L与非门闲置输入端的处理，可以。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联7．C M O S数字集成电路与T T L数字集成电路相比突出的优点是。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽8．逻辑表达式Y=AB可以用实现。
A.正或门B.正非门C.正与门9．要使TTL与非门工作在转折区，可使输入端对地外接电阻R I。
A.＞R ONB.＜R OFFC.R OFF＜R I＜R OND.＞R OFF10．与CT4000系列相对应的国际通用标准型号为。
A.CT74S肖特基系列B. CT74LS低功耗肖特基系列C.CT74L低功耗系列D. CT74H高速系列[题3.2] 判断题（正确打√，错误的打×）1．TTL与非门的多余输入端可以接固定高电平。
（）2．当TTL与非门的输入端悬空时相当于输入为逻辑1。
（）3．普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。
（）4．CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。
（）5．CMOS或非门与TTL或非门的逻辑功能完全相同。
（）6．三态门的三种状态分别为：高电平、低电平、不高不低的电压。
模电课件第三章集成逻辑门电路
R1
R2
4k 1.6k
A
uI
T1
T2
D1
R3 1k
输入级 中间级
+VCC(5V) R4
130 T4
DY T5 uo
输出级
26
2. 工作原理
(1)输入为低电平（0.0V）时: uI UIL 0 V
不足以让 T2、T5导通
0.7V
三个PN结
导通需2.1V
T2、T5截止
27
(1) uI UIL 0 V
RC＋（1＋）Re
17
[例2]下图电路中 = 50,UBE(on) = 0.7 V,UIH = 3.6 V,UIL = 0.3 V,为
使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。
+5 V
uI
1 k
UIH
UIL O
t
解：(1)根据开关工作条件确定 RB 取值
uI = UIL = 0.3 V 时,三极管满足截止条件
按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MT特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
Ucc =5V
1k uo
T
β =30
iB
I BS
Ucc Uces RC
Ucc RC
, Uces 0.7V
8
三极管的开关特性
3V
0V RB ui
+UCC
RC
3V
uO T
截饱止和 0V
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
（2）电容性负载充放电时的损耗
2 P C V T L DD f 2 PD P P ( C C ) V T L PD L DD f
动态功耗
5、延时-功耗积-----综合衡量速度和功耗的指标
DP t pd PD
6、扇入数与扇出数
扇入数NI：门电路的输入端的个数。 扇出数：在正常工作情况下，所能带同类门电路的最大数目。
74LVC系列、 74ALVC系列、 74AUC系列、54系列(军用) 目前常用的双极型电路是TTL（BJT-BJT)和ECL(射极耦合）系列。 TTL的型号： 74系列、74H系列、74L系列、74S系列、74LS系列、74AS系列、74ALS 系列、74F系列
TTL集成逻辑门电路系列简介
1．74系列——为TTL集成电路的早期产品，属中速TTL器件。 2．74L系列——为低功耗TTL系列，又称LTTL系列。
第3章 逻辑门电路
MOS逻辑门电路
TTL逻辑门电路
逻辑描述中的几个问题
逻辑门电路使用中的几个实际问题
退出
3.1 逻辑门电路简介
3.1.1 各种逻辑门电路系列简介 3.1.2 开关电路
3.1.1 各种逻辑门电路系列简介
数字集成电路可分为单极型电路和双极型电路。 单极型电路（即MOS电路）按照器件结构的不同形式可分为：NMOS、 PMOS、CMOS。其中CMOS电路（金属-氧化物-半导体互补对称逻辑 门电路）是占主导地位的逻辑器件。 CMOS的型号： 4000系列（基本的CMOS） 、4000B系列、74HC（高速的CMOS）和 74HCT系列（与TTL兼容的高速CMOS ）、74AHC和74AHCT系列、
3．74H系列——为高速TTL系列。
4．74S系列——为肖特基TTL系列，进一步提高了速度。 74S系列的几点改进：
（1）采用了抗饱和三极管
原因：BJT工作在饱和时，
发射结和集电结均正向偏置 ，集电结正偏电压越大，管 子饱和程度越深
1 2 e c
c
代表符号
3 b
b 1
3 2 e
解决办法： 在BJT的基极和集电极之间并联一个肖特基二极管，把BJT
MPA
VDD
MPB
T1
M1A
M1B
L=A+B
A B
MNA MNB
T2
M2
3.5 TTL逻辑门电路
3.5.1 BJT的开关特性 3.5.2 TTL反相器的基本电路 3.5.3 改进型TTL门电路—抗饱和TTL门电路 3.5.4 TTL系列门电路特性参数比较 退出
3.5.1 BJT的开关特性
Rc Rb
不同系列的集成电路，输入和输出为逻辑1和0所对应
的电压范围也不同，一般给出4种逻辑电平参数： (1)输入低电平的上限值VIL（max）
(2)输入高电平的下限值VIH（min）
(3)输出低电平的上限值VOL（max） (4)输出高电平的下限值VOH（min）
2、噪声容限：逻辑门电路的输入高低电平有一个范围，即它 的输入信号允许一定的容差 高电平的噪声容限：VNH= VOH（min） – VIH（min） 低电平的噪声容限：VNL= VIL（max）– VOL（max）
VDD
Rd d g
iD (mA)
iD (mA)
uGS=10V 8V
vO
6V 4V
vI
s
0 UT uGS(V) 0
2V uDS(V)
MOS管开关电路 截止状态
g d
转移特性曲线 VDD
Rd
输出特性曲线 VDD
g Rd d
导通状态 vO=VDD vI＞VT
vI＜VT s
vO≈ 0
s
Rd作用？
3.2.2 CMOS反相器
总线
A1
表3.1.4 三态输出门电路的真值表
1
EN1 A2 EN2 A3 EN3
表3.1.25 三态输出门 电路构成总线传输结构
使能EN 1 1 0
输入A 0 1 ×
输出L 0 1 高阻
1
1
3.3.3 CMOS逻辑门电路的重要技术参数
1、输入和输出的高、低电平 逻辑1或逻辑0对应的是一定的电压范围，例如，典型 工作电压为5V的74HC系列CMOS，输入电压在3.3V～5.0V 范围对应高电平逻辑1，0 ～1.5V范围对应低电平逻辑0。
的集电结正偏电压嵌位在0.4V左右，起到了抵制BJT过饱和的作用
（2）将Re2用“有源泄放电路代替”。 （3）输出级采用了达林顿结构。 （4）输入端加了三个保护二极管。 5 ． 74LS 系列 —— 为低功耗肖 特基系列。 6 ． 74AS 系列 —— 为先进肖特 基系列，
1
+V CC R b1 Rc2
+VDD
+10V TP
+VDD
+10V RONP
+VDD
+10V 10V S
vI
TN (a) 电路
vO
S
vO
vO 0V
RONN
(b)
TN 截止、TP 导通
(c)
TN 导通、TP 截止
（1）vI＝0V时，TN截止，TP导通。输出电压vO＝VDD＝10V。 （2）vI ＝10V时，TN导通，TP截止。输出电压vO ＝0V。
3.2.1 MOS 管及其开关特性
MOS逻辑门电路简介:
场效应管（FET）有两大类:结型场效应管(JFET)和绝缘 栅场效应管(IGFET)。 目前应用最广泛的绝缘栅场效应管是MOSFET（或MOS管） ，分为P沟道和N沟道MOS管两类，工作原理相似，其中每一类 又可分为增强型和耗尽型两种。
由MOS管构成的MOS逻辑门电路是继TTL之后发展起来的 另一种应用广泛的数字集成电路。由于它功耗低，抗干扰 能力强，工艺简单，几乎所有的大规模、超大规模数字集 成器件都采用MOS工艺。MOS电路特别是CMOS电路已超越TTL 成为占统治地位的逻辑器件。
根据负载的性质不同可分为两种工作情况：拉电流负
载和灌电流负载。
拉电流负载：负载电流从驱动门流向外电路； 灌电流负载：负载电流从外电路流入驱动门。
1)、拉电流工作情况:
N OH
I OH (驱动门) I IH (负载门)
&
IOH IIH & IIH &
…
2)、灌电流工作情况:
N OL
I OL (驱动门) I IL (负载门)
VIL VIL
VIL VIL
& IOZ
& IOL
&
IOZ
(a) RP(min)的工作情况
(b) RP(max)的工作情况
上拉电阻RP的 取值范围为
VDD VOL( max) I OL ( max) I IL(total)
≤RP≤
VDD VOH( min) I OZ ( total ) I IH ( total )
3、传输延迟时间tPd tPHL——输出由高电平变为低电平的时间 tPLH ——输出由低电平变为高电平的时间
输入
50% 50% t PHL t PLH
输出
tPd=(tPHL+ tPLH)/2
4、功耗 静态功耗----电路输出没有状态转换时的功耗，CMOS静 态功耗非常低。 动态功耗----输出发生状态转换时的功耗 （1）输出状态转换瞬间MOS管的导通功耗
A
B
T N2
Y A B
CMOS或非门
+VDD
A TP1
B TP2 Y TN2 TN1
①只要输入A、B当 中有一个或全为高电 平，TP1、TP2中有一 个或全部截止，TN1、 TN2中有一个或全部 导通，输出Y为低电 平。 ②只有当A、B全为 低电平时，TP1和TP2 才会都导通，TN1和 TN2才会都截止，输 出Y才会为高电平。
CMOS逻辑门的
反相缓冲电路
VDD
D1 CPAFra bibliotekTP1 ≥1 1
vI
D2
RS CN
缓冲电路
L
vO
TN
B
1
输入保护电路
L A B A B
3.3.2 CMOS漏极开路门和三态输出门电路
1、CMOS漏极开路门电路 VDD
导通 截止 TP1 TN1 截止 G1
VI1L
VO1L VO2L
TP2
TN2 导通 G2
+5V
vO/ vI
TN
0V
vI / vO
TG
vO/ vI
C (a) 电路
(b)
C 符号
C 1 ，即C端为低电平（0V）、 ①C＝0、 C 端为高电平（＋5V） 时， TN 和 TP 都不具备开启条件而截止，输入和输出之间相当于 开关断开一样。 C 0 ，即C端为高电平（＋5V）、 ②C＝1、 C 端为低电平（0V） 时，TN和TP都具备了导通条件，输入和输出之间相当于开关接通 一样，vO＝vI。
特点：双极性BJT管作为CMOS电路的 输出级，功耗低，速度快、驱动力强。
VDD
MP
T1 M1 vO MN T2
原理：（1）vI＝0时， MP、 M2、T1导通，MN、M1、T2 截止，输出vO＝1。 （2）vI ＝1时，MN、M1、vI T2导通，MP、M2、T1截止， 输出vO ＝0。
M2
BiCMOS或非门
b iB
+VCC iC uo c
iB(μ A)
iC (mA)
VCC Rc
直流负载线 Q2
80μ A
放
Q
60μ A 40μ A 20μ A Q1 iB=0 VCC
ui