第三章逻辑门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
高电平扇出数:
NOH
I OH（驱动门） I IH（负载门）
IOH :驱动门的输出端为高电平时的电流
IIH :负载门的输入电流
2020/11/23
17
（b）带灌电流负载（低电平输出）
当驱动门的输出端为低电平时，负载电流IOL流入驱动门，它是负载门 输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL将增加， 同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超 过输出低电平的上限值。
➢ 电路类型TTL数字集成电路约有400多个品种，大致可以分为以下几类： 门电路、译码器/驱动器、触发器、计数器、移位寄存器、单稳/双稳电路和多谐
振荡器、 加法器、乘法器、奇偶校验器、 码制转换器、线驱动器/线接收器、多路 开关、存储器
2020/11/23
6
CMOS集成电路
➢ CMOS，全称Complementary Metal Oxide Semiconductor，即互补金属
2020/11/23
28
N增强型MOS管输出特性
2020/11/23
29
MOS开关及其等效电路
2020/11/23
26
2020/11/23
27
VDS增加到使VGD=VGS－VDS =VT时， 导电沟道在靠近漏极的一点刚开始出现夹断，称为预夹断。 此时的漏极电流ID 基本饱和。
VDS继续增加使VGD=VGS－VDS ＜VT
导电沟道夹断的区域向源极方 向延伸，对应特性曲线的饱和 区，VDS增加的部分基本降落 在随之加长的夹断沟道上， ID基本趋于不变。
2020/11/23
24
当VDS=0V，VGS较小时，虽然在P型衬底表面形成一层耗尽 层，但负离子不能导电。
当VDS=0V，当VGS=VT时，在P型衬底表面形成一层电子层， 形成N型导电沟道。
2020/11/23
25
当VGS>VT时, 沟道加厚， 外加较小的VDS时，ID随着 VDS迅速增加，由于沟道存在电位梯度，沟道厚度不均 匀，其形状为楔形，此时MOS管进入可变电阻区。
第三章 逻辑门电路
➢ 3.1 MOS逻辑门电路 ➢ 3.2 TTL逻辑门电路 ➢ 3.5 逻辑描述中的几个问题 ➢ 3.6 逻辑门电路使用中的几个实际问题
2020/11/23
1
3.1 MOS逻辑门电路
➢ 3.1.1 数字集成电路简介 ➢ 3.1.2 逻辑电路的一般特性 ➢ 3.1.3 MOS开关及其等效电路 ➢ 3.1.4 CMOS反相器 ➢ 3.1.5 CMOS逻辑门电路 ➢ 3.1.6 CMOS漏极开路门和三态输出门电路 ➢ 3.1.7 CMOS传输门 ➢ 3.1.8 CMOS逻辑门电路的技术参数 ➢ 3.1.9 NMOS门电路
❖ CMOS电路相比于TTL，具有功耗低、工作电压范围宽、 抗干扰能力强等优点，工作速度也已经赶上甚至超过TTL 电路，因此几乎所有超大规模存储器以及PLD器件均采用 CMOS工艺制造，且成本较低。
2020/11/23
4
双极型集成电路
直接耦合晶体管集成电路（DCTL）
电阻-晶体管集成电路（RTL）
氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。采用 CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET） 集成在一块硅片上。该技术通常用于生产RAM和交换应用系统，在计算 机领域里通常指保存计算机基本启动信息(如日期、时间、启动设置等)的 ROM芯片。
➢ CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS
CMOS电路的静态功耗非常低，CMOS门电路有动态功
耗，动态功耗正比于转换频率和电源电压的平方。
对于TTL门电路来说，静态功耗是主要的。
2020/11/23
15
5. 延时功耗积 是速度功耗综合性的指标-延时功耗积，用符号DP表示
DPtpdPD
6. 扇入与扇出数 扇入数：取决于逻辑门的输入端的个数。
MOS管的定义及分类
MOS管是金属(metal)—氧化物(oxid)—半导体(semiconductor)场 效应晶体管，利用电场效应来控制其电流大小的半导体器件。
MOS管分类
PMOS管: 结构简单，工作速度低，负电源工作。 NMOS管: 工艺复杂，正电源工作。 CMOS管: PMOS管和NMOS管组成互补电路。
对应一定的电压范围，而不是一个固定值。当逻辑电路的 输入信号在一定范围内变化时，输出电压并不会改变。
2020/11/23
12
2. 噪声容限
噪声容限表示门电路的抗干扰能力，指在保证输出电平不变的条 件下，输入电平允许波动的范围。
负载门输入高电平时的噪声容限： VNH —当前级门输出高电平的最小值
时允许负向噪声电压的最大值。
2020/11/23
7
CMOS电路的优势
CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐 渐取代了TTL。
以下比较两者性能，大家就知道其中原因。
1. CMOS是场效应管构成，TTL为双极晶体管构成；
2. CMOS的逻辑电平范围比较大（5～15V），TTL只能 在5V下工作；
3. CMOS的高低电平之间相差比较大、抗干扰性强， TTL则相差小，抗干扰能力差；
TTL门电路
2020/11/23
3
❖ 数字集成电路产品的种类有很多种。数字集成电路构成了 各种逻辑电路，如各种门电路、编译码器、 触发器、计
数器、寄存器等。他们广泛应用在生活中的各个方面，小 至电子表，大至计算机，都是由数字集成电路构成。
❖ 从集成结构上来分，数字集成电路分为双极型电路（TTL 、ECL 、HTL等）、MOS型（PMOS 、NMOS 、CMOS ）、BiMOS型（BiMOS和BiCMOS）。
输出逻 辑摆幅
/V
CT54/74 ＋5 10
15
TTL
CT54LS/74LS ＋5 7.5
2
150
1.2 2.2 3.5
15
0.4 0.5 3.5
HTL
＋15 85
30
2550
7 7.5 13
CE10K系列 －5.2 2
25
ECL
CE100K系列 －4.5 0.75
40
50
0.155 0.125 0.8
2020/11/23
2
3.1.1 数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路， 如与门，与非门，或门等等。门电路中以高/低电平表示逻辑 状态的1/0。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路
三极管门电路 NMOS门 MOS门电路 PMOS门
CMOS门
30
0.135 0.130 0.8
VDD=5V
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5
5
2020/11/23
19
3.1.3 MOS开关及其等效电路
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
2020/11/23
11
注意：
1. VH 和 VL都是对具体门输入／输出高、低电平电压值的要 求。
2. 在正逻辑体制中，用逻辑1和0分别表示高、低电平。 3. 高电平表示逻辑状态1，低电平表示逻辑状态0，一种状态
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大
值时允许正向噪声电压的最大值
VNL =VIL(max)－VOL(max)
2020/11/23
13
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波 形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
TTL系列
➢ TTL电路是晶体管-晶体管逻辑电路的英文缩写（Transistor-Transistor-Logic），是 数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等 特点。 从六十年代开发成功第一代产品以来现有以下几代产品： 第一代TTL包括SN54/74系列，（其中54系列工作温度为-55℃～+125℃，74系列 工作温度为0℃～+75℃) ，低功耗系列简称LTTL，高速系列简称HTTL。 第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL）。 第三代为采用平面工艺制造的STTL(ASTTL)和低功耗STTL（ALSTTL）。由于 LSTTL和ALSTTL的电路延时功耗积较小，STTL和ASTTL速度很快，因此获得了 广泛的应用。
低电平扇出数:
N OL
I OL （驱动门） I IL （负载门）
IOL ：驱动门的输出端为低电平时的电流
IIL ：负载门输入端电流
2020/11/23
18
各类数字集成电路主要性能参数的比较
百度文库
电路类型
电源电 压/V
传输延 迟时间
/ns
静态功耗 /mW
功耗－延迟 积/mW-ns
直流噪声容限 VNL/V VNH/V
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
74系列
饱和型集成 二极管-晶体管集成电路（DTL）
电路
高阀值晶体管集成电路（HTL）
晶体管-晶体管集成电路（TTL）
双极型数字
集成注入集成电路（I2L）
集成电路
抗饱和型集成电路---肖特基晶体管-晶体管集成电路 （STTL）
2020/11/23
非饱和型集成电路---发射极耦合集成电路（ECL）
5
双极型集成电路
74LS系列
74AS系列
2020/11/23
74ALS
9
3.1.2 逻辑电路的一般特性
▪ 输入和输出的高、低电平 ▪ 噪声容限 ▪ 传输延迟时间 ▪ 功耗（静态和动态） ▪ 延时–功耗积 ▪ 扇入数与扇出数
2020/11/23
10
1. 输入和输出的高、低电平
1输出 0输出
1输入 0输入
输入低电平的上限值 VIL(max)
2020/11/23
20
MOS：金属-氧化层-半导体结构的电容结构
2020/11/23
21
N沟道MOS管的截面图
2020/11/23
电路符号
箭头方向由衬底指向沟道
22
N沟道增强型MOS的工作原理
2020/11/23
23
当VGS=0V，VDS=0V时，漏源之间相当两个背靠背 的PN结，MOS管处于截止区。
CMOS电路传输延迟时间
类型 参数
tPLH或 tPHL(ns)
74HC
VDD=5 V
74HCT 74LVC 74AUC VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
2020/11/23
14
4. 功耗
静态功耗：指的是当电路的输出没有状态转换时的功耗，即门 电路空载时电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出发生状态转换时的功耗。 CMOS电路的动态功耗主要由两部分组成： 由状态转换瞬间大电流引起：PT CPD VD 2D f 由CMOS管的电容性负载充放电引起： PLCLVD 2Df
4. CMOS功耗很小，TTL功耗较大（1～5mA/门）；
5. CMOS的工作频率较TTL略低，但是高速CMOS的速 度与TTL相当。
2020/11/23
8
CMOS和TTL集成电路的发展及应用
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
扇出数：是指其在正常工作情况下，所能带同类门电路 的最大数目。 扇出数的计算分两种情况: (a)拉电流和(b)灌电流
2020/11/23
16
（a）带拉电流负载（高电平输出）
当驱动门的输出端为高电平时，将有电流IOH从驱动门拉出而流入负载门， 负载门的输入电流为IIH，当负载门的个数增加时，总的拉电流将增加， 会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制 了负载门的个数。
中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要 么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。
➢ 相对于其他逻辑系列,CMOS逻辑电路具有以下优点:
1、允许的电源电压范围宽，方便电源电路的设计
2、逻辑摆幅大，使电路抗干扰能力强
3、静态功耗低
4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS器件驱动 同类逻辑门的能力比其他系列强得多。
NOH
I OH（驱动门） I IH（负载门）
IOH :驱动门的输出端为高电平时的电流
IIH :负载门的输入电流
2020/11/23
17
（b）带灌电流负载（低电平输出）
当驱动门的输出端为低电平时，负载电流IOL流入驱动门，它是负载门 输入端电流IIL之和。当负载门的个数增加时，总的灌电流IOL将增加， 同时也将引起输出低电压VOL的升高。当输出为低电平，并且保证不超 过输出低电平的上限值。
➢ 电路类型TTL数字集成电路约有400多个品种，大致可以分为以下几类： 门电路、译码器/驱动器、触发器、计数器、移位寄存器、单稳/双稳电路和多谐
振荡器、 加法器、乘法器、奇偶校验器、 码制转换器、线驱动器/线接收器、多路 开关、存储器
2020/11/23
6
CMOS集成电路
➢ CMOS，全称Complementary Metal Oxide Semiconductor，即互补金属
2020/11/23
28
N增强型MOS管输出特性
2020/11/23
29
MOS开关及其等效电路
2020/11/23
26
2020/11/23
27
VDS增加到使VGD=VGS－VDS =VT时， 导电沟道在靠近漏极的一点刚开始出现夹断，称为预夹断。 此时的漏极电流ID 基本饱和。
VDS继续增加使VGD=VGS－VDS ＜VT
导电沟道夹断的区域向源极方 向延伸，对应特性曲线的饱和 区，VDS增加的部分基本降落 在随之加长的夹断沟道上， ID基本趋于不变。
2020/11/23
24
当VDS=0V，VGS较小时，虽然在P型衬底表面形成一层耗尽 层，但负离子不能导电。
当VDS=0V，当VGS=VT时，在P型衬底表面形成一层电子层， 形成N型导电沟道。
2020/11/23
25
当VGS>VT时, 沟道加厚， 外加较小的VDS时，ID随着 VDS迅速增加，由于沟道存在电位梯度，沟道厚度不均 匀，其形状为楔形，此时MOS管进入可变电阻区。
第三章 逻辑门电路
➢ 3.1 MOS逻辑门电路 ➢ 3.2 TTL逻辑门电路 ➢ 3.5 逻辑描述中的几个问题 ➢ 3.6 逻辑门电路使用中的几个实际问题
2020/11/23
1
3.1 MOS逻辑门电路
➢ 3.1.1 数字集成电路简介 ➢ 3.1.2 逻辑电路的一般特性 ➢ 3.1.3 MOS开关及其等效电路 ➢ 3.1.4 CMOS反相器 ➢ 3.1.5 CMOS逻辑门电路 ➢ 3.1.6 CMOS漏极开路门和三态输出门电路 ➢ 3.1.7 CMOS传输门 ➢ 3.1.8 CMOS逻辑门电路的技术参数 ➢ 3.1.9 NMOS门电路
❖ CMOS电路相比于TTL，具有功耗低、工作电压范围宽、 抗干扰能力强等优点，工作速度也已经赶上甚至超过TTL 电路，因此几乎所有超大规模存储器以及PLD器件均采用 CMOS工艺制造，且成本较低。
2020/11/23
4
双极型集成电路
直接耦合晶体管集成电路（DCTL）
电阻-晶体管集成电路（RTL）
氧化物半导体，是一种大规模应用于集成电路芯片制造的原料。采用 CMOS技术可以将成对的金属氧化物半导体场效应晶体管（MOSFET） 集成在一块硅片上。该技术通常用于生产RAM和交换应用系统，在计算 机领域里通常指保存计算机基本启动信息(如日期、时间、启动设置等)的 ROM芯片。
➢ CMOS由PMOS管和NMOS管共同构成，它的特点是低功耗。由于CMOS
CMOS电路的静态功耗非常低，CMOS门电路有动态功
耗，动态功耗正比于转换频率和电源电压的平方。
对于TTL门电路来说，静态功耗是主要的。
2020/11/23
15
5. 延时功耗积 是速度功耗综合性的指标-延时功耗积，用符号DP表示
DPtpdPD
6. 扇入与扇出数 扇入数：取决于逻辑门的输入端的个数。
MOS管的定义及分类
MOS管是金属(metal)—氧化物(oxid)—半导体(semiconductor)场 效应晶体管，利用电场效应来控制其电流大小的半导体器件。
MOS管分类
PMOS管: 结构简单，工作速度低，负电源工作。 NMOS管: 工艺复杂，正电源工作。 CMOS管: PMOS管和NMOS管组成互补电路。
对应一定的电压范围，而不是一个固定值。当逻辑电路的 输入信号在一定范围内变化时，输出电压并不会改变。
2020/11/23
12
2. 噪声容限
噪声容限表示门电路的抗干扰能力，指在保证输出电平不变的条 件下，输入电平允许波动的范围。
负载门输入高电平时的噪声容限： VNH —当前级门输出高电平的最小值
时允许负向噪声电压的最大值。
2020/11/23
7
CMOS电路的优势
CMOS发展比TTL晚，但是以其较高的优越性在很多场合逐 渐取代了TTL。
以下比较两者性能，大家就知道其中原因。
1. CMOS是场效应管构成，TTL为双极晶体管构成；
2. CMOS的逻辑电平范围比较大（5～15V），TTL只能 在5V下工作；
3. CMOS的高低电平之间相差比较大、抗干扰性强， TTL则相差小，抗干扰能力差；
TTL门电路
2020/11/23
3
❖ 数字集成电路产品的种类有很多种。数字集成电路构成了 各种逻辑电路，如各种门电路、编译码器、 触发器、计
数器、寄存器等。他们广泛应用在生活中的各个方面，小 至电子表，大至计算机，都是由数字集成电路构成。
❖ 从集成结构上来分，数字集成电路分为双极型电路（TTL 、ECL 、HTL等）、MOS型（PMOS 、NMOS 、CMOS ）、BiMOS型（BiMOS和BiCMOS）。
输出逻 辑摆幅
/V
CT54/74 ＋5 10
15
TTL
CT54LS/74LS ＋5 7.5
2
150
1.2 2.2 3.5
15
0.4 0.5 3.5
HTL
＋15 85
30
2550
7 7.5 13
CE10K系列 －5.2 2
25
ECL
CE100K系列 －4.5 0.75
40
50
0.155 0.125 0.8
2020/11/23
2
3.1.1 数字集成电路简介
1 、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路， 如与门，与非门，或门等等。门电路中以高/低电平表示逻辑 状态的1/0。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路
三极管门电路 NMOS门 MOS门电路 PMOS门
CMOS门
30
0.135 0.130 0.8
VDD=5V
＋5
45 5×10－3 225 ×10－3 2.2 3.4
5
CMOS
VDD=15V ＋15 12 15×10－3 180 ×10－3 6.5 9.0
15
高速CMOS
＋5
8 1×10－3 8 ×10－3 1.0 1.5
5
2020/11/23
19
3.1.3 MOS开关及其等效电路
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
2020/11/23
11
注意：
1. VH 和 VL都是对具体门输入／输出高、低电平电压值的要 求。
2. 在正逻辑体制中，用逻辑1和0分别表示高、低电平。 3. 高电平表示逻辑状态1，低电平表示逻辑状态0，一种状态
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限：
VNL —当前级门输出低电平的最大
值时允许正向噪声电压的最大值
VNL =VIL(max)－VOL(max)
2020/11/23
13
3.传输延迟时间
传输延迟时间是表征门电路开关速度 的参数，它说明门电路在输入脉冲波 形的作用下，其输出波形相对于输入 波形延迟了多长的时间。
TTL系列
➢ TTL电路是晶体管-晶体管逻辑电路的英文缩写（Transistor-Transistor-Logic），是 数字集成电路的一大门类。它采用双极型工艺制造，具有高速度低功耗和品种多等 特点。 从六十年代开发成功第一代产品以来现有以下几代产品： 第一代TTL包括SN54/74系列，（其中54系列工作温度为-55℃～+125℃，74系列 工作温度为0℃～+75℃) ，低功耗系列简称LTTL，高速系列简称HTTL。 第二代TTL包括肖特基箝位系列（STTL)和低功耗肖特基系列（LSTTL）。 第三代为采用平面工艺制造的STTL(ASTTL)和低功耗STTL（ALSTTL）。由于 LSTTL和ALSTTL的电路延时功耗积较小，STTL和ASTTL速度很快，因此获得了 广泛的应用。
低电平扇出数:
N OL
I OL （驱动门） I IL （负载门）
IOL ：驱动门的输出端为低电平时的电流
IIL ：负载门输入端电流
2020/11/23
18
各类数字集成电路主要性能参数的比较
百度文库
电路类型
电源电 压/V
传输延 迟时间
/ns
静态功耗 /mW
功耗－延迟 积/mW-ns
直流噪声容限 VNL/V VNH/V
74HC 74HCT
速度加快 与TTL兼容 负载能力强 抗干扰 功耗低
74VHC 74VHCT
速度两倍于74HC 与TTL兼容 负载能力强 抗干扰 功耗低
74LVC 74VAUC
低(超低)电压 速度更加快 与TTL兼容 负载能力强 抗干扰功耗低
2.TTL 集成电路: 广泛应用于中大规模集成电路
74系列
饱和型集成 二极管-晶体管集成电路（DTL）
电路
高阀值晶体管集成电路（HTL）
晶体管-晶体管集成电路（TTL）
双极型数字
集成注入集成电路（I2L）
集成电路
抗饱和型集成电路---肖特基晶体管-晶体管集成电路 （STTL）
2020/11/23
非饱和型集成电路---发射极耦合集成电路（ECL）
5
双极型集成电路
74LS系列
74AS系列
2020/11/23
74ALS
9
3.1.2 逻辑电路的一般特性
▪ 输入和输出的高、低电平 ▪ 噪声容限 ▪ 传输延迟时间 ▪ 功耗（静态和动态） ▪ 延时–功耗积 ▪ 扇入数与扇出数
2020/11/23
10
1. 输入和输出的高、低电平
1输出 0输出
1输入 0输入
输入低电平的上限值 VIL(max)
2020/11/23
20
MOS：金属-氧化层-半导体结构的电容结构
2020/11/23
21
N沟道MOS管的截面图
2020/11/23
电路符号
箭头方向由衬底指向沟道
22
N沟道增强型MOS的工作原理
2020/11/23
23
当VGS=0V，VDS=0V时，漏源之间相当两个背靠背 的PN结，MOS管处于截止区。
CMOS电路传输延迟时间
类型 参数
tPLH或 tPHL(ns)
74HC
VDD=5 V
74HCT 74LVC 74AUC VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
2020/11/23
14
4. 功耗
静态功耗：指的是当电路的输出没有状态转换时的功耗，即门 电路空载时电源总电流ID与电源电压VDD的乘积。 动态功耗：指的是电路在输出发生状态转换时的功耗。 CMOS电路的动态功耗主要由两部分组成： 由状态转换瞬间大电流引起：PT CPD VD 2D f 由CMOS管的电容性负载充放电引起： PLCLVD 2Df
4. CMOS功耗很小，TTL功耗较大（1～5mA/门）；
5. CMOS的工作频率较TTL略低，但是高速CMOS的速 度与TTL相当。
2020/11/23
8
CMOS和TTL集成电路的发展及应用
1.CMOS集成电路: 广泛应用于超大规模、甚大规模集成电路
4000系列
速度慢 与TTL不兼容 抗干扰 功耗低
扇出数：是指其在正常工作情况下，所能带同类门电路 的最大数目。 扇出数的计算分两种情况: (a)拉电流和(b)灌电流
2020/11/23
16
（a）带拉电流负载（高电平输出）
当驱动门的输出端为高电平时，将有电流IOH从驱动门拉出而流入负载门， 负载门的输入电流为IIH，当负载门的个数增加时，总的拉电流将增加， 会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制 了负载门的个数。
中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要 么都截至，比线性的三极管(BJT)效率要高得多，因此功耗很低。
➢ 相对于其他逻辑系列,CMOS逻辑电路具有以下优点:
1、允许的电源电压范围宽，方便电源电路的设计
2、逻辑摆幅大，使电路抗干扰能力强
3、静态功耗低
4、隔离栅结构使CMOS器件的输入电阻极大，从而使CMOS器件驱动 同类逻辑门的能力比其他系列强得多。