数字电路期末试题及答案(绝密)
(完整版)数字电路期末复习试题和答案解析
![(完整版)数字电路期末复习试题和答案解析](https://img.taocdn.com/s3/m/efc6441eda38376bae1fae7c.png)
数字电路期末复习题及答案一、填空题1数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 _ 和_0 ___ 来表示。
2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A BCD +A+B+C+ __________ 。
6、逻辑函数F=A B A B A B AB = ________ 0 _______ 。
7、OC门称为集电极开路门,多个OC门输出端并联到一起可实现丄与功能。
8、TTL与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2 个稳态,存储8位二进制信息要__8 ________________________个触发器。
1 0、一个基本RS触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S = 0且R= 0的信号。
11、一个基本RS触发器在正常工作时,不允许输入R=S= 1的信号,因此它的约束条件是RS=0 。
1 2、在一个CP脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
、选择题1 一位十六进制数可以用 C 位一进制数来表示。
A 1B . 2 C.4D162、十进制数25用8421BCD码表示为 B 。
A 10 101B . 0010 0101 C.100101 D .101013、以下表达式中符合逻辑运算法则的是D。
数字电路期末考试卷及答案解析_(1)(绝密)
![数字电路期末考试卷及答案解析_(1)(绝密)](https://img.taocdn.com/s3/m/0534c039b90d6c85ec3ac62b.png)
期末考试试卷(A)卷课程名称:适用年级/专业:试卷类别开卷()闭卷(√)学历层次本科考试用时120分钟《考生注意:答案要全部抄到答题纸上,做在试卷上不给分》...........................一、填空题(每空2分,共20分)1.逻辑代数中三个最基本的运算是①、②和③。
2.逻辑函数F=A+B+C D的反函数F= ①,对偶式为②。
3.D触发器的特征方程为①,JK触发器的特征方程为②。
4. 型触发器克服了空翻现象。
5.构造一个模10计数器需要①个状态,②个触发器。
二、单项选择(每小题2分,共20分)(A)1、最小项AB C D的逻辑相邻最小项是A. ABC DB. ABC DC. ABC DD.A BC D()2、若所设计的编码器是将31 个一般信号转换成二进制代码,则输出应是一组N=(C )位的二进制代码。
A.3 B. 4 C. 5 D. 6(A)3、时序逻辑电路中一定是含A. 触发器B. 组合逻辑电路C. 移位寄存器D. 译码器(D )4、在何种输入情况下,“或非”运算的结果是逻辑0。
A.全部输入是0 B.全部输入是1 C.任一输入为0,其他输入为1 D.任一输入为1(B )5、同步时序逻电路和异步时序逻电路比较,其差别在于后者A.没有触发器B. 没有统一的时钟脉冲控制C .没有稳定状态 D. 输出只与内部状态有关()6、某移位寄存器的时钟脉冲频率为100KH Z,欲将存放在该寄存器中的数左移8位,完成该操作需要()时间。
A.10μSB.80μSC.100μSD.800ms(D )7、没有置0功能的触发器是A.RS-FFB.JK-FFC.D-FFD.T-FF( )8、一个4位二进制同步加法计数器用作分频器时,若计数脉冲的频率为=CPf160KHZ ,现需要20KHZ 的信号,取自A 、0Q 端的信号 B 、1Q 端的信号;C 、2Q 端的信号 D 、3Q 端的信号( D )9、为实现将D 触发器转换为T 触发器,图(一)的虚框内应是A. 或非门B. 与非门C. 异或门D. 同或门 图一( D )10、以下表达式中符合逻辑运算法则的是 A.C ·C=C 2 B.1+1=10 C.0<1 D.A+1=1三、证明与化简:(每小题5分,共15分)1、用公式法证明等式A B A B A AB +++B=1成立。
数电期末考试试题及答案
![数电期末考试试题及答案](https://img.taocdn.com/s3/m/0a11abbf541810a6f524ccbff121dd36a32dc424.png)
数电期末考试试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是以下哪三种?A. 与、或、非B. 与、异或、同或C. 与、或、异或D. 与、同或、非答案:A2. 下列哪个不是组合逻辑电路的特点?A. 有记忆功能B. 输出只依赖于当前输入C. 结构简单D. 响应速度快答案:A3. 触发器的主要用途是什么?A. 存储信息B. 放大信号C. 转换信号D. 滤波答案:A4. 以下哪个不是数字电路的优点?A. 抗干扰能力强B. 可靠性高C. 集成度高D. 功耗大答案:D5. 一个4位二进制计数器的最大计数范围是多少?A. 8B. 16C. 32D. 64答案:B6. 以下哪个是同步时序逻辑电路的特点?A. 电路中存在多个时钟信号B. 电路中的触发器是异步的C. 电路中的触发器是同步的D. 电路中的触发器是无关紧要的答案:C7. 一个D触发器的输出Q与输入D的关系是?A. Q = DB. Q = ¬ DC. Q = D + ¬ DD. Q = D * ¬ D答案:A8. 以下哪个是数字电路设计中常用的优化方法?A. 增加冗余B. 减少冗余C. 增加噪声D. 减少噪声答案:B9. 布尔代数的基本运算有哪些?A. 与、或、非B. 加、减、乘C. 同或、异或、非D. 乘、除、模答案:A10. 以下哪个是数字电路中常用的存储元件?A. 电容B. 电感C. 电阻D. 二极管答案:A二、简答题(每题10分,共30分)1. 简述数字电路与模拟电路的区别。
答案:数字电路处理的是离散的数字信号,而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力,可靠性高,易于集成,功耗相对较低。
模拟电路则在信号处理方面更为灵活,但容易受到噪声干扰,集成度相对较低。
2. 解释什么是时序逻辑电路,并给出一个例子。
答案:时序逻辑电路是一种具有存储功能的数字电路,其输出不仅取决于当前的输入,还取决于电路的历史状态。
数字电子技术期末考试题及答案(经典)
![数字电子技术期末考试题及答案(经典)](https://img.taocdn.com/s3/m/9774c19f16fc700abb68fce9.png)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题(每题2分,共30分。
描述正确的在题号前的括号中打“√”,错误的打“×”)【】1、二进制有0 ~ 9十个数码,进位关系为逢十进一。
【】2、(325)8 >(225)10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中,有下列关系:(100111010001)2=(9D1)16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码,8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值,1比0大。
【】10、在逻辑代数中,逻辑变量和函数均只有0和1两个取值,且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立,所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号,所以语音信号是数字信号。
【】15、逻辑函数的运算次序为:先算括号内,后算括号外;先求与,再求或,最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态,即不是工作在饱和区,就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C,当输入A、B、C不全为“1”时,输出Y为“0”,输入A、B、C全为高电平“1”时,输出Y为“1”,此门电路是或门电路。
数字电路期末试题及答案
![数字电路期末试题及答案](https://img.taocdn.com/s3/m/02fd7f630622192e453610661ed9ad51f11d547f.png)
数字电路期末试题及答案1. 选择题(每题2分,共30题,总分60分)(1) 以下哪种逻辑门的输出为低电平时,输入端需全为高电平?A. 与门B. 或门C. 非门D. 异或门答案:C(2) 下列选项中,哪个是数码管的常见类型?A. BCD码B. 七段码C. 格雷码D. 码编码答案:B(3) 在数字电路中,把输入引脚作为输出引脚使用的器件是?A. 复用器B. 反相器C. 编码器D. 解码器答案:D(4) 单位延时器可用于延时输入信号,它的作用是?A. 放大延时信号B. 过滤延时信号C. 产生延时信号D. 编码延时信号答案:C(5) 下面哪个是D触发器的输出特性?A. 同步输出B. 反转输出C. 清零输出D. 使能输出答案:B(6) 在四位二进制加法器电路中,超过位数范围的进位称为?A. 高位进位B. 低位进位C. 溢出进位D. 数据进位答案:C...2. 填空题(每空2分,共10空,总分20分)(1) 由三个反相器构成的分频电路称为_______。
答案:三分频(2) 一个四位二进制数可以表示_______个不同的状态。
答案:16...3. 简答题(每题10分,共6题,总分60分)(1) 请简要说明译码器(Decoder)的工作原理及其应用场景。
答案:译码器是一种组合逻辑电路,用于将输入的编码信号转换为输出的解码信号。
它根据特定的逻辑关系来解码输入信号,并且只有一个输出端口被激活,其他输出均为低电平。
常见的应用场景包括数码管显示、地址解码、信号传递等。
(2) 请简要说明触发器(Flip-flop)的工作原理以及它与时序电路的关系。
答案:触发器是一种存储器件,用于在时序电路中存储和传输信息。
它有两个稳定的输出状态,分别称为"Set"和"Reset"。
触发器能够根据控制信号的变化来决定是否改变输出状态,从而实现信息的存储和传输。
触发器在时序电路中起着重要的作用,用于实现存储、计数和时序控制等功能。
数字电路期末考试题及答案
![数字电路期末考试题及答案](https://img.taocdn.com/s3/m/17dfd2444531b90d6c85ec3a87c24028905f854a.png)
数字电路期末考试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系是:A. 与逻辑(AND)B. 或逻辑(OR)C. 非逻辑(NOT)D. 异或逻辑(XOR)答案:C2. 下列哪个不是数字电路的特点?A. 精确度高B. 稳定性好C. 功耗大D. 抗干扰能力强答案:C3. 一个简单的触发器可以存储多少位二进制信息?A. 1位B. 2位C. 3位D. 4位答案:A4. 以下哪个是组合逻辑电路的特点?A. 有记忆功能B. 无记忆功能C. 可以进行算术运算D. 可以进行逻辑运算答案:B5. 在数字电路中,同步计数器与异步计数器的主要区别是:A. 同步计数器速度更快B. 同步计数器结构更复杂C. 同步计数器计数更准确D. 异步计数器计数更准确答案:A6. 一个4位二进制计数器最多能计数到:A. 15B. 16C. 8D. 4答案:B7. 以下哪个是数字电路中常用的存储元件?A. 电阻B. 电容C. 电感D. 晶体管答案:D8. 以下哪个不是数字电路中的逻辑门?A. NANDB. NORC. XORD. TRIAC答案:D9. 一个完整的数字电路设计流程包括以下哪些步骤?A. 需求分析B. 电路设计C. 仿真测试D. 所有选项答案:D10. 以下哪个是数字电路中的时序逻辑电路?A. 门电路B. 触发器C. 运算放大器D. 模数转换器答案:B二、简答题(每题5分,共20分)1. 简述数字电路与模拟电路的区别。
答案:数字电路主要处理离散的数字信号,具有逻辑功能,而模拟电路处理连续的模拟信号,主要用于信号放大、滤波等。
2. 解释什么是触发器,并说明其在数字电路中的作用。
答案:触发器是一种具有记忆功能的逻辑电路,能够存储一位二进制信息。
在数字电路中,触发器用于存储数据,实现计数、定时等功能。
3. 什么是组合逻辑电路?请举例说明。
答案:组合逻辑电路是由逻辑门组成的电路,其输出只依赖于当前的输入状态,不具有记忆功能。
(完整版)数字电路的期末试题及答案
![(完整版)数字电路的期末试题及答案](https://img.taocdn.com/s3/m/89e0e62d04a1b0717fd5dde5.png)
数字电路的期末试题一、客观题:请选择正确答案,将其代号填入()内;(本大题共10 小题,每空 2 分,共20 分)⒈ 当某种门的输入全部为高电平,而使输出也为高电平者,则这种门将是:A.与非门及或非门;B .与门及或门;C.或门及异或门; D .与门及或非门.( B )⒉ 在如下所列 4 种门电路中,与图示非门相等效的电路是:( B )⒊ 已知,则函数 F 和H 的关系,应是:( B )A.恒等; B .反演; C .对偶;D .不确定.⒋ 若两个逻辑函数恒等,则它们必然具有唯一的:(A)A.真值表; B .逻辑表达式; C .电路图; D .逻辑图形符号.⒌ 一逻辑函数的最小项之和的标准形式,它的特点是:(C)A.项数最少; B .每个乘积项的变量数最少;C.每个乘积项中,每种变量或其反变量只出现一次;D.每个乘积项相应的数值最小,故名最小项.⒍ 双向数据总线可以采用( B )构成。
A.译码器; B .三态门; C .与非门; D .多路选择器.⒎ 在下列逻辑部件中,不属于组合逻辑部件的是( D )。
A.译码器; B .编码器; C .全加器; D .寄存器.⒏ 八路数据选择器,其地址输入端(选择控制端)有( C )个。
A.8 个 B .2 个 C .3 个 D .4 个⒐ 为将D触发器转换为T 触发器,如图所示电路的虚线框内应是( D )。
A.或非门 B .与非门 C .异或门 D .同或门⒑ 为产生周期性矩形波,应当选用( C )。
A.施密特触发器 B .单稳态触发器C.多谐振荡器 D .译码器、化简下列逻辑函数(每小题 5 分,共10 分)⒈ 用公式法化简逻辑函数:⒉ 用卡诺图法化简逻辑函数:Y(A,B,C,D)= ∑ m(2 ,3,7,8,11,14)给定约束条件为m0+m5+m10+m15 =0三、非客观题(本题两小题,共20 分)⒈ 如图所示为三输入变量的或门和与门的逻辑图。
根据两种不同(见图b),画出Y1、Y 2 的输入波形的波形。
数字电子期末考试题及答案
![数字电子期末考试题及答案](https://img.taocdn.com/s3/m/87e747360a1c59eef8c75fbfc77da26924c59671.png)
数字电子期末考试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系有几种?A. 2种B. 3种C. 4种D. 5种答案:B2. 以下哪个不是基本的逻辑门?A. AND门B. OR门C. NOT门D. XOR门答案:D3. 一个触发器可以存储多少位二进制信息?A. 1位B. 2位C. 3位D. 4位答案:A4. 以下哪个是组合逻辑电路的特点?A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态只与过去输入状态有关答案:A5. 以下哪个是时序逻辑电路的特点?A. 输出状态与输入状态有关B. 输出状态与输入状态无关C. 输出状态只与当前输入状态有关D. 输出状态与当前输入状态和过去输入状态都有关答案:D二、填空题(每空2分,共20分)6. 数字电路中,最基本的信号类型是______和______。
答案:数字信号;模拟信号7. 一个完整的数字系统通常由______和______两部分组成。
答案:硬件;软件8. 在数字电路中,常用的计数器类型有二进制计数器、______计数器等。
答案:十进制9. 一个8位的寄存器可以存储______个二进制位。
答案:810. 在数字电路中,信号的频率越高,其传输的______也越高。
答案:数据量三、简答题(每题10分,共30分)11. 简述数字电路与模拟电路的主要区别。
答案:数字电路处理的是离散的数字信号,而模拟电路处理的是连续的模拟信号。
数字电路具有更高的抗干扰能力,且易于实现大规模集成。
模拟电路则在信号处理的精度和连续性上有优势。
12. 解释什么是触发器,并简述其在数字电路中的作用。
答案:触发器是一种具有记忆功能的电路元件,可以存储一位二进制信息。
在数字电路中,触发器常用于存储中间结果,实现寄存器、计数器等功能。
13. 描述数字电路中同步计数器和异步计数器的区别。
答案:同步计数器的时钟信号同时控制所有触发器的时钟输入,而异步计数器的触发器时钟输入是独立控制的。
(完整版)数字电路期末复习试题和答案解析
![(完整版)数字电路期末复习试题和答案解析](https://img.taocdn.com/s3/m/d5ba609e52ea551811a68731.png)
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态,存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是R S=0。
12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.1B.2C.4D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时,共有 D 个变量取值组合? A. n B. 2n C. n 2 D. 2n5、在何种输入情况下,“与非”运算的结果是逻辑0。
2009数字电路期末考试题答案(绝密)
![2009数字电路期末考试题答案(绝密)](https://img.taocdn.com/s3/m/26474ea6dd3383c4bb4cd22b.png)
寡人猪八戒
四、按照下图用 J-K 触发器设计一个可控加减法计数器,要求写出状态方程,驱动 方程和输出方程。不要求画电路图。 (10 分)
A Q2 Q1 000 001 010 011 100 101 110 111
Qn+12 Qn+11 0 1 1 0 1 1 0 0 1 1 0 0 0 1 1 0
Y 0 0 0 1 1 0 0 0
Q n 1 A Q 2 Q1 AQ 2 Q1 AQ 2 Q1 AQ 2 Q1 2 (AQ1 AQ1 )Q 2 (A Q1 AQ1 )Q 2
n Q1 1 Q1
Y AQ 2 Q1 AQ 2 Q1
J 2 AQ1 AQ1 K 2 A Q1 AQ1 J1 1 K1 1
Q n 1 Q 4 4
6.分别写出下图 Y1、Y2 和 Y3 的最小项表达式。
寡人猪八戒
Y1 ABD ABC ABD ABC Y2 ABC ABC ABC Y3 ABC ABC
7.求下式的对偶式和反演式 Y=A(B’C+B(C+D’)’)’
Y A BC B(C D) Y A (B C)( B CD) Y' A (B C)( B CD)
寡人猪八戒
A 0 0 0 0 1 1 1 1
B Ci 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
S Co 0 1 1 0 1 0 0 1 0 0 0 1 0 1 1 1
S=∑m(1,2,4,7)= A BC ABC AB C ABC CO=∑m(3,5,6,7)=AC+BC+AB 六、下图所示的电路是由二进制加法计数器、3 线-8 线译码器和 S-R 锁存器构成的 一个宽度可调的脉冲发生器。 1.求 S-R 锁存器 Q 端输出波形(周期)是计数脉冲 CLK 周期的多少倍?画出 S-R 锁存器 Q 端的输出波形。 2.如果将 S-R 锁存器 Q 端输出波形周期减小一倍,应该如何调整电路连接? 计数器的初始状态 Q2Q1Q0=000(10 分)
数字电子技术试题库及答案期末考试秘籍
![数字电子技术试题库及答案期末考试秘籍](https://img.taocdn.com/s3/m/a1c73b24876fb84ae45c3b3567ec102de2bddfb7.png)
数字电子技术期末试题库一、选择题:A组:1.如果采用偶校验方式,以下接收端收到的校验码中,〔 A 〕是不正确的A、00100B、10100C、11011D、111102、某一逻辑函数真值表确定后,下面描述该函数功能的方法中,具有唯一性的是〔B〕A、逻辑函数的最简及或式B、逻辑函数的最小项之和C、逻辑函数的最简或及式D、逻辑函数的最大项之和3、在以下逻辑电路中,不是组合逻辑电路的是〔D〕A、译码器B、编码器C、全加器D、存放器4、以下触发器中没有约束条件的是〔D〕A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器5、555定时器不可以组成D。
A.多谐振荡器B.单稳态触发器C.施密特触发器D.J K触发器6、编码器〔A〕优先编码功能,因而〔C〕多个输入端同时为1。
A、有B、无C、允许D、不允许7、〔D〕触发器可以构成移位存放器。
A、根本RS触发器B、主从RS触发器C、同步RS触发器D、边沿D触发器8、速度最快的A/D转换器是〔A〕电路A、并行比拟型B、串行比拟型C、并-串行比拟型D、逐次比拟型9、某触发器的状态转换图如下图,该触发器应是( C )A. J-K触发器B. R-S触发器C. D触发器D. T触发器10.〔电子专业作〕对于VHDL以下几种说法错误的选项是〔A 〕A VHDL程序中是区分大小写的。
B 一个完整的VHDL程序总是由库说明局部、实体和构造体等三局部构成C VHDL程序中的实体局部是对元件和外部电路之间的接口进展的描述,可以看成是定义元件的引脚D 构造体是描述元件内部的构造和逻辑功能B组:1、微型计算机和数字电子设备中最常采用的数制是--------------------------------〔 A 〕2、十进制数6在8421BCD码中表示为-------------------------------------------------〔 B 〕A.0101B.0110C. 0111D. 10003、在图1所示电路中,使__AY 的电路是---------------------------------------------〔 A 〕A. ○1B. ○2C. ○3D. ○44、接通电源电压就能输出矩形脉冲的电路是------------------------------------------〔 D 〕A. 单稳态触发器B. 施密特触发器C. D触发器D. 多谐振荡器5、多谐振荡器有-------------------------------------------------------------------------------〔 C 〕A. 两个稳态B. 一个稳态C. 没有稳态D. 不能确定6、输入A、B和输出Y的波形如以下图所示,则对应的逻辑门电路是-------〔 D 〕A. 及门B. 及非门C. 或非门D. 异或门7、以下电路中属于时序逻辑电路的是------------------------------------------------------〔 B 〕A. 编码器B. 计数器C. 译码器D. 数据选择器8、在某些情况下,使组合逻辑电路产生了竞争及冒险,这是由于信号的---------〔 A 〕A. 延迟B. 超前C. 突变D. 放大9、以下哪种触发器可以方便地将所加数据存入触发器,适用于数据存储类型的时序电路--------------------------------------------------------------------------------〔 C 〕A. RS触发器B. JK触发器C. D触发器D. T触发器10、电路和波形如以下图,正确输出的波形是-----------------------------------------------〔 A 〕A. ○1B. ○2C. ○3D. ○4C组:1.十进制数25用8421BCD码表示为 A 。
数电期末考试题及答案
![数电期末考试题及答案](https://img.taocdn.com/s3/m/19de44a088eb172ded630b1c59eef8c75ebf950d.png)
数电期末考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。
A. 与运算B. 或运算C. 非运算D. 异或运算2. 一个D触发器具有()个稳定状态。
A. 1B. 2C. 3D. 43. 一个四进制计数器有()个状态。
A. 4B. 8C. 16D. 324. 一个3线到8线译码器可以译出()种不同的二进制信号。
A. 3B. 4C. 8D. 275. 一个4位二进制计数器的计数范围是()。
A. 0到7B. 0到15C. 0到31D. 0到2556. 在数字电路中,若要实现逻辑“与”运算,应该使用()门。
A. 与门B. 或门C. 非门D. 异或门7. 触发器的输出状态取决于()。
A. 当前输入B. 上一状态C. 输入与上一个状态D. 外部控制信号8. 一个8位寄存器可以存储()位二进制数。
A. 1B. 4C. 8D. 169. 一个2进制计数器在计数过程中,其输出状态的变化规律是()。
A. 01, 10, 11, 00B. 00, 01, 11, 10C. 00, 01, 10, 11D. 00, 10, 01, 1110. 在数字电路中,若要实现逻辑“或”运算,应该使用()门。
A. 与门B. 或门C. 非门D. 异或门二、填空题(每题2分,共20分)1. 在数字电路中,逻辑“0”通常用电压______伏特表示,逻辑“1”通常用电压______伏特表示。
2. 一个3线到8线译码器的输入端有______个信号线,输出端有______个信号线。
3. 一个4位二进制计数器的进位链是______进制的。
4. 一个D触发器的输出Q与输入D的关系是______。
5. 在数字电路中,逻辑“非”运算的符号是______。
6. 一个4位二进制计数器的计数范围是______到______。
7. 一个3线到8线译码器可以译出______种不同的二进制信号。
8. 一个8位寄存器可以存储______位二进制数。
数电期末考试题及答案
![数电期末考试题及答案](https://img.taocdn.com/s3/m/a73496defc0a79563c1ec5da50e2524de418d00d.png)
数电期末考试题及答案一、单项选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑运算是()。
A. 与、或、非B. 与、或、异或C. 与、或、同或D. 与、或、非、异或答案:A2. 一个触发器可以存储()位二进制信息。
A. 1B. 2C. 3D. 4答案:A3. 以下哪个不是组合逻辑电路的特点?()A. 输出只依赖于当前输入B. 输出与输入之间没有记忆功能C. 输出与输入之间存在记忆功能D. 输出与输入之间存在时间延迟答案:C4. 一个4位二进制计数器可以计数的最大值是()。
A. 15B. 16C. 8D. 7答案:B5. 一个D触发器的输出Q与输入D的关系是()。
A. Q=DB. Q=非DC. Q=D的延迟D. Q=D的反相延迟答案:A6. 在数字电路中,以下哪个不是基本的逻辑门?()A. 与门B. 或门C. 非门D. 与非门答案:D7. 一个3线-8线译码器可以译码的输入信号个数是()。
A. 3B. 4C. 5D. 6答案:B8. 一个8位寄存器可以存储的最大十进制数是()。
A. 255B. 256C. 511D. 512答案:C9. 在数字电路中,以下哪个不是时序逻辑电路的特点?()A. 输出不仅依赖于当前输入,还依赖于电路的状态B. 输出与输入之间存在记忆功能C. 输出与输入之间没有记忆功能D. 输出与输入之间存在时间延迟答案:C10. 一个JK触发器的输出Q与输入J和K的关系是()。
A. Q=JB. Q=KC. Q=J+KD. Q=J⊕K答案:D二、填空题(每题2分,共20分)1. 在数字电路中,一个3位二进制计数器可以计数的最大值是______。
答案:72. 一个4线-16线译码器可以译码的输入信号个数是______。
答案:43. 一个8位二进制计数器可以计数的最大值是______。
答案:2554. 一个D触发器的输出Q与输入D的关系是Q=______。
答案:D5. 在数字电路中,一个与非门的输出是输入的______。
数电期末试卷与答案(共4套)
![数电期末试卷与答案(共4套)](https://img.taocdn.com/s3/m/8a4fb0215b8102d276a20029bd64783e09127d6a.png)
数电期末试卷与答案(共4套)XX⼤学信息院《数字电⼦技术基础》期终考试试题( 110 分钟) (第⼀套 )⼀、填空题:(每空 1 分,共 15 分)1.逻辑函数YABC 的两种标准形式分别为()、()。
2.将 2004 个“ 1”异或起来得到的结果是()。
3 .半导体存储器的结构主要包含三个部分,分别是()、()、()。
4.8 位 D/A 转换器当输⼊数字量10000000 为 5v。
若只有最低位为⾼电平,则输出电压为() v;当输⼊为 10001000,则输出电压为()v。
5.就逐次逼近型和双积分型两种A/D 转换器⽽⾔,()的抗⼲扰能⼒强,()的转换速度快。
6.由 555 定时器构成的三种电路中,()和()是脉冲的整形电路。
7.与 PAL 相⽐,GAL 器件有可编程的输出结构,它是通过对()进⾏编程设定其()的⼯作模式来实现的,⽽且由于采⽤了()的⼯艺结构,可以重复编程,使它的通⽤性很好,使⽤更为⽅便灵活。
⼆、根据要求作题:(共 15 分)1.将逻辑函数P=AB+AC 写成“与或⾮”表达式,并⽤“集电极开路与⾮门”来实现。
2.图 1、2 中电路均由 CMOS 门电路构成,写出 P、Q 的表达式,并画出对应 A 、B、C 的 P、Q 波形。
三、分析图 3 所⽰电路:(10 分)1)试写出 8 选 1 数据选择器的输出函数式;2)画出 A2、 A1、 A0 从 000~111连续变化时, Y 的波形图;3)说明电路的逻辑功能。
四、设计“⼀位⼗进制数”的四舍五⼊电路(采⽤8421BCD 码)。
要求只设定⼀个输出,并画出⽤最少“与⾮门”实现的逻辑电路图。
(15 分)五、已知电路及、4(a) (b)所⽰,设触发器的初态均为“ 0”,试CP A 的波形如图画出输出端 B 和 C 的波形。
(8 分)BC六、⽤ T 触发器和异或门构成的某种电路如图5(a)所⽰,在⽰波器上观察到波形如图 5(b)所⽰。
试问该电路是如何连接的?请在原图上画出正确的连接图,并标明 T 的取值。
数电期末考试题及答案
![数电期末考试题及答案](https://img.taocdn.com/s3/m/4cc4d58532d4b14e852458fb770bf78a65293af2.png)
数电期末考试题及答案一、选择题(每题2分,共20分)1. 以下哪个不是数字电路的特点?A. 精度高B. 抗干扰能力强C. 体积大D. 可靠性高答案:C2. 数字信号的特点是什么?A. 连续变化B. 离散变化C. 模拟变化D. 随机变化答案:B3. 逻辑门电路中最基本的逻辑关系是?A. ANDB. ORC. NOTD. XOR答案:C4. 下列哪个不是组合逻辑电路的特点?A. 输出只依赖于当前输入B. 输出与输入之间存在时延C. 没有记忆功能D. 可以进行复杂的逻辑运算答案:B5. 触发器的主要功能是什么?A. 放大信号B. 存储信息C. 转换信号D. 滤波答案:B6. 以下哪个不是数字电路设计中的优化目标?A. 减小功耗B. 提高速度C. 增加成本D. 减少面积答案:C7. 在数字电路中,同步信号的主要作用是什么?A. 同步时钟B. 同步数据C. 同步电源D. 同步信号源答案:A8. 以下哪个是数字电路中的时序逻辑电路?A. 门电路B. 触发器C. 计数器D. 译码器答案:C9. 以下哪个不是数字电路中的编码方式?A. 二进制编码B. 格雷码编码C. 十进制编码D. BCD编码答案:C10. 以下哪个是数字电路中的存储元件?A. 电阻B. 电容C. 电感D. 逻辑门答案:B二、填空题(每空2分,共20分)1. 数字电路中最基本的逻辑运算包括________、________和________。
答案:与、或、非2. 一个完整的数字系统通常包括________、________、________和输入/输出设备。
答案:算术逻辑单元、控制单元、存储器3. 在数字电路中,________是用来表示信号状态的最小单位。
答案:位(bit)4. 一个二进制数的位数越多,其表示的数值范围________。
答案:越大5. 触发器的输出状态取决于________和________。
答案:当前输入、前一状态6. 同步计数器与异步计数器的主要区别在于________是否受时钟信号的控制。
【精品】数字电路期末试题及答案
![【精品】数字电路期末试题及答案](https://img.taocdn.com/s3/m/2e6661348f9951e79b89680203d8ce2f00666506.png)
【精品】数字电路期末试题及答案6 数字电路期末试题及答案6一、选择题1.在数字电路中,下列哪个元件可以用来存储数据?A. 门电路B. 寄存器C. 译码器D. 多路复用器答案:B. 寄存器2.下列哪个逻辑门电路可以实现与非门?A. 与门B. 或门C. 非门D. 异或门答案:C. 非门3.以下哪个选项是正确的?A. 1个字节等于8个位B. 1个字节等于16个位C. 1个字节等于32个位D. 1个字节等于64个位答案:A. 1个字节等于8个位4.在数字电路中,下列哪个元件可以将二进制数据转换为十进制数据?A. 译码器B. 多路复用器C. 寄存器D. 编码器答案:A. 译码器5.在数字电路中,下列哪个元件可以实现多个输入信号的选择?A. 与门B. 或门C. 译码器D. 多路复用器答案:D. 多路复用器二、填空题1.将二进制数1101转换为十进制数________。
答案:132.将十进制数5转换为二进制数________。
答案:1013.在逻辑电路中,当输入信号为0时,与门的输出为________。
答案:04.在逻辑电路中,当输入信号为1时,或门的输出为________。
答案:15.在数字电路中,将两个4位二进制数相加,最多可以得到________位的结果。
答案:5三、简答题1.请解释数字电路中的门电路是如何工作的。
答:门电路是数字电路的基本构建单元,通过接收输入信号并根据特定的逻辑运算规则产生输出信号。
常见的门电路包括与门、或门、非门和异或门等。
与门只有当所有输入信号都为1时,输出信号才为1;或门只有当任意输入信号为1时,输出信号才为1;非门将输入信号取反作为输出信号;异或门只有当输入信号中有且仅有一个为1时,输出信号才为1。
门电路的工作原理是通过逻辑运算实现对输入信号的处理和转换,从而产生所需的输出信号。
2.请解释数字电路中的寄存器的作用和工作原理。
答:寄存器是数字电路中用于存储数据的元件,可以用来暂时存储和保持输入信号的数值。
数电期末试题及答案
![数电期末试题及答案](https://img.taocdn.com/s3/m/2ca9e1f0f424ccbff121dd36a32d7375a517c659.png)
数电期末试题及答案一、选择题(每题2分,共20分)1. 在数字电路中,最基本的逻辑关系是:A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案:A2. 下列哪个不是组合逻辑电路的特点?A. 输出只依赖于当前的输入B. 输出具有记忆功能C. 没有反馈回路D. 可以并行处理数据答案:B3. 触发器的主要用途是:B. 存储一位二进制信息A. 进行算术运算C. 执行逻辑判断D. 转换模拟信号答案:B4. 以下哪个不是数字电路的优点?A. 抗干扰能力强B. 集成度高C. 功耗低D. 可实现复杂的功能答案:D5. 下列哪个是同步时序逻辑电路的特点?A. 所有触发器的时钟信号相同B. 所有触发器的时钟信号不同C. 没有统一的时钟信号D. 触发器之间存在反馈回路答案:A二、填空题(每空2分,共20分)1. 一个完整的数字系统包括________和________。
答案:组合逻辑部分;时序逻辑部分2. 布尔代数的基本运算有________、________和________。
答案:与;或;非3. 一个D触发器具有________个稳定状态。
答案:24. 一个4位二进制计数器可以计数到________。
答案:155. 一个8位的寄存器可以存储________位二进制数。
答案:8三、简答题(每题10分,共30分)1. 简述什么是同步时序逻辑电路,并给出其与异步时序逻辑电路的区别。
答案:同步时序逻辑电路是指电路中所有触发器的时钟信号都是同步的,即所有触发器在相同的时钟脉冲下更新状态。
与异步时序逻辑电路相比,同步时序逻辑电路具有更少的时钟偏斜,设计更简单,但可能存在竞争冒险问题。
2. 解释什么是冒险和竞争冒险,并说明它们的区别。
答案:冒险是指在逻辑电路中,由于电路的延迟,输出在稳定状态之间短暂地出现不确定状态的现象。
竞争冒险是指由于电路中存在多条路径到达某个逻辑门,不同路径的延迟时间不同,导致输出在稳定状态之间出现不确定状态的现象。
数字电子技术基础期末考试试卷及答案1(绝密)
![数字电子技术基础期末考试试卷及答案1(绝密)](https://img.taocdn.com/s3/m/1be22e08b52acfc789ebc92b.png)
数字电子技术基础试题(一)一、填空题 : (每空1分,共10分)1. (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为:、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器,其地址线为 12 条、数据线为 8 条。
二、选择题: (选择一个正确的答案填入括号内,每题3分,共30分 )1.设下图中所有触发器的初始状态皆为0,找出图中触发器在时钟信号作用下,输出电压波形恒为0的是:(C )图。
2.下列几种TTL电路中,输出端可实现线与功能的电路是( D)。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路,其多余输入端正确的处理方法是(D )。
A、通过大电阻接地(>1.5KΩ)B、悬空C、通过小电阻接地(<1KΩ)B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的(A )。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路(C )。
A、计数器B、寄存器C、译码器D、触发器6.下列几种A/D转换器中,转换速度最快的是(A )。
A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7.某电路的输入波形 u I 和输出波形 u O 如下图所示,则该电路为( C)。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8.要将方波脉冲的周期扩展10倍,可采用(C )。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为( D)。
A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时,最多可以有( C)个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简(每题5分,共10分)1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D,约束条件:A C + A CD+AB=0四、分析下列电路。
(完整版)数字电路期末复习含答案
![(完整版)数字电路期末复习含答案](https://img.taocdn.com/s3/m/459215f61ed9ad51f11df231.png)
数字集成电路一、 填空题1. “全1出0,有0出1”描述的逻辑关系是 与非逻辑 。
2. 101ABC =时,函数C B AB Y +=之值为Y = 1 。
3. 、 逻辑表达式、 逻辑图 、 波形图 、卡诺图五种。
4. A B +AB A AB += A +B ,AB AB += A 。
5. 常用的集成组合逻辑电路有 编码器 、 译码器 、 数据选择器 等。
6. 编码器的功能是将输入信号转化为 二进制代码输出 。
7. 对于时序逻辑电路来说,某一时刻电路的输出不仅取决于当时的 输入状态 ,而且还取决于电路 原来的状态 。
所以时序电路具有 记忆 性。
8. 计数器的主要用途是对脉冲进行 计数 ,也可以用作 分频 和 定时 等。
9. 用n 个触发器构成的二进制计数器计数容量最多可为 2n -1 。
10. 寄存器可分成 数码 寄存器和 移位 寄存器。
11. 寄存器主要用来暂时存放 数码或信息 ,是一种常用的时序逻辑部件。
12. 一个触发器可以构成 1 位二进制计数器,它有 2 种工作状态,若需要表示n 位二进制数,则需要 n 个触发器。
13. 在计数器中,当计数脉冲输入时,所有触发器同时翻转,即各触发器状态的改变是同时进行的,这种计数器称为 同步计数器 。
14. 施密特触发器具有 回差 现象,又称 滞回 特性。
15. 单稳态触发器最重要的参数为 脉冲宽度 ;多谐振荡器最重要参数为振荡周期 。
16. 常见的脉冲产生电路有 多谐振荡器 ,常见的脉冲整形电路有 单稳态触发器 、 施密特触发器 。
17. 施密特触发器有 两 个稳态,单稳态触发器有 一 个稳态,多谐振荡器有零 个稳态。
18. 单稳态触发器输出脉冲宽度由 定时元件参数 决定;而施密特触发器输出脉冲宽度由 输入信号 决定。
19. 施密特触发器的主要用途有波形变换、整形、脉冲幅度鉴别、构成多谐振荡器 等。
二、 选择题1. Y ABC AC BC =++,当1A C ==时, D 。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《数字电子技术基础》期终考试试题(110分钟)
一、填空题:(每空1分,共15分)
=+的两种标准形式分别为
1.逻辑函数Y A B C
()、()。
2.将2004个“1”异或起来得到的结果是()。
3.半导体存储器的结构主要包含三个部分,分别是()、()、()。
4.8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平,则输出电压为()v;当输入为10001000,则输出电压为()v。
5.就逐次逼近型和双积分型两种A/D转换器而言,()的抗干扰能力强,()的转换速度快。
6.由555定时器构成的三种电路中,()和()是脉冲的整形电路。
7.与PAL相比,GAL器件有可编程的输出结构,它是通过对()进行编程设定其()的工作模式来实现的,而且由于采用了()的工艺结构,可以重复编程,使它的通用性很好,使用更为方便灵活。
二、根据要求作题:(共15分)
1.将逻辑函数P=AB+AC写成“与或非”表达式,并用“集电极开路与非门”
来实现。
2.图1、2中电路均由CMOS门电路构成,写出P、Q 的表达式,并画出对应A、
B、C的P、Q波形。
三、分析图3所示电路:(10分)
1)试写出8选1数据选择器的输出函数式;
2)画出A2、A1、A0从000~111连续变化时,Y的波形图;
3)说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路(采用8421BCD码)。
要求只设定一个输出,并画出用最少“与非门”实现的逻辑电路图。
(15分)
五、已知电路及CP、A的波形如图4(a) (b)所示,设触发器的初态均为“0”,试画出输出端B和C的波形。
(8分)
B
C
六、用T触发器和异或门构成的某种电路如图5(a)所示,在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的?请在原图上画出正确的连接图,并标明T的取值。
(6分)
七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形,并说明它们和CP信号频率之比。
(16分)
表1:
地址输入数据输出
A3 A2 A1 A0 D3 D2 D1 D0
0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0
0 1 1 1
1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 0 1 0 0
0 1 0 1
1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 1 0 0 0 1 1 1 0 0 0 0
CP波形如图所示:
八、综合分析图7所示电路,RAM的16个地址单元中的数据在表中列出。
要求:(1)说明555定时器构成什么电路?(18分)
(2)说明74LS160构成多少进制计数器?
(3)说明RAM在此处于什么工作状态,起什么作用?
(4)写出D\A转换器CB7520的输出表达式(U O与d9~d0之间的关系);
(5)画出输出电压U o的波形图(要求画一个完整的循环)。
《数字电子计数基础》试题(第一套)参考答案一、填空(每空1分,共15分)
1.
)
6
,
4
,
(
)
(
,
)
7
,
5
,
3
,
2
,
1
(
)
(=
∏
=
=
=
∑i
M
ABC
Y
i
m
ABC
Y
i
i
2.0
3.地址译码器、存储矩阵、输出缓冲器4.0.039、5.31
5.双积分型、逐次逼近型
6.施密特触发器、单稳态触发器
7.结构控制字、输出逻辑宏单元、E 2CMOS
二、根据要求作题:(共15分)
1.C B A C B A P ⋅=+=
OC 与非门实现如图:
2. C Q B C B A Q BC C A P n
n ⋅++⋅+=+=+1
;
三、1)
2
701260125012401230122012101207
A D A A A D A A A D A A A D A A A D A A A D A A A D A A A D D m Y i
i +++++++=∑=2)
3)该电路为序列脉冲发生器,当A2、A1、A0从000~111连续变化时,Y 端输出连续脉冲10110011。
四、设用A3A2A1A0表示该数,输出F 。
列出真值表(6分)
A3 A2 A1 A0 F 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 1
1 1 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1
X X
X X X X
∑⋅⋅==1
2023)9,8,7,6,5(A A A A A m F
五、
CP
A B
C
六、T=1, 连线Q CP F ⊕=如图:
七、 D3、D2、D1、D0频率比分别是1/15、3/15、5/15、7/15;
八、
(1) 555定时器构成多谐振荡器,发出矩形波; (2) 74LS160构成九进制计数器,状态转换图如下:
(3) R AM 处于读出状态,将0000B ~1000B 单元的内容循环读出;
(4) )2222(2826677889910
d d d d D V V N n REF
O +++=-=
(5)输出电压波形图如下:
D0 CP
D1
D2
D3。