计数译码显示电路的设计
实验6.6 计数、译码和显示电路(60进制)
数字电子技术实验实验6.6 计数、译码和显示电路一、实验目的1.学习计数器、译码器和七段显示器的使用方法。
2.掌握计数器、译码器和七段显示器的综合应用。
3.掌握用示波器测试计数器输出波形的方法。
二、实验任务用74LS161计数器、4511译码器、BS311201显示器各两片和74LS00一片实现一个带显示的60进制计数器。
完成表6-6-1及6-6-2测试，个位波形测试。
三、实验设备数字电路实验箱(74LS161、4511、BS311201、74LS00数字集成芯片、脉冲源)、数字万用表、示波器、导线。
四、实验原理74LS161引脚图4511引脚图七段数码管显示笔段BS311201共阴极显示器，COM接地；BS311101共阳极显示器，COM 接电源+5V 。
输入低位CC4511 BCD 码七段译码器,驱动共阴数码管BS311201集成片。
当译码器输入码超过“1001”时，译码器的输出为全为0，数码管熄灭。
译码输出输入高位74LS161逻辑符号输出高位74LS161DQ C Q B Q AQ DCBACR CPLDET EPCo输入输出端说明CR ：异步清零端，低电平有效；LD ：同步置数端，低电平有效；ET 、EP ：使能端，高电平有效；CP ：计数器时钟；D 、C 、B 、A ：数据输入端；Q D 、Q C 、Q B 、Q A ：数据输出端；Co ：进位端。
输入输出CR LD ET EP CP D C B AQ D Q C Q B Q A××××××××10×× d c b a1111××××1 1 0 ××××××1 1 ×0 ×××××0 0 0 0d c b a加计数保持保持74LS161功能表低电平有效74LS161是一个可预置的4位二进制同步加法计数器，它的计数长度是16。
计数器及其译码显示电路设计
计数器及其译码显示电路设计一、引言计数器及其译码显示电路是数字电路中常见的模块，广泛应用于计数、测量、定时等领域。
本文将介绍计数器及其译码显示电路的设计原理和实现方法。
二、计数器的基本原理计数器是一种能够在一定范围内按照规定的步长进行累加或累减操作的电路。
常见的计数器有二进制计数器和十进制计数器两种。
1.二进制计数器二进制计数器是指能够在二进制数字系统中进行累加或累减操作的电路。
其基本原理是通过触发器来实现数据存储和状态转移，以达到累加或累减的目的。
常见的二进制计数器有同步计数器和异步计数器两种。
同步计数器是指所有触发器都在同一个时钟脉冲下进行状态转移，因此具有较高的稳定性和精度。
异步计数器则是指每个触发器都有自己独立的时钟输入，因此具有较高的速度和灵活性。
2.十进制计数器十进制计数器是指能够在十进制数字系统中进行累加或累减操作的电路。
其基本原理是通过将二进制计数器的输出信号转换为十进制数字系统中的数字，以达到实现十进制计数的目的。
常见的十进制计数器有BCD计数器和二进制-BCD码转换器两种。
三、译码显示电路的基本原理译码显示电路是一种能够将数字信号转换为对应的字符或图形信号进行显示的电路。
常见的译码显示电路有BCD-7段译码器和BCD-10段译码器两种。
1.BCD-7段译码器BCD-7段译码器是指能够将4位二进制代码转换为对应的7段LED数字管显示信号的电路。
其基本原理是通过查表法将4位二进制代码映射到对应的7段LED数字管上，以实现数字信号到字符信号的转换。
2.BCD-10段译码器BCD-10段译码器是指能够将4位二进制代码转换为对应的10个LED 灯管显示信号的电路。
其基本原理与BCD-7段译码器相似，不同之处在于需要额外添加3个LED灯管用于表示“.”、“-”和“+”等符号。
四、计数器及其译码显示电路设计实例下面以一个4位同步二进制计数器及其对应的BCD-7段译码器为例，介绍其设计过程。
multisim仿真教程计数器译码器数码管驱动显示电路
将对话框中Node name改成与数码管相对应 的符号A。其他与逻辑分析仪的输入端的连 线都以此法行之，点击仿真开关或按F5键进 行仿真，计数器的输出和数码管的波形时序 关系则立即直观的被显示在“Logic Analyzer—XLA1”的面板窗口中。见图 12.7.2。
图12.7.3 Node对话框
由输出端QB和QD经逻辑组合电路接至计数器 （LOAD）端，构建计数进位阻塞电路。在设 计时可根据需要，由相应的输出端构建组合 逻辑电路，从而实现不同进制的计数器。
图12.7.1 计数器、译码器、数码管驱动显示电路
从虚ห้องสมุดไป่ตู้仪器中取逻辑分析仪XLA1，其上有1～F 共16个输入端，1～4端分别于计数器的四个数 据输出端QA～QD相连，第5～11端 分别与数码 管的七段A～G相连，第12端接CLK脉冲输入端。 用鼠标双击逻辑分析仪，将出现逻辑分析仪面 板窗口如图12.7.2所示。
图12.7.2 时钟脉冲、输入、输出波形时序关系图
改变逻辑分析仪Clock区(Clock/Div)的个 数，从“1”调到“32”。在图12.7.2的左侧 显示的号码为原理图的节点号码，其并不能表 示出计数器输出端和数码管的段位字母，显示 不用鼠标左键双击与逻辑分析仪“1”号输入端 连接的图线，出现如图12.7.3所示对话框。直 观，所以要对原理图进行编辑。
实验8_计数译码显示电路
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
计数译码显示电路
3、将1HZ旳正方波信号改为1KHZ旳正方波，用示波器分别观 察十进制计数器Q0、Q1、Q2、Q3旳输出波形以及CP旳波形。
(2) M > N 旳情况
用多片 N 进制集成计数器组合起来才干构成 M 进制计数器 。各片之间（或称为各级之间）旳连接方式可分为串行进位方式 、并行进位方式、整体置零方式和整体置数方式几种。
若 M 能够分解为若干个因数相乘，即 （ N i ≤N ），则能够采用 串行进位方式或并行进位方式将各个 N i 进制计数器连接起来， 构成 M 进制计数器。在串行进位方式中，以低位片旳进位输出信 号作为高位片旳时钟输入信号；在并行进位方式中，以低位片旳 进位输出信号作为高位片旳工作状态控制信号，全部芯片旳 CP 输入端同步接计数输入信号。
清 数据输入 使
零
置数
能
74LS161功能表
CR LD CP ET 操作状态
0 x x x 清除 1 0 x 预置 1 1 0 保持 1 1 1 计数
ET=CTT&ETP CO=Q3Q2Q1Q0
74LS90异步二五十 进制计数器
74LS90功能表
（2）任意进制计数器旳构成
中规模集成计数器除按其本身进制实现计数功能外，还 能够采用反馈法构成任意进制旳计数器。假定已经有旳是 N 进制计数器，需要得到 M 进制计数器。
M < N 旳情况
用一片N进制中规模集成计数器能够构成 2≤M≤N 旳任 意进制计数器。
a）置零法（复位法） 利用集成计数器旳异步置零端，经过 反馈线逼迫计数器置零。当计数器从全 0 状态 S 0 开始 计数并接受了 M 个计数脉冲后，进入 S M 状态。假如将 S M 状态译码产生一种置零信号加到计数器旳异步置零端 ，则计数器将立即返回 S 0 状态，这么就能够跳过 N － M 个状态，得到 M 进制计数器。
计数译码显示电路实验报告
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
实验一 译码、显示电路的设计
实验一译码、显示电路的设计一、实验目的1 巩固和加深对MAX+PLUSⅡ CPLD开发系统的理解和使用；2 掌握硬件实验装置使用方法；3 掌握综合性电路的设计、仿真、下载、调试方法。
二实验仪器设备1 PC机一台2 EDA教学实验系统，1套3 CPLD实验装置，1套三实验内容及步骤（一）用VHDL语言设计2-4译码器1、设计输入（1）开机,进入MAX+PLUSⅡ开发系统。
（2）在主菜单中选NEW，从输入文件类型选择菜单中选文本编辑文件输入方式，进行文本编辑, 并输入VHDL程序代码。
（3）打开FILE主菜单，选择SAVE AS，将程序以实体名保存2、电路的编译与适配（1）选择芯片型号选择当前项目文件，将设计所实现的实际芯片进行编译适配，点击Assign\Device菜单选择芯片，如下图1-2对话筐所示。
如果此时不选择适配芯片的话，该软件将自动把所有适合本电路的芯片一一进行编译适配，这将耗费你许多时间。
该例程中我们选用CPLD芯片来实现，如FLEX8000系列的EPF8282ALC84-4芯片，或FLEX10K系列EPF10K10LC84-4器件。
注意：A、根据实验系统进行选择B、只作仿真可以不选器件，让系统自动分配（2）编译适配启动MAX+plus II \ Compiler菜单，按Start开始编译，并显示编译结果，生成下载文件。
如有错误待修改后再进行编译适配，如下图1-3所示。
注意，此时在主菜单栏里的 Processing菜单下有许多编译时的选项，视实际情况选择设置。
如果说你设计的电路顺利地通过了编译，在电路不复杂的情况下，就可以对芯片进行编程下载，直到设计的硬件实现。
为了检验设计的正确性，那么对其仿真就显得非常必要。
3、电路仿真与时序分析MaxplusII教学版软件支持电路的功能仿真（或称前仿真）和时序分析（或称后仿真）。
（1）启动MaxplusII\Wavefrom editor菜单，进入波形编辑窗口，如下图1-4所示。
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
译码显示电路实验报告
实验四译码显示电路一、实验目的1. 掌握中规模集成译码器的逻辑功能和使用方法2. 熟悉数码管的使用二、实验仪器及器件1.器件：74LS48, 74LS194 , 74LS73，74LS00 ，74LS197, 74LS153, 74LS138,CLOCK,MPX4-CC-BULE, MPX8-CC-BULE, 及相关逻辑门三、实验预习1. 复习有关译码显示原理。
2. 根据实验任务，画出所需的实验线路及记录表格。
四、实验原理1. 数码显示译码器（1）七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图（一）(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
（注：实验室实验箱上数码管为共阴四位数码管）一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（寸和寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图（一）LED数码管（2）BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用74LS48 BCD码锁存／七段译码／驱动器。
驱动共阴极LED数码管。
图（二）为74LS48引脚排列。
其中A0、A1、A2、A3—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—灯测试输入端，LT＝“0”时，译码输出全为“1”BIR＝“0”时，不显示多余的零。
R—灭零输入端，BIBI—作为输入使用时，灭灯输入控制端；作为输出端使用时，灭零输出RBO/端。
EDA8位计数显示译码电路的设计
EDA8位计数显示译码电路的设计八位计数显示译码电路是一种常见的数字电路设计，用于将二进制计数器的输出转换为对应的字符或数字显示。
本次EDA报告将介绍八位计数显示译码电路的设计原理、功能和设计过程。
1.设计原理：八位计数显示译码电路的主要原理是通过接收二进制计数器的输出信号，通过对应的译码器将其转换为七段数码管的控制信号，从而实现显示。
2.设计功能：八位计数显示译码电路的功能主要包括：-显示功能：将二进制计数器的输出显示在七段数码管上，实现数字的可视化显示。
-增量计数：根据输入的时钟信号进行增量计数，实现从0到255的循环计数。
-译码功能：将二进制计数器的输出信号转换为七段数码管的控制信号，控制数码管上对应的数码显示。
3.设计过程：八位计数显示译码电路的设计过程主要包括以下几个步骤：3.1确定输入与输出首先，我们需要确定设计的输入和输出。
输入主要包括时钟信号和复位信号，用于控制计数和复位操作；输出为控制七段数码管显示的控制信号。
3.2确定译码方式根据设计需求，我们可以选择使用常见的译码方式，如BCD译码器、十六进制译码器等。
根据实际情况选择适合的译码方式，使得设计简单有效。
3.3确定译码逻辑在确定了译码方式后，需要根据输入信号和输出信号的关系，确定译码逻辑。
根据二进制计数器的输出信号，将其映射到对应的数字或字符，为七段数码管提供正确的控制信号。
3.4组合逻辑设计根据译码逻辑，设计出控制信号的生成电路。
可以使用门电路、与非门电路或多路选择器等组合逻辑电路实现。
3.5简化逻辑电路对于逻辑电路的设计，可以使用布尔代数、卡诺图等方法进行简化和优化，使电路结构更为简洁。
3.6电路仿真与验证完成电路设计后，可以使用电路仿真工具对电路进行验证和测试，确保电路功能正确。
4.设计注意事项：在设计八位计数显示译码电路时，需要注意以下几点：4.1七段数码管的驱动电流和电压根据所选用的七段数码管的规格，需要确保驱动电流和电压符合规格要求。
译码显示电路的设计
译码显示电路的设计一、引言译码显示电路是数字电路中常见的一种应用，它可以将数字信号转化为人类可以直接理解的形式，如数字、字母、符号等。
本文将介绍译码显示电路的设计方法和步骤。
二、基本概念1. 译码器：将输入的数字信号转换为输出信号，输出信号通常为二进制编码。
2. 显示器：将输入的二进制编码转换为人类可以直接理解的形式。
三、设计流程1. 确定输入信号类型和数量：根据实际需求确定输入信号类型和数量，如BCD码、二进制码等。
2. 选择合适的译码器：根据输入信号类型和数量选择合适的译码器，如74LS47、74LS138等。
3. 确定输出类型和数量：根据实际需求确定输出类型和数量，如七段数码管、LED灯等。
4. 连接译码器和显示器：将译码器输出连接到显示器输入，并确保正确连接。
5. 设计供电电路：设计合适的供电电路，确保整个系统正常工作。
6. 调试测试：对整个系统进行调试测试，确保正常工作。
四、具体实现以BCD码为例，设计一个能够驱动4位七段数码管的译码显示电路。
1. 确定输入信号类型和数量：BCD码，需要4个输入信号。
2. 选择合适的译码器：选择74LS47，它可以将BCD码转换为七段数码管的输出信号。
3. 确定输出类型和数量：使用4位七段数码管作为输出。
4. 连接译码器和显示器：将74LS47的A、B、C、D四个输入端分别连接到BCD码输入端，将74LS47的a、b、c、d、e、f、g七个输出端分别连接到七段数码管的a、b、c、d、e、f、g七个输入端，并确保正确连接。
5. 设计供电电路：使用5V电源供电，确保整个系统正常工作。
6. 调试测试：对整个系统进行调试测试，通过输入BCD码，观察七段数码管是否正确显示。
五、总结译码显示电路是数字电路中常见的一种应用，本文介绍了译码显示电路的设计流程和具体实现方法。
在实际应用中，需要根据实际需求选择合适的译码器和显示器，并进行合理连接和调试测试。
(Multisim数电仿真)计数、译码和显示电路
实验3.11 计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表3.11.2所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C、D为BCD码输入，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所示。
LED数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和部结构如图3.11.5所示。
图3.11.4图3.11.5三、计算机仿真实验容：1. 计数10的电路：(1). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2). 单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“Voltage”栏改成“10”V，再点击下方“确定”按钮退出。
实验四_计数译码显示
实验四 计数、译码、显示综合实验一、实验目的1、熟悉计数、译码、显示电路的工作原理及电路结构；2、了解计数器、译码器和显示器的逻辑功能；3、运用计数器、译码器和显示集成组件进行计数显示。
二、实验原理该实验电路由计数、译码、显示三部分构成。
计数单元是集成电路74LS192，它的引脚排列如图1。
74LS192是由四组触发器按8421BCD 码形式构成的十进制计数器，它具有双时钟输入，可进行加法和减法计数。
此外，还具有异步清零、异步置数和状态保持的功能。
它的功能真值表如表1所示。
译码电路采用集成电路74LS248，它是七段LED 字符显示译码器，其引脚排列如图2所示，输入的BCD 码由A 0、A 1、A 2、A 3输入，然后按字形规则译码后从Y 输出，输出端Y a 、Y b …..Y g 对CR VCC D 0D 1D 2D 3Q 0Q 2Q 1Q 3GNDCP D CP U BO CO LD图1. 74LS192引脚图表1. 74LS192功能表应于图3所示数码字形的a 、b 、……g 段。
本实验选用的显示器为共阴极型七段LED 显示器，七段中的每一段（取名为a 、b 、c 、d 、e 、f 、g ）均是一个发光二极管，当显示某一数字，例如显示“4”时，输入端f 、g 、b 、c 必须是高电平使相应字段发光。
74LS248的输入BCD 码与输出译码之间的对应关系如表2所示。
74LS192、74LS248及数码管相应端口的连接关系如图4所示。
在计数状态下，74LS192的输出端Q 3、Q 2、Q 1、Q 0有相应的计数输出传送到译码器74LS248的输入端，经74LS248译码后的输出传送到数码管的对应输入，即可显示输入的计数脉冲数。
图2. 74LS248引脚图图3. 数码管表2. 74LS248的输入BCD 码与输出译码之间的对应关系图4. 74LS192、74LS248及数码管相应端口的连接关系三、实验内容及实验报告要求1、首先根据图4在实验板上将74LS192、74LS248及数码管的相应端口连接好。
实验9、计数译码显示电路
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
计数、译码与显示电路(仿真+硬件)
一、实验目的
熟悉七段数码管的结构和使用； 掌握译码器、计数器的功能和使用方法； 掌握十进制计数器的综合设计方法； 进一步熟悉使用Multisim软件设计数字电路； 培养综合小系统的设计能力。
二、实验仪器与设备 三、实验原理与参考电路
1、常用的显示器件
本实验采用发光二极管组成的七段数码管。
6D
OD 10
OE 9
3 ~LT
OF 15
5 ~RBI
OG 14
4 ~BI/RBO
74LS47D
74LS47的引脚图
A0 : A3 a~ g
Байду номын сангаас
BCD码数据输入端 译码后数据输出端
LT
测试灯输入
BI / RBO 灭灯输入/动态灭零输出
74LS47显示译码器输出低电平有效，用以驱动共阳极显示器
74LS47功能表
74ls48cc4511共阴u3abcd71126oaob13121103aabcd码数据输入端74ls47的引脚图74ls47dodoeofog1091514oc12ltrbibirbo354agltbirbo译码后数据输出端测试灯输入灭灯输入动态灭零输出74ls47显示译码器输出低电平有效用以驱动共阳极显示器74ls47功能表计数器是一个用以实现计数功能的时序逻辑部件不但可实现计数分频还可以实现运算定时延时等控制功能
multisim进行电路仿真时，一般分为4个步骤进行： 1、输入原理图 2、设置分析类型 3、运行仿真 4、观察仿真结果
计数、译码与显示电路（仿真+硬件）
计数、译码与显示电路在现代科学技术中应用非常 广泛，它由计数器、译码器和显示器件三部分组成， 包含数字电子系统的组合逻辑电路和时序逻辑电路。
北京科技大学数电实验三 Quartus II显示译码电路及触发器设计计数器
北京科技大学实验报告学院：高等工程师学院专业：自动化（卓越计划）班级：自E181 姓名：杨威学号： 41818074 实验日期：2020 年5月20日一、实验名称：显示译码电路1、实验内容与要求：（1）测试显示译码器74LS248的基本功能使LTN=0，其余为任意状态，这时数码管各段全部点亮，否则数码管是坏的。
再将BIN/RBON接地，数码管全灭，说明数码管是好的。
D、C、B、A分别接拨档逻辑开关，LTN、RBIN和BIN/RBON分别接逻辑高电平。
在不同输入状态下，将从数码管观察到的字形填入功能表中。
使LTN=1，BIN/RBON接一个发光二极管，在RBIN为1和0的情况，使拨档开关的输出为0000，观察灭零功能。
（2）用74LS154实现16进制显示译码器普通显示译码器能够实现10进制数的译码显示，如果要实现16进制数的译码显示需要自行设计74LS154的引脚分布：功能表：2、实验相关知识与原理：（1）数码显示器LC5011-11就是一种共阴极数码显示器。
它的引脚分布如下图所示，X为共阴极，DP为小数点。
其内部是八段发光二极管的负极连在一起的电路。
当在它的a、b、c、∙∙∙、g、DP加上正向电压时，各段发光二极管就点亮。
共阳极数码显示器则相反。
（2）显示译码器74LS248是BCD码到七段码的显示译码器，它可以直接驱动共阴极数码管。
引脚图：功能表：3、显示译码器74248的基本功能验证：（1）原理图截图（2）实验仿真仿真波形如下显示译码器74248的功能验证表格见下一页4、用74154实现十六进制显示译码器： （1）实验设计设i m 为译码器的对应的O0N-O15N 对应的输出，OA-OG 为对应七段数码管的每一根管的输入，因此根据16进制显示译码器的功能表中OA-OG 与D 、C 、B 、A 之间的关系，写出如下各逻辑表达式：14111356111214152121415147101513457912371301712OA mm m m OB m m m m m m OC m m m m OD m m m m m OE m m m m m m OF m m m m m OG m m m m =⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅⋅⋅=⋅⋅⋅⋅=⋅⋅⋅（2）设计原理图截图（3）实验仿真仿真波形：仿真结果表：5、实验思考题：74248是4线-七段译码器，输出刚好对应共阴数码管的七段。
实验六_计数、译码、显示综合实验(完)
实验六计数、译码、显示综合实验姓名：班级：学号：实验时间：一、实验目的1、熟悉中规模集成电路计数器的功能及应用。
2、熟悉中规模集成电路译码器的功能及应用。
3、熟悉LED数码管及显示电路的工作原理。
4、学会综合测试的方法。
二、实验仪器及设备1.试验箱、万用表、示波器。
2.74LS160，74LS48，74LS20三、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。
在这种情况下，我们可以用集成计数器来构成任意进制计数器。
利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：的二进制代码。
1)写出SN-12)求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。
3)画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下的二进制代码。
1)写成状态SN2) 求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。
3) 画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。
四、实验内容1、用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
使用试验箱上的LED 译码显示电路显示（注意高低顺序及最高位的处理）。
用函数发生器的低频连续脉冲（调节频率为1-2HZ ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能是否正确。
分析：采用两个74LS160的输出分别作为六十进制的个位和十位的输出。
CAD实验六计数器,译码器和数码管显示电路
实验报告书前言•实验名称计数器、译码器和数码管显示电路•实验目的•熟悉NI Multisim 10软件的使用方法。
•学习用计数器、译码器和数码管显示电路。
•掌握计数器、数码管的使用方法。
•虚拟实验仪器及器材计数器、译码器、数码管、逻辑分析仪•实验步骤•打开Multisim10.0，依次打开菜单栏中place\component.•单击Group选框选择Sources,选择POWER_SOURCES在右边选框选择VCC，放置在制作面板。
同样路径依次放置DGND, GROUND。
选择SIGNAL_VOLTAGE_SOURCES右边选框选择CLOCK_VOLTAGE.•选择Group选框Basic.选择SWITCH\SPDT.单击OK.选择RESISTOR\1.0K .在制作面板复制7个（共8个）。
•选择Group选框All groups\74HC_6V\74HC10D_6V\OK. 选择74LS\74LS00D和74LS191D 和74LS47D.依次放置在制作面板。
也可以在Component下的选框中输入元件名字搜索。
•选择Group选框Indicators\HEX_DISPLAY\SEVEN_SGE_COM_A\OK.•在工具栏中选择Logic analyzer.(逻辑分析仪)•六步做完后显示如图：(元件可旋转，水平或垂直镜像选择合适的位置)•摆放好位置后连线。
把光标放在元器件端口出现黑色十四图标单击开始连线。
如图：•更改元件属性，双击元件Label\RefDes和Value.只更改需要更改的。
Logic analyzer(逻辑分析仪)显示如图：•当开关S1置于“2”时，数码管显示范围0到9，当开关S1置于“3”时，数码管显示范围0到6.导线“4”断开，数码管显示为0.•当删除R1-R7时，数码管能显示，•思考题：若数码管换成SEVEN_SEG_COM_K.电路如何改造才能正常显示？答：若数码管换成SEVEN_SEG_COM_K，数码管将显示不正常。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
河南工业大学EDA技术实验报告
专业电科班级1301 姓名田昂昂学号201316030103
实验地点6316+ 6515 实验日期2015-10-23 成绩评定
一、实验项目
计数译码显示电路的设计
二、实验目的
译码显示通常采用小规模专用集成电路，如74或4000系列的器件。
它们一般只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是二进制的，所以4位二进制计数器是16进制的。
为了满足16进制数的译码显示，最方便的方法就是利用译码程序在FPGA和CPLD中来实现。
三、实验原理
四、仿真结果及分析
十六进制计数器计数到1111时cout产生进位信号。
当数码管显示到“71”即对应的十六进制时，计数值清零（rst0 <= ‘0’）,数码管重新从“3F”即‘1’递增至‘F’循环显示。
五、硬件验证过程及结果分析
管脚锁定好后下载到开发板上，按照引脚锁定的管脚进行正确的连线操作。
按下清零按键，显示清零，无其它操作时数码管显示循环计数。
六、实验总结
通过本次实验，对Quartus II有了进一步的学习和认识，对VHDL语言也有了进一步的了解本次实验采用VHDL语言编写程序代码，然后进行编译波形图仿真，与之前所做的原理图输入法大不一样。
采用VHDL语言，程序代码简洁，可移植性高。
在编译，波形图仿真，引脚锁定等方面与原理图输入法并无太大出入。
在设计顶层文件时，遇到了一些麻烦，但通过自己的努力终于知道顶层文件怎样生成的。
在今后的学习中应该学会认真分析程序，弄清实验原理，做实验时耐心、认真，遇到问题争取自己解决。
认真总结实验，分析波形，完成实验报告。