组合逻辑电路课件学习课件.ppt
合集下载
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
1. 逻辑函数的表达方式 逻辑电路的功能可用逻辑函数来表述。对于某一实际问题 的功能要求，如果以逻辑自变量（原因）作为输入，以逻辑 因变量（结果）作为输出，那么当输入量的取值确定后，输 出量便随之确定，这种输出与输入之间的函数关系就称为逻 辑函数。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
门电路及组合逻辑电路ppt课件.ppt
二-十进制代码：用4位二进制数b3b2b1b0来表示十进 制数中的 0 ~ 9 十个数码。简称BCD码。
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
用四位自然二进制码中的前十个码字来表示十进制数码， 因各位的权值依次为8、4、2、1，故称8421码。
2421码的权值依次为2、4、2、1；余3码由8421码加0011 得到；格雷码是一种循环码，其特点是任何相邻的两个码字， 仅有一位代码不同，其它位相同。
即：(5555)10＝5×103 ＋5×102＋5×101＋5×100 又如：(209.04)10＝ 2×102 ＋0×101＋9×100＋0×10－1＋4 ×10－2
（1）数制：二进制
数码为：0、1；基数是2。 运算规律：逢二进一，即：1＋1＝10。 二进制数的权展开式： 如：(101.01)2＝ 1×22 ＋0×21＋1×20＋0×2－1＋1 ×2－2
A
&
B
≥1 &
C
&
D
(a) 与或非门的构成
A
FB C
& ≥1 F
D
(b) 与或非门的符号
F AB CD
4、异或
异或是一种二变量逻辑运算，当两个变量取值相同时， 逻辑函数值为0；当两个变量取值不同时，逻辑函数值为1。
异或的逻辑表达式为： L A B
“异或”真值
表 输入
输出
A
B
L
A
=1
0
0
0
0
常用 BCD 码
十进制数 8421 码 余 3 码 格雷码 2421 码
0
0000 0011 0000 0000
1
0001 0100 0001 0001
2
0010 0101 0011 0010
《组合逻辑控制方式》课件
集成化
未来，组合逻辑控制方式可能会更加集成化，通过统一的平台或系 统实现多种控制方式的整合，提高工作效率和便捷性。
云端化
借助云计算技术的发展，组合逻辑控制方式可能会迁移到云端，实现 远程管理和控制，降低运营成本。
应用领域拓展
工业自动化
随着工业4.0和智能制造的推进， 组合逻辑控制方式将在工业自动 化领域发挥更大的作用，提高生 产效率和产品质量。
《组合逻辑控制方式》 ppt课件
contents
目录
• 组合逻辑控制方式概述 • 组合逻辑控制方式的原理 • 组合逻辑控制方式的应用 • 组合逻辑控制方式的实现 • 组合逻辑控制方式的优缺点 • 组合逻辑控制方式的未来发展
01
组合逻辑控制方式概述
定义与特点
定义
组合逻辑控制方式是一种基于逻 辑门电路的控制方式，通过组合 逻辑门电路实现控制逻辑。
软件实现
高级编程语言
01
使用C、C、Python等高级编程语言，通过算法实现组合逻辑功
能。
软件逻辑库
02
利用现有的软件逻辑库，如OpenCV、NumPy等，实现各种逻
辑功能。
软件模拟器
03
通过软件模拟器对设计的逻辑算法进行模拟和测试，确保其正
确性和可靠性。
混合实现
硬件加速器
利用硬件加速器将部分计算密集型任务卸载到硬件上，提高计算 效率和响应速度。
04
组合逻辑控制方式的实现
硬件实现
1 2
硬件描述语言
使用Verilog或VHDL等硬件描述语言，将组合逻 辑电路设计为可编程逻辑门阵列（FPGA）或专 用集成电路（ASIC）。
逻辑门电路
通过物理连接门电路来实现组合逻辑功能，适用 于大规模、高性能的逻辑电路设计。
未来，组合逻辑控制方式可能会更加集成化，通过统一的平台或系 统实现多种控制方式的整合，提高工作效率和便捷性。
云端化
借助云计算技术的发展，组合逻辑控制方式可能会迁移到云端，实现 远程管理和控制，降低运营成本。
应用领域拓展
工业自动化
随着工业4.0和智能制造的推进， 组合逻辑控制方式将在工业自动 化领域发挥更大的作用，提高生 产效率和产品质量。
《组合逻辑控制方式》 ppt课件
contents
目录
• 组合逻辑控制方式概述 • 组合逻辑控制方式的原理 • 组合逻辑控制方式的应用 • 组合逻辑控制方式的实现 • 组合逻辑控制方式的优缺点 • 组合逻辑控制方式的未来发展
01
组合逻辑控制方式概述
定义与特点
定义
组合逻辑控制方式是一种基于逻 辑门电路的控制方式，通过组合 逻辑门电路实现控制逻辑。
软件实现
高级编程语言
01
使用C、C、Python等高级编程语言，通过算法实现组合逻辑功
能。
软件逻辑库
02
利用现有的软件逻辑库，如OpenCV、NumPy等，实现各种逻
辑功能。
软件模拟器
03
通过软件模拟器对设计的逻辑算法进行模拟和测试，确保其正
确性和可靠性。
混合实现
硬件加速器
利用硬件加速器将部分计算密集型任务卸载到硬件上，提高计算 效率和响应速度。
04
组合逻辑控制方式的实现
硬件实现
1 2
硬件描述语言
使用Verilog或VHDL等硬件描述语言，将组合逻 辑电路设计为可编程逻辑门阵列（FPGA）或专 用集成电路（ASIC）。
逻辑门电路
通过物理连接门电路来实现组合逻辑功能，适用 于大规模、高性能的逻辑电路设计。
数电PPT课件专题培训
【解】（1）列真值表：
设楼上开关为A 、
AB
Y
楼下开关为B，断
00
0
开时为0，闭合时
01
1
为1；设路灯为Y，
10
1
灯灭时为0，灯亮
11
0
时为1。
组合逻辑电路旳设计
【例】试设计一种在楼上、楼下均能开关路灯旳 控制逻辑电路，要求全用与非门实现。 【解】（2）写体现式：
AB 00 01 10 11
Y
Y AB AB
4 组合逻辑电路
4.1 组合逻辑电路旳分析
教学要求
1、了解逻辑电路旳分类及基本特点； 2、了解组合电路分析旳目旳； 3、掌握组合电路分析旳基本环节。
逻辑电路旳分类
组合 电路
特点：输出只取决于目前旳输入 构成：门电路（无记忆元件）
逻辑电路
时序 电路
目前旳输入 特点：输出取决于
原来旳状态 构成：组合电路 + 记忆元件
000
000 000
G BC AC
ABC00 01 11 10
01 0 0 1
11 0 0 0
BC
AC
课堂练习
2、由真值表填卡诺图,并化为最简与或式:
输入
ABC 000 100 010 001 011 101
110 111
输出
R GY 111 110 011 1 01 000
000
000 000
1 +1 10
本位 加数
C :进位
S:本位和
注意：二进制加法不同于逻辑加！
全加器
两个一位二进制数相加，除了本位旳两个 加数，还要考虑低位送来旳进位。
高位 进位
101 + 1、1、1 1 1 00
课件第20部分门电路和组合逻辑电路
当某一输入端接高电平，其余输入端接低电 平 时，流入该输入端的电流，称为高电平输入电流 IIH（A）。
当某一输入端接低电平，其余输入端接高电平 时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。
总目录 章目录 返回 上一页 下一页
例：估算图示电路扇出系数NO GP
已知门电路的参数如下：
&
00 11 01 11 01 11 01 11
总目录 章目录 返回 上一页 下一页
4. 三极管“非” 门电路
1. 电路
+UCC RC 截饱止和
“非” 门逻辑状态表
A
Y
““10”” A RK
T Y ““01””
0
1
1
0
RB -UBB
逻辑表达式：Y=A
逻辑符号
A
1
Y
总目录 章目录 返回 上一页 下一页
总目录 章目录 返回 上一页 下一页
(d)平均传输延迟时间 tpd 50%
tp
d
tp
t
1tp
2
t
2
输入波形ui
50%
输出波形uO
tpd1
tpd2
TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。
总目录 章目录 返回 上一页 下一页
20.3.3 三态输出“与非”
门
1. 电路
当控制端 为高电平
R2 1V
A
T2
B
E
“0” R3
+5V R4
截止 T3
D3 Y
T4 截止
总目录 章目录 返回 上一页 下一页
20.3.3 三态输出“与非”门
A
&
当某一输入端接低电平，其余输入端接高电平 时，流出该输入端的电流，称为低电平输入电流 IIL（mA）。
总目录 章目录 返回 上一页 下一页
例：估算图示电路扇出系数NO GP
已知门电路的参数如下：
&
00 11 01 11 01 11 01 11
总目录 章目录 返回 上一页 下一页
4. 三极管“非” 门电路
1. 电路
+UCC RC 截饱止和
“非” 门逻辑状态表
A
Y
““10”” A RK
T Y ““01””
0
1
1
0
RB -UBB
逻辑表达式：Y=A
逻辑符号
A
1
Y
总目录 章目录 返回 上一页 下一页
总目录 章目录 返回 上一页 下一页
(d)平均传输延迟时间 tpd 50%
tp
d
tp
t
1tp
2
t
2
输入波形ui
50%
输出波形uO
tpd1
tpd2
TTL的 tpd 约在 10ns ~ 40ns，此值愈小愈好。
总目录 章目录 返回 上一页 下一页
20.3.3 三态输出“与非”
门
1. 电路
当控制端 为高电平
R2 1V
A
T2
B
E
“0” R3
+5V R4
截止 T3
D3 Y
T4 截止
总目录 章目录 返回 上一页 下一页
20.3.3 三态输出“与非”门
A
&
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
组合逻辑电路的设计PPT课件
定义逻辑状态的含义；
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
根据给定的逻辑因果关系列出逻辑真值表。
计算机系
数字电子技. 术基础
3
组合逻辑电路的设计方法
(2)写出逻辑函数式； (3)将逻辑函数化简或变换成适当地形式； (4)根据化简或变换后的逻辑函数式，画出逻 辑电路图。
逻辑
逻辑
逻辑
将函数
逻辑
问题
真值表
函数式
式化简
电路图
组合逻辑电路设计步骤
组合逻辑电路的设计
计算机系
数字电子技. 术基础
1
引入
组合逻辑电路在智能控制系统中的应用。
交通信号灯
电子密码锁
计算机系
数字电子技. 术基础
ATM取款机
2
组合逻辑电路的设计方法
组合逻辑电路的设计就是根据给出的实际逻 辑问题，求出实现这一逻辑功能的最简单逻辑电 路。步骤为:
(1)进行逻辑抽象；
分析事件的逻辑因果关系，确定输入变量 和输出变量；
故障状态计算ຫໍສະໝຸດ 系数字电子技. 术基础5
实例
解：（1）进行逻辑抽象
表1
输入：红、黄、绿三盏
灯，分别用R、A、G表示， R A G Y
规定灯亮时为“1”，不
0001
亮时为“0”； 输出：故障信号，用Z表
001 0
示，规定正常工作状态
0 100
下 Z=0，发生故障时Z=1。 0 1 1 1
列出真值表如表1所示
7
课堂练习
设计一个三人表决电路，结果按“少数服从多数” 的原则决定。
计算机系
数字电子技. 术基础
8
计算机系
数字电子技. 术基础
4
实例
例1. 设计一个监视交通信号灯工作状态的逻辑电 路。每一组信号灯由红、黄、绿三盏灯组成。正常工作 情况下，任何时刻总有一盏灯点亮，而只允许有一盏灯 点亮。而当出现其他五种点亮状态时，电路发生故障， 这时要求发出故障信号，以提醒维护人员前去维修。
数字电子技术基础组合逻辑电路ppt课件
通常数据分配器有一根输入线，n根地址控制线，2n根数据输出线，因此根据输出线的个数也称为2n路数据分配器
用74LS138译码器实现的数据分配器
译码器的三个输入端A2 、A1 、A0作为选择通道用的地址信号输入，八个输出端作为数据输出通道，三个控制端接法如下：
74HC4511引脚图
74HC4511是常用的CMOS七段显示译码器， A3、A2、 A1、A0为输入端，输入8421BCD码，a～g为七段输出，输出高电平有效，可用来驱动共阴极LED数码管。
为测试输入端，低电平有效，当
时a～g输出全为1，用于检查译码器和LED
数码管是否能正常工作。
数据时，可强制将不需要显示的位消去。如四位数码管，某时刻只需显示最低的两位数据，则可以让最高两位数据的
例2
用74LS138实现逻辑函数
。
解：
将函数表达式写成最小项之和
将输入变量A、B、C分别接入输入端，注意高位和低位的接法，使能端接有效电平，由于74LS138输出为反码输出，需要再将F变换一下：
逻辑电路图
注意：使用中规模集成译码器实现逻辑函数时，译码器的输入端个数要和逻辑函数变量的个数相同，并且需要将逻辑函数化成最小项表达式。
3.2.2 组合逻辑电路的设计方法
根据给定的逻辑功能要求，设计出能实现这 个功能要求的逻辑电路。
实现的电路要最简，即所用器件品种最少、数量最少、连线最少。
要求：
（1）根据设计要求确定输入输出变量并逻辑赋 写出真值表。
（2）由真值表写出逻辑函数表达式并化简或转换。
（3）选用合适的器件画出逻辑图。
2．二-十进制译码器
常用的有8421BCD码集成译码器74HC42，
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
表达式、卡诺图和波形图等5种方法来描述，它们在本
质上是相通的，可以互相转换。
③组合电路的设计步骤：逻辑图→写出逻辑表达式
→逻辑表达式化简→列出真值表→逻辑功能描述。
④组合电路的设计步骤：列出真值表→写出逻辑表
达式或画出卡诺图→逻辑表达式化简和变换→画出逻
辑图。
在许多情况下，如果用中、大规模集成电路来实现
6.6 加法器和数值比较器
6.7 组合逻辑电路中的竞争冒险
返回主目录
退出
精选
2
6.1 概述
按此按钮返 回主菜单
在数字电路中，数字电路可分为组合逻辑电路和 时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无 关；电路结构中无反馈环路（无记忆）
I0
输 I1
入…
… …
In-1
组合逻辑电路
1
穷
设主裁判为变量A，副裁判分别为B和C；表示
举 法
1 成功与否的灯为Y，根据逻辑要求列出真值表。
ABC
Y
ABC
Y
000
0
100
0
真值表
001
0
101
1
010
0
110
1
2
011
0
111
1
2
逻辑表达式 Y m5 m6精选 m7 ABC ABC A11BC
3
卡诺图
化 简
4
最简与或 表达式
5
逻辑变换
1
B的逻辑关系为：A、B中只要一 个为0，Y=1；A、B全为1时，
1 Y=0。所以Y和A、B的逻辑关系
1 为与非运算的关系。
1
用与非门实现
1
Y A B AB
1
0
A
&
Y
B
0
精选 C
8
电路功 能描述
穷 举1 法
真值表
6.2.2 组合逻辑电路的设计方法
例：设计一个楼上、楼下开关的控制逻辑电路 来控制楼梯上的路灯，使之在上楼前，用楼下 开关打开电灯，上楼后，用楼上开关关灭电灯； 或者在下楼前，用楼上开关打开电灯，下楼后， 用楼下开关关灭电灯。
组合函数，可以取得事半功倍的效果。
精选
13
6.3 编码器
6.3.1 二进制编码器 6.3.2 二-十进制编码器
6.3.2 优先编码器 退出
精选
14
实现编码操作的电路称为编码器。
6.3.1 二进制编码器
输入
I0
真I1值Fra bibliotekI2 I3
表
I4
I5
I6
I7
3位二进制编码器
输出
Y2
Y1
Y0
0
0
0
0
0
1
0
1
0
0
第6章 组合逻辑电路
学习要点：
• 组合电路的分析方法和设计方法
• 利用数据选择器和译码器进行逻辑设计 的方法
• 加法器、编码器、译码器等中规模集成 电路的逻辑功能和使用方法
精选
1
第6章 组合逻辑电路
6.1 概述
6.2 组合逻辑电路的分析与设计方法
6.3 编码器
6.4 译码器
6.5 数据选择器和分配器
1
1
1
0
0
1
0
1
1
1
0
1 精选 1
1
输输 出入 38 位个 二互 进斥 制的 代信 码 号15
逻 辑
Y2 I4 I5 I6 I7 I 4 I 5 I 6 I 7
表 达
Y1 I2 I3 I6 I7 I 2 I 3 I 6 I 7
式 Y0 I1 I3 I5 I7 I 1 I 3 I 5 I 7
已为最简与 或表达式
用与非 门实现
Y AB AB
A
&
&
&
Y
&
B
用异或门加 非门实现
Y AB
A
=1
Y
B 精选
10
电路功 能描述
例：用与非门设计一个举重裁判表决电路。设举重 比赛有3个裁判，一个主裁判和两个副裁判。杠铃完 全举上的裁决由每一个裁判按一下自己面前的按钮 来确定。只有当两个或两个以上裁判判明成功，并 且其中有一个为主裁判时，表明成功的灯才亮。
退出
精选
4
6.2.1 组合逻辑电路的分析方法
逻辑图
A
& Y1
逐从 级输 1 写入 出到
输 出
B
& Y2
YY
&
C
Y3
&
逻辑表 达式
化 简
2
最简与或 表达式
Y1 AB Y2 BC Y3 CA
1
Y Y1Y2Y3 AB BC AC
2
Y 精选 AB BC CA
5
最简与或 表达式
3
真值表
4
电路的逻 辑功能
Y AB BC CA
3
ABC
Y
000
0
001
0
010
0
011
1
100
0
101
1
110
1
1 1 1 精选 1
当输入A、B、
C中有2个或3
个为1时，输
出Y为1，否
4
则输出Y为0。 所以这个电路
实际上是一种
3人表决用的
组合电路：只
要有2票或3票
同意，表决就
通过。
6
例：
A B
C
逻辑图
≥1 Y1
≥1 Y3 1
真
2(I2)
0 0 1 0 位个
值
3(I3)
0 0 1 1 二互
表
4(I4)
0 1 0 0 进斥
5(I5)
0 1 0 1 制的
6(I6)
0 1 1 0 代数
7(I7)
逻辑图
Y2
Y1
Y0
Y2
Y1
Y0
≥1
≥1
≥1
&
&
&
I7I6I5I4
I3I2
(a) 由或门构成
I1 I0 I7I6I5I4
I3I2
I1 I0
精选
(b) 由与非门构成 16
6.3.2 二-十进制编码器
8421 BCD码编码器
输入
输出
I
Y3 Y2 Y1 Y0
输输
0(I0)
0 0 0 0 出入
1(I1)
0 0 0 1 4 10
Y
1
≥1
Y2
逻辑表 达式
Y1 Y2
AB AB
C
Y
Y3
Y1
Y2
B
A
B
C
A
B
B
Y3 Y1 Y2 B
最简与或 表达式
Y ABC AB B AB B A B
精选
7
真值表
ABC 000 001 010 011 100 101 110 111
电路的逻辑功能
电路的输出Y只与输入A、B Y 有关，而与输入C无关。Y和A、
6
逻辑电 路图
3
AB
C 00 01 11 10
0
1
1
11
化 简4
5
Y= AB +AC
Y AB AC
6
A
&
B
A &
C
精选
&
Y
12
本节小结
①组合电路的特点：在任何时刻的输出只取决于当
时的输入信号，而与电路原来所处的状态无关。实现
组合电路的基础是逻辑代数和门电路。
②组合电路的逻辑功能可用逻辑图、真值表、逻辑
1
设楼上开关为A，楼下开关为B，灯泡为Y。并设A、B 合向左侧时为0，合向右侧时为1；灯亮时Y为1，灯灭时 Y为0。根据逻辑要求列出真值表。
(
AB
Y
00
1
01
0
10
0
1
1精选
1
..)
P
例参 2见 2课 1本
16 的
9
2
逻辑表达式 或卡诺图
化 简
3
最简与或 表达式
4
逻辑变换
5
逻辑电路图
2
Y AB AB
Y0
… …
Y1
输
…出
Ym-1
Y0 f0 (I0 , I1,, I n 1 )
Y1
f1 (I 0 , I1,, I n 1 )
Ym 1 f m 精1选( I 0 , I1,, I n 1 )
3
6.2 组合逻辑电路的分 析与设计方法
6.2.1 组合逻辑电路的分析方法 6.2.2 组合逻辑电路的设计方法