数字电子技术基础第五版

合集下载

数字电子技术基础第五版期末知识点总结

数字电子技术基础第五版期末知识点总结摘要：《数字电子技术基础》作为电子工程领域的基础教材，涵盖了数字逻辑电路设计的基本原理和应用。

本文将对第五版教材的核心知识点进行总结，以帮助学生复习和掌握课程内容。

**关键词：**数字电子技术；逻辑电路；知识点总结；期末复习一、引言数字电子技术是现代电子工程的核心，它涉及到从基本的逻辑门到复杂的集成电路设计。

《数字电子技术基础》第五版为学生提供了一个全面了解数字电子世界的平台。

二、数字逻辑基础数制与编码：介绍了二进制、十进制、十六进制数制及其转换方法，以及常见的编码方式如BCD码、格雷码等。

逻辑代数基础：详细讲解了逻辑代数的基本规则、逻辑门电路的设计和逻辑表达式的化简。

三、逻辑门电路基本逻辑门：包括与门(AND)、或门(OR)、非门(NOT)、异或门(XOR)和同或门(NOR)等。

复合逻辑门：介绍了通过基本逻辑门组合形成的复合门，如与非门(NAND)、或非门(NOR)等。

四、组合逻辑电路编码器和解码器：编码器将输入的二进制数转换为对应的输出信号，解码器则相反。

多路选择器：根据选择信号从多个输入中选择一个输出。

加法器：包括半加器和全加器，是构成算术逻辑单元(ALU)的基础。

五、时序逻辑电路触发器：包括SR触发器、JK触发器、D触发器和T触发器等，是构建时序逻辑电路的基础。

寄存器和计数器：寄存器用于存储数据，计数器则用于实现计数功能。

存储器：介绍了RAM和ROM的基本概念和应用。

六、脉冲波形的产生和整形555定时器：一种多功能的集成电路，可用于产生精确的时间延迟和振荡。

施密特触发器：用于消除噪声和稳定信号边缘。

七、半导体存储器随机存取存储器(RAM)：可以随机访问和修改存储的数据。

只读存储器(ROM)：存储的数据在制造时写入，用户不能修改。

八、数字系统设计系统设计流程：从需求分析到系统实现的整个设计过程。

硬件描述语言(HDL)：如VHDL和Verilog，用于设计和模拟复杂的数字电路。

数字电子技术基础阎石主编第五版第四章

(DBA)
(DCB)
(DC) (DCA)
(DCB) (DB)
(DC)
((DB )(D A)C )
(D (B )(D C ))
.
7
(D ( C A )(D C B )(D C ))B
解：
Y 2 (D ()B (D )A ) C D B DA C
Y 1 ( D C ( A ) ( D C B ) ( D C ) ) D C B A D C B D C
0 11111110
1 1 1 10
输入：逻辑0(低电平）有效 . 输出：逻辑0(低电平）有效 25
例4.3.1：试用两片74LS148组成16线－4线优先编码器。
优先权最高
A15 ～ A8 均无信号时，才允许. 对 A7 ～ A0 输入信号编码。 26
1 1 1 10 1 0 1 1
0 10 0
Y 0 (D ( B ) ( D C ) ) D B D C
.
8
由真值表知：该电路可用来判别输入的4位二进
制数数值的范围。
.
9
AB (AB)CI (AB)CI
AB
SA B CI
C O (A B)C IAB
.
10
SA B CI C O (A B)C IAB
这是一个全加器电路
.
11
§4.2.2 组合逻辑电路的设计方法
a
发光
fg
b
二极管
e
c
d
Ya-Yg: 控制信号
高电平时,对应的LED亮
低电平时,对应的LED灭
.
46
abcde f g 111111 0 0110000 1101101

数字电子技术基础第五版第九章-阎石、王红、清华大学

10.3.2 集成单稳态触发器电路结构与工作原理 (74 121)
《数字电子技术基础》第五版微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器（自激振荡, 不需要外加触发信号） 10.4.1 对称式多谐振荡器一、工作原理（TTL） (1)静态（未振荡）时应是不稳定的
通过调整R、C改f（R不能太大） RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压，恢复稳态。
2.性能参数计算输出脉冲宽度输出脉冲幅度恢复时间分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1

数字电子技术基础第五版

(1000 1111 1010 1100 0110 )2
《数字电子技术基础》第五版
五、八进制数与二进制数的转换
例：将(011110.010111)2化为八进制
(011 110. 010 111 )2
(3 6 . 2 7)8
例：将(52.43)8化为二进制
(5
2 . 4
3)8
(101 010 . 100 011 )2
《数字电子技术基础》第五版
《数字电子技术基础》（第五版）教学课件
清华大学阎石王红
联系地址：清华大学自动化系邮政编码：100084 电子信箱：wang_hong@ 联系电话：(010)62792973
《数字电子技术基础》第五版
第一章
数制和码制
《数字电子技术基础》第五版
1 2 3 4 7
k n 2 n1 k n1 2 n 2 k1 2( k n 2 n 2 k n1 2 n3 k 2 ) k1
0
故 (173)10 (10101101 )2
5 6
《数字电子技术基础》第五版
二、十－二转换
1 2 m ( S ) k 2 k 2 k 2 10 1 2 m 小数部分: 左右同乘以 2
1.1 概述数字量和模拟量
• 数字量：变化在时间上和数量上都是不连续的。（存在一个最小数量单位△） • 模拟量：数字量以外的物理量。 • 数字电路和模拟电路：工作信号，研究的对象，分析/设计方法以及所用的数学工具都有显著的不同
《数字电子技术基础》第五版
数字量和模拟量
• 电流值来表示信息
《数字电子技术基础》第五版
1.4二进制数运算
1.4.2 反码、补码和补码运算

《数字电子技术基础》(第五版)教学课件

与（AND）
或（OR）
非（NOT）
以A=1表示开关A合上，A=0表示开关A断开；以Y=1表示灯亮，Y=0表示灯不亮；三种电路的因果关系不同：
《数字电子技术基础》（第五版）教学课件
与
❖ 条件同时具备，结果发生 ❖ Y=A AND B = A&B=A·B=AB
AB Y 0 00 0 10 1 00 1 11
《数字电子技术基础》（第五版）教学课件
或
❖ 条件之一具备，结果发生 ❖ Y= A OR B = A+B
AB 00 01 10 11
Y 0 1 1 1
《数字电子技术基础》（第五版）教学课件
非
❖ 条件不具备，结果发生
❖ YANOT A
A
Y
0
1
1
0
《数字电子技术基础》（第五版）教学课件
几种常用的复合逻辑运算
公式（17）的证明（真值表法）：
ABC BC 000 0 001 0 010 0 011 1 100 0 101 0 110 0 111 1
A+BC 0 0 0 1 1 1 1 1
A+B A+C （A+B）(A+C)
0
0
0
0
1
0
1
00
1
1
1
1
1
1
1
11
1
1
1
1
1
1
《数字电子技术基础》（第五版）教学课件
ACBCADBCD
《数字电子技术基础》（第五版）教学课件
2.5 逻辑函数及其表示方法
❖ 2.5.1 逻辑函数 ❖ Y=F(A,B,C,······)

数字电子技术基础(第五版)阎石课件

第二十四页，共28页。
用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，
故称8421 BCD码。
2421码的权值依次为2、4、2、1；
余3码由8421码加0011得到；
格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。
第二十五页，共28页。
=(5E.B2 )16
第十六页，共28页。
四、十六－二转换
方法：将每位十六进制数用4位二进制数表示。
( 8 F A . C 6)16
=(1000 1111 1010.1100 0110)2
第十七页，共28页。
五、八进制数与二进制数的转换
二进制数与八进制数的相互转换，按照每3 位二进制数对应于一位八进制数进行转换。
第二十六页，共28页。
2421 码 0000 0001 0010 0011 0100 1011 1100 1101 1110 1111 2421
5211 码 0000 0001 0100 0101 0111 1000 1001 1100 1101 1111 5211
例：
（1）2＝（
）10 2195
常用 BCD 码
十进制数
0 1 2 3 4 5 6 7 8 9 权
8421 码 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 8421
余 3 码格雷码 0011 0000 0100 0001 0101 0011 0110 0010 0111 0110 1000 0111 1001 0101 1010 0100 1011 1100 1100 1101
▪基数：进位制的基数，就是在该进位制

《数字电子技术基础》第五版教学课件清华大学阎石王红.pdf

8.7 现场可编程门阵列FPGA
一、基本结构
1. IOB 2. CLB 3. 互连资源 4. SRAM
1. IOB
《数字电子技术基础》第五版
可以设置为输入/输出；输入时可设置为：同步（经触发器）
异步（不经触发器）
2. CLB
《数字电子技术基础》第五版
本身包含了组合电路和触发器，可构成小的时序电路将许多CLB组合起来，可形成大系统
8.4.3 GAL的输入和输出特性
GAL是一种较为理想的高输入阻抗器件
GAL输出缓冲级
《数字电子技术基础》第五版
《数字电子技术基础》第五版
8.5 可擦除的可编程逻辑阵列EPLD
一、结构特点相当于 “不-或”阵列（PAL） + OLMC
二、采用EPROM工艺集成度提高
《数字电子技术基础》第五版
《数字电子技术基础》第五版
isp器件的编程接口（Lattice）
开发环境
• 使用ispPLD的优点：
• *丌再需要与用编程器 • *为硬件的软件化提供可能 • *为实现硬件的远程构建提供可能
3. “装载”结束后，进入编程设定的工作状态
！！每次停电后，SRAM中数据消失下次工作仍需重新装载
《数字电子技术基础》第五版
8.8 在系统可编程通用数字开关（ispGDS）
ispGDS22的结构框图
《数字电子技术基础》第五版
8.9 PLD的编程
以上各种PLD均需离线进行编程操作，使用开发系统
3. 互连资源
《数字电子技术基础》第五版
《数字电子技术基础》第五版
4. SRAM 分布式每一位触发器控制一个编程点
二、编程数据的装载
《数字电子技术基础》第五版

数字电子技术基础第五版

《数字电子技术基础（第5版）》是2006年高等教育出版社出版的图书，作者是阎石、清华大学电子学教研组。

本书是普通高等教育“十五”国家级规划教材。

本书以前各版曾分别获得北京市教育教学成果一等奖、国家教委优秀教材一等奖、国家级优秀教材奖。

新版教材是在基本保持第四版教材内容、理论体系和风格的基础上，按照教育部2004年修订的“数字电子技术基础课程教学基本要求”修订而成的。

本次修订除改写了部分章节外，还增加了硬件描述语言和EDA软件应用的基础知识。

此外，还在多数小节后面增设了复习思考题。

为了便于教学，也为了便于读者今后阅读外文教材和使用外文版的EDA软件，书中采用了国际上流行的图形逻辑符号。

全书主要内容有：数制和码制、逻辑代数基础、门电路、组合逻辑电路、触发器、时序逻辑电路、半导体存储器、可编程逻辑器件、硬件描述语言、脉冲波形的产生和整形、数-模和模-数转换等共11章。

本书可作为电气信息类、仪器仪表类各专业的教科书，也可供其他相关理工科专业选用以及社会选者阅读。

阎石，清华大学教授、全国高等学校电子技术研究会理事长。

1937年生人。

1958年毕业于清华大学自动控制系，其后一直在清华大学从事电子技术的教学与科研工作。

曾任国家教委工科本科基础课程教学指导委员会第一、二届委员，华北地区高等学校电子技术教学研究会理事长。

1989年与童诗白教授等一起获得普通高等学校优
秀教学成果国家级特等奖。

主编的《数字电子技术基础》第二版获国家教委优秀教材一等奖，第三版获国家优秀教材奖，第四版获北京市教育教学成果一等奖。

数字电子技术基础第五版第三章

缓，趋于“饱和”。 ③ 截止区：条件VBE = 0V, iB = 0, iC = 0, c—e间相当于“断开” 。
iC f (VCE )
三、双极型三极管的基本开关电路
只要参数合理，则：
VI=VIL时，T截止，VO=VOH VI=VIH时，T导通，VO=VOL
四、三极管的开关等效电路
截止状态
饱和导通状态
若 VGS (th)P VI VDD ,则T2导通
所以VI在0 ~ VDD ,T1和T2至少一个导通 VI与VO之间为低电阻
(2) 当C=1, C’=0
则T1导通则T2导通
|VGS|=|0-VI|>|VGS(th)P| VGS= VDD-VI>VGS(th)N
2. 双向模拟开关
C=1时,开关导通; C=0时,开关截止.
iD
I
DS
( VGS VGS ( th)
1)2
当VGS
VGS
(
下
th)
，i
D
VGS 2
可变电阻区：当VDS 较低（近似为0），VGS 一定时
VDS iD 常数（电阻）这个电阻受VGS 控制，可变。
三、MOS管的基本开关电路
因为 ROFF 109 , RON 1K 只要RON RD ROFF , 则：
一、双极型三极管的结构
管芯 + 三个引出电极 + 外壳
二、三极管的输入特性和输出特性
三极管的输入特性曲线（NPN） VON ：开启电压
• 硅管，0.5 ~ 0.7V • 锗管，0.2 ~ 0.3V
近似认为:
• 若VBE < VON ，则 iB= 0；
•
若VBE ≥VON ，则 iB 的大小由外电路电压和电阻决定：

《数字电子技术基础》第五版课件第六章_时序逻辑电路

例
J Q0 CP CP
K Q0
J Q1 CP
K Q1
J Q2 CP
K Q2
J Q3 CP K Q3
异步时序电路，时钟方程：
1
CP0 CP
写
CP1 CP3 Q0
均为下降沿触发
方程
CP2 Q1 驱动方程： J 0 K 0 1
式
J1 Q3n
K1 1
J2 K2 1
J3 Q2nQ1n K3 1
《数字电子技术基础》第五版
第六章时序逻辑电路
6.1 概述
《数字电子技术基础》第五版
一、时序逻辑电路的特点
1. 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。
2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出
《数字电子技术基础》第五版
二、时序电路的一般结构形式与功能描述方法
0010
0011
0100
1101
1001 1000
0111
0110
0101
1100
CP
01 0 1 0 1 0 1 0 1 0 Q0
Q1 0 0
1
1
0
0
1
1
0
0
0
Q2 0 0 0 0 1 1 1 1 0 0 0
Q3 0 0 0 0 0 0 0 0 1 1 0
《数字电子技术基础》第五版
5
电路功能
从状态图和时序图可以看出，此电路为异步十进制加法计数器。
Q3
Q0n1 Di、Q1n1 Q0n、Q2n1 Q1n、Q3n1 Q2n
输入 Di CP
现态
Q0n Q1n Q2n Q3n

数字电子技术基础(第五版)第五章触发器PPT课件

在时钟信号下降沿时刻，触发器接收输入信号并改变状态。实现方法是在主从触发器的基础上，
增加一个下降沿检测电路。
边沿触发器的特点
边沿触发器只在时钟信号的边沿时刻改变状态，具有较高的抗干扰能力和稳定性。同时，边沿触发器可以实现多个触发器的级联
和同步操作。
06
集成触发器及其应用
集成触发器类型与特点
波形分析
在波形图中，可以观察到输入信号J、K以及输出信号Q、Q' 的波形变化。通过对比输入信号和输出信号的波形，可以验证触发器的逻辑功能是否正确实现。
T触发器实现方法
T触发器定义
T触发器是一种特殊类型的触发器，其输入信号为T，输出信号为Q和Q'。当T=1时，触发器翻转；当T=0时，触发器保持原状态不变。
和时钟信号CP接入芯片对应的引脚即可。
03
可编程逻辑器件实现
利用可编程逻辑器件（如FPGA、CPLD等）实现D触发器的功能。通过
编程配置逻辑器件的内部逻辑单元，实现D触发器的逻辑功能。
04
JK触发器和T触发器
JK触发器电路结构
基本结构
由两个可控RS触发器构成，输入信号为J和K，输出信号为 Q和Q'。
功能表
列出输入信号S、R与输出信号Q、Q'之间关系的表格，用于描述触发器的逻辑功能。功能表中应包含所有可能的输入组合及对应的输出状态。
03
同步RS触发器及D触发器
同步RS触发器电路结构
1 2 3
基本RS触发器
由两个与非门交叉耦合构成，具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引入时钟信号CP，使得触发器的状态只在CP的上升沿或下降沿发生改变。

第四章-数字电子技术基础第五版-阎石、王红、清华大学备课讲稿

• 第(1)片时表示对 No Image
No Image
的编码
• 低3位输出应是两片的输出的“或”
《数字电子技术基础》第五版
《数字电子技术基础》第五版
三、二-十进制优先编码器
•将
No Image
编成0110 ~ 1110
•
的优先权最高， No
No
Image
Image
最低
• 输入的低电平信号变成一个对应的十进制的编码
故障信号（Z） 2. 写出逻辑表达式
No Image
输入变量输出
RA G Z 00 0 1 00 1 0 01 0 0 01 1 1 10 0 0 10 1 1 11 0 1 11 1 1
设计举例：
3. 选用小规模SSI器件 4. 化简
No Image
5. 画出逻辑图
《数字电子技术基础》第五版
1
10
1 01 0
0001 1 0
1
11
1 01 1
001 1 00
1
12
1 100
01 0001
1
13
1 101
1 001 01
1
14
1 110
0001 1 1
1
15
1 111
000000
0
字形
No Image
真值表
《数字电子技术基础》第五版
卡诺图
No Image
《数字电子技术基础》第五版
BCD－七段显示译码器7448的逻辑图
001 001 01
001 1 01 1 0
01 0001 1 1
X
1 XXX1 1 1 1 1 1 1 1

阎石数字电子技术基础第5版知识点总结课后答案

第1章数制和码制1.1复习笔记一、数字信号与数字电路1.模拟信号和数字信号模拟信号：幅度和时间连续变化的信号。

例如，正弦波信号。

数字信号：在幅度和时间上取值离散的信号。

例如，统计一座桥上通过的汽车数量。

模拟信号经过抽样、量化、编码后可转化为数字信号。

数字信号的表示方式：（1）采用二值数字来表示，即0、1数字；0为逻辑0，1为逻辑1。

（2）采用逻辑电平来表示，即H（高电平）和L（低电平）。

（3）采用数字波形来表示。

2.模拟电路和数字电路模拟电路：工作在模拟信号下的电路统称为数字电路。

数字电路：工作在数字信号下的电路统称为数字电路。

数字电路的主要研究对象是电路的输入和输出之间的逻辑关系；主要分析工具是逻辑代数关系；表达电路的功能的方法有真值表，逻辑表达式及波形图等。

二、几种常用的进制不同的数码既可以用来表示不同数量的大小，又可以用来表示不同的事物。

在用数码表示数量的大小时，采用的各种计数进位制规则称为数制，主要包括进位制、基数和位权三个方面。

进位制：多位数码每一位的构成以及从低位到高位的进位规则。

基数：在进位制中可能用到的数码个数。

位权：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数，权数是一个幂。

常用的数制有十进制、二进制、八进制和十六进制几种。

1.十进制在十进制数中，每一位有0～9十个数码，所以计数基数为10。

超过9的数必须用多位数表示，其中低位和相邻高位之间的关系是“逢十进一”，故称为十进制。

十进制的展开形式为式中，是第i位的系数，可以是0～9十个数码中的任何一个。

任意N进制的展开形式为式中，是第i位的系数，N为计数的基数，为第i位的权。

2.二进制在二进制数中，每一位仅有0和1两个可能的数码，计数基数为2。

低位和相邻高位间的进位关系是“逢二进一”。

二进制的展开形式为例如，（101.11）2=1×22＋0×21＋1×20＋1×2-1＋0×2-2=（5.75）10。

数字电子技术基础第五版阎石课件

2006年
24
8.4 通用阵列逻辑GAL
要使用GAL器件，就要先进行设计。GAL器件的开发工具包括硬件开发工具和软件开发工具。硬件开发工具有编程器，软件开发工具有ABEL-HDL程序设计语言和相应的编译程序。编程器的主要用途是将开发软件生成的熔丝图文件按JEDEC格式的标准代码写入选定的GAL器件。
8.1 概述
图8.1.1 PLD电路中门电路的惯用画法（a）与门
（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器
2006年
返回
1
图8.1.1 PLD电路中门电路的惯用画法
（a）与门（b）输出恒等于0的与门（c）或门（d）互补输出的缓冲器（e）三态输出的缓冲器
辑模式（c）单乘积项模式图8.8.7 输入/输出单元（ IOC ）的电路结构图8.8.8 IOC的各种组态图8.8.9 ispLSI器件的编程接口图8.8.10 ispGDS22的结构框图图8.8.11 ispGDS22的输入/输出单元（ IOC ）
支持不同厂家生产的，各种型号的PAL，GAL， EPLD，FPGA产品开发。
PLD开发系统包括软件和硬件俩部分。开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。开发系统软件大体
上可以分为汇编型，编译型和原理图收集型三
种。
2006年
58
8.8 在系统可编程逻辑器件（ISP－PLD）
图8.8.1 ispGAL16z8的电路结构框图图8.8.2 ispGAL16z8编程操作流程图图8.8.3 ispLSI1032的电路结构框图图8.8.4 ispLSI1032的逻辑功能划分框图图8.8.5 通用逻辑模块（GLB）的电路结构图8.8.6 GLB的其它几种组态模式（a）高速旁路模式（b）异或逻

数字电子技术基础-康华光第五版

第一章数字逻辑习题1．1 数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4 一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2 数制1.2.2 将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于2−4（2）127 （4）2.718 解：（2）（127）D= 27 -1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4 二进制代码1.4.1 将下列十进制数转换为 8421BCD 码：（1）43 （3）254.25 解：（43）D=（01000011）BCD1.4.3 试用十六进制写书下列字符繁荣 ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的 ASCⅡ码，然后将二进制码转换为十六进制数表示。

（1）“+”的 ASCⅡ码为 0101011，则（00101011）B=（2B）H（2）@的 ASCⅡ码为 1000000,(01000000)B=(40)H(3)you 的 ASCⅡ码为本 1111001,1101111,1110101,对应的十六进制数分别为 79,6F,75(4)43 的 ASCⅡ码为 0110100,0110011,对应的十六紧张数分别为 34,331.6 逻辑函数及其表示方法1.6.1 在图题 1. 6.1 中，已知输入信号 A，B`的波形，画出各门电路输出 L 的波形。

解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式(3)A⊕ =B AB AB+ （A⊕B）=AB+AB解：真值表如下由最右边2栏可知，A⊕B与AB+AB的真值表完全相同。

数字电子技术基础(第五版)第一章

6ms q 100% 37.5% 16ms
EXIT
绪论
(3)实际脉冲波形及主要参数非理想脉冲波形
EXIT
绪论
几个主要参数:
tw
Um
tr
tf
T 脉冲幅度 Um：脉冲电压变化的最大值脉冲上升时间 tr：脉冲波形从 0.1Um 上升到 0.9Um 所需的时间脉冲下降时间 tf：脉冲波形从 0.9Um 下降到 0.1Um 所需的时间脉冲宽度 tw ：脉冲上升沿 0.5Um 到下降沿 0.5Um 所需的时间脉冲周期 T ：周期脉冲中相邻两个波形重复出现所需的时间脉冲频率 f ： 1 秒内脉冲出现的次数 f = 1/T 占空比 q ：脉冲宽度 tw 与脉冲周期 T 的比值 q = tw/T EXIT
（1）易于电路表达---0、1两个值，可以用管子的导通或截止，灯泡的亮或灭、继电器触点的闭合或断开来表示。
VDD Rd
iD/mA 可变电阻区
VCC
vO
iC VCC Rc
Rb vI
Rc vo
vV
I
饱和区
O
截止区
GS4 V GS3 V GS2 V GS1
vCE VCC
v DS / V
（2）二进制数字装置所用元件少,电路简单、可靠。（3）基本运算规则简单, 运算操作方便。 EXIT
绪论
第1章
概述
绪
论
数制与码制本章小结
EXIT
绪论
1.1 数字电路与数字信号
主要要求：
了解数字电路的特点和分类。了解脉冲波形的主要参数。
EXIT
绪论
知识分布网络
什么是数字信号数字电路基本概念什么是数字电路