集成电路技术集成电路工艺原理试卷(练习题库)(2023版)

合集下载

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷（120分钟）一张A4纸开卷教师：邓小川一二三四五六七八九十总分评卷教师1、名词解释：(7分)答：Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。

特征尺寸：集成电路中半导体器件能够加工的最小尺寸。

Fabless：IC 设计公司，只设计不生产。

SOI：绝缘体上硅。

RTA：快速热退火。

微电子：微型电子电路。

IDM：集成器件制造商。

Chipless：既不生产也不设计芯片，设计IP内核，授权给半导体公司使用。

LOCOS：局部氧化工艺。

STI：浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少，是何家企业生产？请举出三个以上在这种工艺中所采用的新技术（与亚微米工艺相比）？(7分) 答：国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有：铜互联；Low-K材料；金属栅；High-K材料；应变硅技术。

3、集成电路制造工艺中，主要有哪两种隔离工艺？目前的主流深亚微米隔离工艺是哪种器件隔离工艺，为什么？(7分)答：集成电路制造工艺中，主要有局部氧化工艺－LOCOS；浅槽隔离技术－STI两种隔离工艺。

主流深亚微米隔离工艺是：STI。

STI与LOCOS工艺相比，具有以下优点：更有效的器件隔离；显著减小器件表面积；超强的闩锁保护能力；对沟道无侵蚀；与CMP兼容。

4、在集成电路制造工艺中，轻掺杂漏（LDD）注入工艺是如何减少结和沟道区间的电场，从而防止热载流子的产生？(7分)答：如果没有LDD形成，在晶体管正常工作时会在结和沟道区之间形成高电场，电子在从源区向漏区移动的过程中，将受此电场加速成高能电子，它碰撞产生电子空穴对，热电子从电场获得能量，造成电性能上的问题，如被栅氧化层陷阱俘获，影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，从而防止热载流子产生。

集成电路技术集成电路工艺原理试卷(练习题库)(2023版)

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

《集成电路工艺原理》课程考试试题

《集成电路工艺原理》课程考试试题- 学年第学期班级时量： 100分钟，总分 100 分，考试形式：开卷一、填空题（共12分，共6题，每题2分）1、集成度是指每个上的。

2、摩尔定律：IC 的集成度将翻一番。

年发明硅基集成电路。

3、在硅的热氧化中，有种氧化方式，氧化温度通常在以上。

4、不同晶向的硅片，它的化学、电学和机械性质，这会影响。

5、RIE的意思是，BPSG的意思是。

6、LOCOS的意思是，LDD的意思是。

二、简答题（共56分）1、影响二氧化硅热生长的因素有哪些？（8分）2、为什么要进行离子注入的退火？（8分）3、请简要回答光刻的8个基本步骤。

（8分）4、请回答刻蚀的概念及刻蚀的工艺目的。

（8分）5、请简要描述化学气相沉积CVD的概念，并写出LPCVD Si3N4的化学反应式及沉积温度（注：使用二氯二氢硅SiH2Cl2和氨气NH3沉积）。

（8分）6、请描述溅射过程（6个基本步骤）（8分）7、在“现代先进的0.18μm CMOS集成电路工艺技术”中，轻掺杂漏和侧墙的工艺目的是什么？画图示意轻掺杂漏、侧墙、源漏注入的形成。

（8分）三、计算题（共14分）1、已知某台分步重复光刻机的紫外光源的波长为365nm、其光学系统的数值孔径为0.71，试计算该设备光刻图像连续保持清晰的范围。

（7分）2、已知某台离子注入机的束斑为2.5cm2、束流为2.5mA、注入时间为1.6ms，试计算硼离子（B+）注入剂量。

（注：电子电荷q = 1.6×10-19库仑）（7分）四、画图题（共18分）在“早期基本的3.0μm CMOS集成电路工艺技术”中，有7大工艺步骤：1）双阱工艺；2）LOCOS隔离工艺；3）多晶硅栅结构工艺；4）源/漏（S/D）注入工艺；5）金属互连的形成；6）制作压点及合金；7）参数测试。

请写出其中的双阱工艺和LOCOS隔离工艺的具体工艺流程，并画出双阱工艺和LOCOS隔离工艺所对应的器件制作剖面图及其对应的版图（注意：版图要标出亮区或暗区；剖面图要标出各区名称）。

集成电路设计原理考核试卷

3.阐述在集成电路设计中如何平衡功耗、速度和面积这三个设计约束，并说明设计师可能会面临哪些挑战。
4.描述模拟集成电路与数字集成电路在设计原则和实现技术上的主要区别，并给出一个实际应用中模拟集成电路的例子。
标准答案
一、单项选择题
1. B
2. B
3. D
4. D
5. B
6. D
7. C
8. C
9. B
10. D
17.在集成电路设计中，以下哪些方法可以提高电路的抗干扰能力？( )
A.采用差分信号传输
B.使用屏蔽技术
C.增加电源滤波器
D.提高工作频率
18.以下哪些类型的触发器在数字电路中常见？( )
A. D触发器
B. JK触发器
C. T触发器
D. SR触发器
19.以下哪些技术可以用于提高集成电路的数据处理速度？( )
3.以下哪些是数字集成电路的基本组成部分？( )
A.逻辑门
B.触发器
C.寄生电容
D.晶体管
4.以下哪些技术可以用于提高集成电路的频率？( )
A.减小晶体管尺寸
B.采用高介电常数材料
C.增加电源电压
D.优化互连线设计
5.在CMOS工艺中，以下哪些结构可以用来实现反相器？( )
A. PMOS晶体管
B. NMOS晶体管
11. C
12A
16. B
17. A
18. A
19. C
20. B
二、多选题
1. ABD
2. AB
3. AD
4. AB
5. AB
6. AB
7. ABCD
8. AB
9. ABCD
10. AC
11. ABC

(完整版)集成电路工艺原理期末试题

Ti/TiN；Al/AlCu；TiN。
：接触层金属和阻挡层金属。
：导电层；
：阻挡层金属和抗反射涂层。
、离子注入后为什么要退火，高温退火和快速热处理哪个更优越，为什么？
分)
离子注入会将原子撞击出晶格结构而损伤硅片晶格。如果注入的剂量很
这些间隙杂质只有经过高温退火过程才能被激活。退火能够加
∴ t2
＋0.5tox＝0.2×(2 +0.25)；即 tox＝ 0.4659μm
2 h内湿氧水汽氧化所生成的SiO
厚度为0.4659μm。
总的硅片氧化生成的二氧化硅厚度t
＝ 0.0855 +0.4659 =0.5514μm
∴ 消耗的硅层厚度为t
＝0.5514×0.45=0.2481μm
(a) ∵ t2
+ Atox＝B(t + τ)，又∵初始氧化层厚度为0；
∴ τ
＝ ( t2ox + Atox ) / B = 0 h
∵ t2
＋Atox＝B(t1 +τ1)，又∵ t1=0.5 h；
∴ t2
＋0.09tox＝0.03×(0.5 +0)；即 tox＝ 0.0855 μm
1.44的水溶液，光刻机使用的光源为波长193nm的准分子激光器，k
0.6，试求此镜头的数值孔径NA、焦深和光刻机的分辨率。(10分)
(1) 数值孔径： NA = (n)sinθ
≈(n)透镜半径/透镜的焦长≈6/10≈0.6
焦深： DOF = λ/2(NA)2 = 193/2*(0.6)2 =268 nm
20分）
、硅片热氧化生长遵从如下公式：t2
＋Atox＝B(t + τ)，其中tox为硅片经过t时

《集成电路设计原理》试卷及答案

电科《集成电路原理》期末考试试卷一、填空题1.（1分）年，第一次观测到了具有放大作用的晶体管。

2．（2分）摩尔定律是指。

3.集成电路按工作原理来分可分为、、。

4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、、、、和去胶。

5.（4分）MOSFET可以分为、、、四种基本类型。

6.（3分）影响MOSFET 阈值电压的因素有：、以及。

7.（2分）在CMOS 反相器中，V in ，V out 分别作为PMOS 和NMOS 的和；作为PMOS 的源极和体端，作为NMOS 的源极和体端。

8．（2分）CMOS 逻辑电路的功耗可以分为和。

9.（3分）下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =，电路中各节点的初始电压为0，如果不考虑衬偏效应，则各输出节点的输出电压Y 1= V ，Y 2= V ，Y 3= V 。

DD 13210.（6分）写出下列电路输出信号的逻辑表达式：Y 1= ；Y 2= ；Y 3= 。

AB Y 1AB23二、画图题：（共12分）=+的电路图，要求使用的1．（6分）画出由静态CMOS电路实现逻辑关系Y ABD CDMOS管最少。

2.（6分）用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题：（每小题5分，共20分）1.简单说明n阱CMOS的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用LOCOS工艺有什么缺点，更好的隔离方法是什么？3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题：（共38分1.（12分）考虑标准0.13m μ CMOS 工艺下NMOS 管，宽长比为W/L=0.26/0.13m m μμ，栅氧厚度为2.6ox t nm =，室温下电子迁移率2220/n cm V s μ=，阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

集成电路工艺考试题

一、名词解释（1）化学气相沉积：化学气体或蒸气和晶圆表面的固体产生反应，在表面上以薄膜形式产生固态的副产品，其它的副产品是挥发性的会从表面离开。

（2）物理气相沉积：“物理气相沉积” 通常指满意下面三个步骤的一类薄膜生长技术:a.所生长的材料以物理的方式由固体转化为气体;b.生长材料的蒸汽经过一个低压区域到达衬底;c.蒸汽在衬底表面上凝聚，形成薄膜(3)溅射镀膜：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。

(4)蒸发镀膜：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

(5)替位式扩散：占据晶格位置的外来原子称为替位杂质。

只有当替位杂质的近邻晶格上出现空位，替位杂质才能比较轻易地运动到近邻空位上(6)间隙式扩散：间隙式扩散指间隙式杂质从一个间隙位置运动到相邻的间隙位置。

(7)有限表面源扩散：扩散开始时，表面放入一定量的杂质源，而在以后的扩散过程中不再有杂质加入，此种扩散称为有限源扩散。

(8)恒定表面源扩散：在整个扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

(9)横向扩散：由于光刻胶无法承受高温过程，扩散的掩膜都是二氧化硅或氮化硅。

当原子扩散进入硅片，它们向各个方向运动：向硅的内部，横向和重新离开硅片。

假如杂质原子沿硅片表面方向迁移，就发生了横向扩散。

(10)保形覆盖：保形覆盖是指无论衬底表面有什么样的倾斜图形在所有图形的上面都能沉积有相同厚度的薄膜。

二、简述题1、简述两步扩散的含义与目的。

答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。

(完整版)集成电路工艺原理试题总体答案

目录一、填空题（每空1分，共24分）....................................................................二、判断题（每小题1。

5分,共9分）.................................................................三、简答题（每小题4分，共28分）..................................................................四、计算题（每小题5分，共10分）..................................................................五、综合题（共9分）...............................................................................一、填空题（每空1分，共24分）1.制作电阻分压器共需要三次光刻，分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。

2.集成电路制作工艺大体上可以分成三类,包括图形转化技术、薄膜制备技术、掺杂技术.3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。

4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅.5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤.6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。

7.常规的硅材料抛光方式有：机械抛光，化学抛光，机械化学抛光等。

8.热氧化制备SiO2的方法可分为四种，包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化 .9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷(As）、锑（Sb）等元素具有掩蔽作用。

10.在SiO2内和Si— SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷.11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。

电子与通信技术：集成电路工艺原理考试试题(题库版)

电子与通信技术：集成电路工艺原理考试试题（题库版）1、判断题对于大马士革工艺，重点是在于金属的刻蚀而不是介质的刻蚀。

正确答案：错2、判断题虽然直至今日我们仍普遍采用扩散区一词，但是硅片制造中已不再用杂质扩散来制作p（江南博哥）n结，取而代之的是离子注入。

正确答案：对3、判断题人员持续不断地进出净化间，是净化间沾污的最大来源。

正确答案：对4、问答题倒装焊芯片凸点的分类、结构特点及制作方法？正确答案：蒸镀焊料凸点：蒸镀焊料凸点有两种方法，一种是C4技术，整体形成焊料凸点；电镀焊料凸点：电镀焊料是一个成熟的工艺。

先整体形成UBM层并用作电镀的导电层，然后再用光刻胶保护不需要电镀的地方。

电镀形成了厚的凸点。

印刷焊料凸点：焊膏印刷凸点是一种广泛应用的凸点形成方法。

印刷凸点是采用模板直接将焊膏印在要形成凸点的焊盘上，然后经过回流而形成凸点钉头焊料凸点：这是一种使用标准的球形导线键合技术在芯片上形成的凸点方法。

可用Au丝线或者Pb基的丝线。

化学凸点：化学镀凸点是一种利用强还原剂在化学镀液中将需要镀的金属离子还原成该金属原子沉积在镀层表面形成凸点的方法。

5、问答题简要说明IC制造的平坦化工艺的作用是什么？主要有哪些方式？并解释各种方式的详细内容。

正确答案：在多层布线立体结构中，把成膜后的凸凹不平之处进行抛光研磨，使其局部或全局平坦化。

A.关于ECMP（电化学机械研磨方法），其工作步骤如下：首先，用电能使Cu氧化，再用络合剂使之生成Cu的络合物，最终研磨掉Cu络合物。

从对加工面进行研磨加工的原理观察，除了Cu的氧化方法之外，ECMP和CMP是同样的，而且加工面获得的平坦度性能也是同等水平。

但是，ECMP的必要条件是底座盘应具备导电性。

B.关于电解研磨ECP方法，利用电镀的逆反应。

从电场集中之处开始进行刻蚀，可获得平滑的研磨加工表面；但是，它能刻蚀平坦的区域只限于突起部分。

C.关于化学蚀刻CE构成的平坦化技术，它是把Si的精细加工等领域里使用的各向异性刻蚀用湿式刻蚀法实现的。

集成电路技术集成电路技术综合练习试卷(练习题库)(2023版)

集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。

3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。

7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。

9、简述硅栅p阱CMOS的光刻步骤。

10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。

12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。

28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。

31、为什么TT1与非门不能直接并联。

32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。

1+X集成电路理论试题(附答案)

1+X集成电路理论试题（附答案）一、单选题（共39题，每题1分，共39分）1.()是使硅片上的局部区域达到平坦化。

A、平滑处理B、部分平坦化C、局部平坦化D、全局平坦化正确答案：C答案解析：局部平坦化是将硅片表面局部进行平坦化处理，使其达到较高的平整度。

2.一般来说，( )封装形式会采用转塔式分选机进行测试。

A、LGA/TOB、LGA/SOPC、DIP/SOPD、QFP/QFN正确答案：A答案解析：一般来说，LGA/TO会采用转塔式分选机进行测试，DIP/SOP 会采用重力式分选机进行测试，QFP/QFN会采用平移式分选机进行测试。

3.重力式分选机进行芯片检测时，芯片测试完成后，下一个环节需要进行( )操作。

A、上料B、分选C、外观检查D、真空入库正确答案：B答案解析：重力式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→外观检查→真空包装。

4.用重力式选机设备进行芯片检测的第二个环节是( )。

A、分选B、测试C、上料D、外观检查正确答案：B答案解析：重力式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→编带（SOP）→外观检查→真空包装。

5.在电子电路方案设计中最简单的显示平台是（）。

A、OLEDB、LCDC、LEDD、数码管正确答案：C6.重力分选机手动装料要操作人员取下待测料管一端的（），并将料管整齐地摆放在操作台上。

A、挡板B、塞钉C、料盘D、螺母正确答案：B7.使用重力式分选机进行模块电路的串行测试时，假设A，B轨道测试合格，C轨道测试不合格，芯片移动的路线是（）。

A、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D合格轨道→分选梭4→不良品料管；B、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管；C、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管D、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D不合格轨道→分选梭4→不良品料管正确答案：D8.引线键合机内完成键合的框架送至出料口的引线框架盒内，引线框架盒每接收完一个引线框架会（）。

1+X集成电路理论考试题及答案

1+X集成电路理论考试题及答案一、单选题（共39题，每题1分，共39分）1.封装工艺的电镀工序中，完成前期的清洗后，下一步操作是（）。

A、高温退火B、电镀C、装料D、后期清洗正确答案：B2.湿度卡的作用是( )。

A、去潮湿物质中的水分B、可以防止静电C、起到防水的作用D、显示密封空间的湿度状况正确答案：D答案解析：湿度卡是用来显示密封空间湿度状况的卡片。

3.“对刀”操作时，点击显示屏上主菜单的（）按钮，使承载盘真空从关闭状态转为开启状态。

A、θ角度调整B、开始C、Work SetD、Manual Align正确答案：C答案解析：点击显示屏上主菜单的“Work Set”（设置）按钮，使承载盘真空从关闭状态转为开启状态。

点击显示屏上的“Manual Align”（手动对位）按钮，界面跳转到“切割道调整界面”。

点击“4.利用平移式分选机进行芯片分选时，吸嘴从（）上吸取芯片，然后对芯片进行分选。

A、入料梭B、收料盘C、出料梭D、待测料盘正确答案：C5.如果遇到需要加温的晶圆，对晶圆的加温是在扎针调试( )。

A、之前B、之后C、过程中D、都可以正确答案：A答案解析：根据热胀冷缩的原理，需要加温的晶圆要在加温结束后再进行扎针调试。

若先进行扎针调试再加温可能会扎透铝层。

6.下列对芯片检测描述正确的是（）。

A、集成电路测试是确保产品良率和成本控制的重要环节B、所有芯片的测试、分选和包装的类型相同C、测试完成后直接进入市场D、测试机分为数字测试机和模拟测试机正确答案：A7.口罩和发罩（）。

A、需要定期清洗B、不得重复使用C、一周必须更换一次D、每天下班时放入消毒柜，下次对应取用正确答案：B答案解析：口罩和发罩不得重复使用，每天需穿戴全新的口罩和发罩。

8.待测芯片的封装形式决定了测试、分选和包装的不同类型，而不同的性能指标又需要对应的测试方案进行配套完成测试，测试完成后，经（）即可进入市场。

A、运行测试后包装B、人工目检C、机器检测、人工目检D、人工目检、包装正确答案：D9.下列语句的含义是（）。

1+X集成电路理论练习题库含参考答案

1+X集成电路理论练习题库含参考答案一、单选题（共39题，每题1分，共39分）1.进行芯片检测工艺的芯片外观检查时，将工作台整理干净后，根据物流提供的（）到待检查品货架上领取待外检的芯片。

A、中转箱号B、晶圆测试随件单C、芯片名称D、芯片测试随件单正确答案：A2.在Altium Designer软件设计完电路图后，设计制作样品电路需要用到的文件是（）。

A、BOMB、PCBC、ICTD、Gerber正确答案：A3.平移式分选机设备分选完成后，进入( )环节。

A、上料B、测试C、外观检查D、真空入库正确答案：C答案解析：平移式分选机设备芯片检测工艺的操作步骤一般为：上料→测试→分选→外观检查→真空包装。

4.晶圆检测工艺中，进行晶圆烘烤时，温度一般设置在（）℃。

A、120B、110C、150D、130正确答案：A5.封装工艺的电镀工序中，完成前期的清洗后，下一步操作是（）。

A、高温退火B、装料C、后期清洗D、电镀正确答案：D6.使用转塔式分选设备进行芯片测试时，其测试环节的流程正确的是（）。

A、芯片分选→测前光检→测后光检→测试B、测前光检→测后光检→测试→芯片分选C、测前光检→测试→测后光检→芯片分选D、测前光检→测后光检→芯片分选→测试正确答案：C7.在原理图编辑器内，执行Tools→Footprint Manager命令，显示（）。

A、工程变更命令对话框B、Messages窗口C、Navigator面板D、封装管理器检查对话框正确答案：D8.减薄工艺的正确流程是（）。

A、清洗→压片→原始厚度测量→上蜡粘片→二次厚度测量→抛光→减薄→去蜡→清洗B、清洗→上蜡粘片→原始厚度测量→压片→二次厚度测量→抛光→减薄→去蜡→清洗C、清洗→压片→原始厚度测量→上蜡粘片→二次厚度测量→减薄→抛光→去蜡→清洗D、清洗→原始厚度测量→上蜡粘片→压片→二次厚度测量→减薄→抛光→去蜡→清洗正确答案：D9.封装按材料分一般可分为塑料封装、（）和陶瓷封装等。

《集成电路工艺原理》试题第7章

第七章填空题1.当生长的外延层与衬底材料不同为外延；当生长的外延层与衬底材料相同为外延。

2.根据向衬底输送原子的方式，外延分类: 、和。

3.薄膜生长依靠晶体表面台阶的运动进行的。

4.在低阻材料上生长高阻外延层的工艺为。

5.在高阻材料上生长低阻外延层的工艺为。

6.实际外延温度选在区。

7.外延生长速率主要受析出硅原子过程和被释放出来的硅原子在衬底上生成的过程控制。

8.发生漂移和畸变的根本原因：硅的和腐蚀速率的。

9.晶面构造可以用三个特征来描述：、和。

答案1 异质，同质2 VPE，LPE，SPE3 横向运动4 正向外延5.反向外延6 高温区7 氢还原SiCl 4，单晶层8 生长，各向异性9平台，扭转，台阶选择题1.外延生长薄膜时，吸附原子必须到达位置才能开始横向生长。

BA.平台B. 扭转C. 台阶2.外延时，在低温区，生长速率对温度变化非常敏感，生长速率由控制。

CA.扩散速度B.气相质量输运C.表面化学反应3. 外延时，在高温区，生长速率对温度变化不敏感，生长速率由控制。

BA.扩散速度B.气相质量输运C.表面化学反应4.外延生长时，选用，均匀性较好。

AA.矩形腔B. 圆形腔C. A和B都好D.A和B都不好5.吸附原子所处位置稳定性排序：。

AA．扭转﹥台阶边缘﹥平台上 B. 平台上﹥台阶边缘﹥扭转C. 台阶边缘﹥扭转﹥平台上6. 在对多晶硅进行原位掺杂时，掺入杂质，会提高淀积速率。

BA. 磷B. 硼C. 硅D. 砷7. 一般认为，机制是决定保形覆盖的关键因素。

BA.入射B.再发射C.表面迁移8. 外延层生长时，在相同温度下，的生长率最高。

AA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 39 .外延层中的杂质原子在淀积时，当硅的生长速率保持恒定时，的掺入量随生长温度的上升而增加。

CA.AsB. PC. B10. 外延层生长时，在相同温度下，硅源的生长率最低。

BA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 311. 在任意特定的淀积温度下，都存在一个最大淀积率。

2021年集成电路工艺原理芯片制造课程试题库

一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

2．单晶硅生长惯用（CZ法）和（区熔法）两种生长方式，生长后单晶硅被称为（硅锭）。

3．晶圆英文是（wafer ），其惯用材料是（硅）和（锗）。

4．晶圆制备九个工艺环节分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。

5．从半导体制造来讲，晶圆中用最广晶体平面密勒符号是（100 ）、（110 ）和（111 ）。

6．CZ直拉法生长单晶硅是把（融化了半导体级硅液体）变为（有对的晶向）并且（被掺杂成p型或n 型）固体硅锭。

7．CZ直拉法目是（实现均匀掺杂同步并且复制仔晶构造，得到适当硅锭直径并且限制杂质引入到硅中）。

影响CZ直拉法两个重要参数是（拉伸速率）和（晶体旋转速率）。

8．晶圆制备中整型解决涉及（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。

9．制备半导体级硅过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。

氧化10．二氧化硅按构造可分为（）和（）或（）。

11．热氧化工艺基本设备有三种：（卧式炉）、（立式炉）和（迅速热解决炉）。

12．依照氧化剂不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

13．用于热工艺立式炉重要控制系统分为五某些：（工艺腔）、（硅片传播系统）、气体分派系统、尾气系统和（温控系统）。

14．选取性氧化常用有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。

15．列出热氧化物在硅片制造4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。

16．可在高温设备中进行五种工艺分别是（氧化）、（扩散）、（）、退火和合金。

17．硅片上氧化物重要通过（热生长）和（淀积）办法产生，由于硅片表面非常平整，使得产生氧化物重要为层状构造，因此又称为（薄膜）。

18．热氧化目的是按照（）规定生长（）、（）二氧化硅薄膜。

电子与通信技术：集成电路工艺原理考试题(强化练习)

电子与通信技术：集成电路工艺原理考试题（强化练习）1、名词解释蒸发镀膜正确答案：加热蒸发源，使原子或分子从蒸发源表面逸出，形成蒸汽流并入射到硅片（衬底）表面，凝结形成固态薄膜。

2、名词解释恒定表面源扩散正确答案：在整个（江南博哥）扩散过程中，杂质不断进入硅中，而表面杂质浓度始终保持不变。

3、判断题外延就是在单晶衬底上淀积一层薄的单晶层，即外延层。

正确答案：对4、填空题制作通孔的主要工艺步骤是：1、（）；2、（）；3、（）。

正确答案：第一层层间介质氧化物淀积；氧化物磨抛；第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案：溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速，使其获得一定的动能后，轰击靶电极，将靶电极的原子溅射出来，沉积到衬底形成薄膜的方法。

6、名词解释物理气相沉积正确答案：“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术：A.所生长的材料以物理的方式由固体转化为气体；B.生长材料的蒸汽经过一个低压区域到达衬底；C.蒸汽在衬底表面上凝聚，形成薄膜。

7、问答题简述引线材料？正确答案：用于集成电路引线的材料，需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性，玻璃化转化温度、热导率、热膨胀系数，机械特性，扬氏模量、泊松比、刚度、强度，化学特性，吸潮、抗腐蚀。

8、判断题LPCVD反应是受气体质量传输速度限制的。

正确答案：对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。

正确答案：对10、判断题半导体级硅的纯度为99.9999999%。

正确答案：对11、判断题芯片上的物理尺寸特征被称为关键尺寸，即CD。

正确答案：对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。

正确答案：对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。

正确答案：错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

正确答案：对15、问答题测试过程4要素？正确答案：检测：确定被测器件（DUT）是否具有或者不具有某些故障。

1+X集成电路理论练习题库与答案

1+X集成电路理论练习题库与答案一、单选题（共39题，每题1分，共39分）1.晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。

A、5B、1C、10D、20正确答案：A2.Cadence中库管理由高到低分别是（）。

A、库-单元-视图B、库-视图-单元C、单元-库-视图D、单元-视图-库正确答案：A3.管装装内盒时，在内盒上贴有( )种标签。

A、1B、2C、3D、4正确答案：B答案解析：管装内盒上的标签有合格标签和含芯片信息的标签。

4.在Altium Designer软件中完成电路设计之后，为了验证所布线的电路板是符合设计规则的，现在设计者要运行（）。

A、Board Layers &ColorsB、Design Rule CheckC、Project Outputs for MultivibratorD、PCB Rules and constraints Editor正确答案：B5.在原理图编辑器内，执行Tools→Footprint Manager命令，显示（）。

A、Navigator面板B、封装管理器检查对话框C、工程变更命令对话框D、Messages窗口正确答案：B6.载入元件库：Altium Designer系统默认打开的元件库有两个：常用分立元器件库（）；常用接插库（）。

A、Devices.IntLib；Miscellaneous Connectors.IntLibB、Devices.IntLib；Connectors.IntLibC、Miscellaneous Devices.IntLib；Connectors.IntLibD、Miscellaneous Devices.IntLib；Miscellaneous Connectors.IntLib正确答案：D7.{以串行测试为例，假设A,B轨道测试合格，C轨道测试不合格，芯片移动的路线是（）。

}A、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D合格轨道→分选梭4→不良品料管；B、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管；C、A测试轨道→分选梭1→B测试轨道→分选梭2→C不合格轨道→分选梭3→D不合格轨道→分选梭4→不良品料管D、A测试轨道→分选梭1→B测试轨道→分选梭2→C测试轨道→分选梭3→D不合格轨道→分选梭4→不良品料管正确答案：D答案解析：重力式分选机进行串行测试时，A,B轨道测试合格，C轨道测试不合格，芯片移动的路线是：分选梭1将A轨道测试合格的芯片送入B 测试轨道，B轨道测试合格后，分选梭2将芯片送人C测试轨道，C轨道测试不合格后，分选梭3将芯片送入D不合格轨道，分选梭4将芯片放入不良品料管中。

1+X集成电路理论试题(附答案)

1+X集成电路理论试题（附答案）一、单选题（共39题，每题1分，共39分）1.SOP封装的芯片一般采用( )形式进行包装。

A、卷盘B、编带C、料管D、料盘正确答案：B答案解析：SOP封装因其体积小等特点，一般采用编带包装形式。

2.转塔式分选机常见故障不包括（）。

A、真空吸嘴无芯片B、测试卡与测试机调用的测试程序错误C、料轨堵塞D、IC定位错误正确答案：D3.打开安装好的keil软件，点击工具栏“魔术棒”按钮，点击（）选项，选择目标芯片。

A、TargetB、C/C++C、DebugD、Device正确答案：D4.重力分选机自动装料步骤中将待测料管放在筛选机的入料区内，料管随传送带上升到（）。

A、入料区B、显示区C、废料区D、激光检测区正确答案：D5.以全自动探针台为例，上片过程中，当承重台下降到指定位置时，( )。

A、红色指示灯亮B、红色指示灯灭C、绿色指示灯亮D、绿色指示灯灭正确答案：B答案解析：以全自动探针台为例，承重台前的两个按钮指示灯：绿色表示上升，红色表示下降。

承重台下降到指定位置后，下降指示灯灭，即红色指示灯灭。

6.重力式分选机进行自动上料筛选，当检测到传送带上的料管放置不符合要求时，下一步对料管的操作是( )。

A、拔出塞钉B、进入空管槽C、进入上料槽D、放回上料区正确答案：D答案解析：激光检测到不符合要求的料管会重新放回上料区，等待下次筛选。

7.料盘外观检查的步骤正确的是( )。

A、查询零头（若有）→零头检查→检查外观→电路拼零→零头储存B、检查外观→查询零头（若有）→零头检查→电路拼零→零头储存C、查询零头（若有）→零头检查→电路拼零→零头储存→检查外观D、检查外观→零头储存→查询零头（若有）→零头检查→电路拼零正确答案：B答案解析：料盘外观检查的步骤：检查外观→查询零头（若有）→零头检查→电路拼零→零头储存。

8.下列描述错误的是（）。

A、重力式分选机可分为并行测试和串行测试B、并行测试一般是进行单项测试（可根据测试卡的数量进行 1 site/2 sites/4 sites测试），适用于普通DIP/SOP封装的芯片C、串行测试一般是进行多项测试，适用于DIP24/DIP27等模块电路D、并行测试时模块电路依次进行不同电特性参数的测试正确答案：D9.进行料盘包装时，一个内盒中通常装有( )袋真空包装完的料盘。