集成电路试题库
整理版 集成电路 题目
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
【精品】集成电路试题
集成电路试题二、选择题（14分，每小题2分）1、集成运放的输入级采用差分放大电路是因为可以（）。
A减小温漂B增大放大倍数C提高输入电阻2、为提高集成运放的放大倍数，集成运放的中间级多采用（）。
A共射极放大电路B共集放大电路C共基放大电路3、现有电路：A反相运算电路B同相运算电路C积分运算电路D微分运算电路E加法运算电路F乘方运算电路（1）欲将正弦波电压转换成二倍频电压，应选用（）。
（2）欲将正弦波电压叠加上一个直流量，应选用（）。
（3）欲实现Au＝－100的放大电路，应选用（）。
（4）欲将方波电压转换成三角波电压，应选用（）。
（5）欲将方波电压转换成尖顶波电压，应选用（）。
下列关于74LS245的用途,不正确的说法是（）A.常用于数据锁存B.常用于数据双向传送C.常用于数据驱动D.常用于数据缓冲一、RS-232C标准的电气特性中数据"0"规定为（）二、 A.-3～-15V三、 B.-5～0V四、 C.0～+5V五、 D.+3～+15V六、选择题；1一个理想运放的基本条件是()。
(a)A ud=∞；(b)r od=∞；(c)r id=0；(d)K CMRR=0。
2集成运放在应用中出现自激，这一般是由于下述原因之一所致()。
(a)退耦电容太大；(b)分布电容太小；(c)负载电容太大；(d)耦合电容太大。
3在下列几种典型的积分电路中，哪个是比较积分电路？()。
4模拟电路的非线性应用之一是()。
(a)比例放大；(b)求和放大；(c)积分器；(d)对数器。
5模例乘法器的应用电路之一是()。
(a)加法器；(b)减法器；(c)整流器；(d)鉴频器。
6在下例比较器中，抗干扰能力最强的是()。
(a)单门限比较器；(b)迟滞比较器；(c)窗口比较器；(d)三态比较器。
7在集成变换器中，属于周期性变换器的是()。
(a)U/I变换器；(b)I/U变换器；(c)U/F变换器；(d)阻抗变换器。
8DAC0832的转换位数是()。
1+X集成电路理论试题库(附参考答案)
1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。
A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。
2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。
A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。
3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。
A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。
A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。
A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。
不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。
7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。
集成电路省赛试题及答案
集成电路省赛试题及答案一、选择题（每题3分，共30分）1. 集成电路（IC）的分类中，不包括以下哪一项？A. 数字ICB. 模拟ICC. 混合信号ICD. 光电子IC2. 在CMOS技术中，一个N型MOSFET在其栅极施加高于源极电位的电压时，其沟道区域将呈现什么特性？A. 增强型导电性B. 耗尽型导电性C. 不导电D. 高阻态3. 下列哪个参数不是衡量集成电路性能的重要指标？A. 工作频率B. 功耗C. 价格D. 集成度4. 在集成电路设计中，晶体管的最小特征尺寸（Feature Size）缩小，将会带来以下哪个效应？A. 速度提高，功耗降低B. 速度降低，功耗增加C. 速度提高，功耗增加D. 速度降低，功耗降低5. 集成电路中的互连技术不包括以下哪一项？A. 铝互连B. 铜互连C. 硅互连D. 钨互连6. 在集成电路设计中，哪个因素是造成信号串扰的主要原因？A. 电源电压B. 信号频率C. 互连线间距D. 温度变化7. 下列哪个不是集成电路封装的常见类型？A. BGAB. QFPC. DIPD. USB8. 在集成电路的制造过程中，光刻技术的主要作用是什么？A. 沉积材料B. 蚀刻图案C. 离子注入D. 形成精细的电路图案9. 集成电路的电源管理设计中，下列哪项不是电源管理芯片（PMIC）的功能？A. 电压转换B. 电流限制C. 信号放大D. 电源分配10. 在集成电路的测试中，哪种测试方法可以检测到由于工艺变化导致的性能变化？A. 功能测试B. 参数测试C. 直流测试D. 交流测试二、简答题（每题10分，共20分）1. 请简述集成电路设计中的“版图设计”阶段的主要任务和重要性。
2. 阐述集成电路中“过驱动”现象的原因及其对电路性能的影响。
三、计算题（每题20分，共40分）1. 给定一个CMOS反相器，其负载电容为10pF，供电电压为5V，晶体管的通道长度和宽度分别为1μm和10μm。
假设晶体管的阈值电压为1V，漏电流为100nA。
集成电路技术集成电路技术综合练习试卷(练习题库)(2023版)
集成电路技术集成电路技术综合练习试卷（练习题库）1、什么叫半导体集成电路？2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写。
3、按照器件类型分，半导体集成电路分为哪几类？4、按电路功能或信号类型分，半导体集成电路分为哪几类？5、什么是特征尺寸？它对集成电路工艺有何影响？6、简述四层三结的结构的双极型晶体管中隐埋层的作用。
7、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响是？8、简单叙述一下pn结隔离的NPN晶体管的光刻步骤。
9、简述硅栅p阱CMOS的光刻步骤。
10、以P阱CMOS工艺为基础的BiCMOS的有哪些不足？11、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
12、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？13、什么是集成双极晶体管的无源寄生效应？14、什么是MOS晶体管的有源寄生效应？15、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响？16、如何解决MOS器件的场区寄生MOSFET效应？17、如何解决MOS器件中的寄生双极晶体管效应？18、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？19、集成电路中常用的电容有哪些？20、为什么基区薄层电阻需要修正？21、为什么新的工艺中要用铜布线取代铝布线？22、电压传输特性23、开门电平24、关门电平25、逻辑摆幅26、静态功耗27、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
28、两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何29、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的？30、四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
31、为什么TT1与非门不能直接并联。
32、OC门在结构上作了什么改进,它为什么不会出现TT1与非门并联的问题？33、什么是器件的亚阈值特性，对器件有什么影响？34、MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？35、请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
1+X集成电路理论试题库(附答案)
1+X集成电路理论试题库（附答案）一、单选题（共40题，每题1分，共40分）1、进行料盘包装时，一个内盒中通常装有( )袋真空包装完的料盘。
A、1B、2C、3D、4正确答案：A答案解析：进行料盘包装时，-个内盒中通常装有1袋真空包装完的料盘。
2、使用转塔式分选设备进行芯片测试时，其测试环节的流程正确的是（）。
A、测前光检→测后光检→测试→芯片分选B、芯片分选→测前光检→测后光检→测试C、测前光检→测试→测后光检→芯片分选D、测前光检→测后光检→芯片分选→测试正确答案：C3、点银浆时，银浆的覆盖范围需要（）。
A、小于50%B、大于50%C、大于75%D、不小于90%正确答案：C答案解析：引线框架被推至点银浆指定位置后，点胶头在晶粒座预定粘着晶粒的位置点上定量的银浆（银浆覆盖范围>75%）。
4、载带的预留长度一般是( )。
A、10-30cmB、30-50cmC、70-90cmD、50-70cm正确答案：D5、下列语句的含义是（）。
A、-> OUT &= 0X00FF;B、-> OUT |= 0X0F00;C、GPIOB低八位端口，高四位为低，低四位为高D、GPIOB低八位端口，高四位为高，低四位为低E、GPIOB高八位端口，高四位为低，低四位为高F、GPIOB高八位端口，高四位为高，低四位为低正确答案：C6、下列选项中，（）是封装工艺中不涉及的工序。
A、第一道光检B、第二道光检C、第三道光检D、第四道光检正确答案：A答案解析：封装工艺中，第二道光检主要是针对晶圆切割之后的外观检查，是否有出现废品（崩边等情况）。
引线键合完成后要进行第三道光检，主要是为了检查芯片粘接和引线键合过程中有没有产生废品。
切筋成型之后需要进行第四道光检，针对后段工艺的产品进行检查、剔除。
7、解决铝尖刺的方法有（）。
A、在合金化的铝中适当地添加铜B、采用三层夹心结构C、在合金化的铝中适当地添加硅D、采用“竹节状”结构正确答案：C答案解析：解决铝尖刺的方法有在合金化的铝中适当地添加硅。
电子与通信技术：集成电路工艺原理考试资料(题库版)
电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。
引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。
2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。
分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。
特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。
可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。
3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。
一般基板的材科多采用高纯度的（96%）AL203陶瓷。
其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。
电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。
位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。
通常，外层电极采用锡一铅（S。
-PB.合金电镀而成。
电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。
保护层：保护层位于电阻膜的外部，主要起保护作用。
它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写岀它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI ），大规模集成电路（VSI），超大规模集成电路（VLSI ），特大规模集成电路（ULSI ），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸？它对集成电路工艺有何影响？【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】集成蔭--牛芯片上容帥的晶体莒的数目*辭畑:指包含我千上百于芯片的大圆硅片的玄径丄竝S1S4 :指段有封装的单个集成唱路“摩尔定律:集成电路的芯片的集咸度三年毎三年提四倍而加工尺寸缩屮远除分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同，分析它的工作原7、理。
【答案：1T 二 CLJj 吗 MjkA —ir —该电路可以完成 NAND 逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS 管M kp ，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段， A= “ H B= “ L ”荷被OUT 处和A 处的电荷分配，整体的阈值下降，可能导致OUT 的输出错误。
该电路增加了一个 MOS 管M kp ，在预充电阶段，M kp 导通，对C 点充电到V dd 。
在评估阶段，M kp 截至，不影响电路的正常输岀。
8、延迟时间【答案：】时钟沿与输岀端之间的延迟第1章集成电路的基本制造工艺1、 四层三结的结构的双极型晶体管中隐埋层的作用【答案：1减小集电极串联电阻，减小寄生PNP 管的影响2、 在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：1电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3、简单叙述一下 pn 结隔离的NPN 晶体管的光刻步骤【答案：1第一次光刻： N +隐埋层扩散孔光刻 第二次光刻： P 隔离扩散孔光刻 第三次光刻： P 型基区扩散孔光刻CLK Out第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：1P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS工艺为基础的BiCMOS的有哪些不足【答案：】NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法【答案：】首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。
改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。
提高器件的抗闩锁效应。
7、请画岀NPN晶体管的版图，并且标注各层掺杂区域类型【答案：1E ° B， C T S8请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子【答案：1第2章集成电路中的晶体管及其寄生效应1、简述集成双极晶体管的有源寄生效应在其各工作区能否忽略【答案：1PNP管为四层三结晶体管的寄生晶体管，当NPN晶体管工作在正向工作区时，即NPN的发射极正偏，集电极反偏，那么寄生晶体管的发射极反偏所以它就截止，对电路没有影响。
当NPN处于反向工作区时，寄生管子工作在正向工作区，它的影响不能忽略。
当NPN工作在饱和区时寄生晶体管也工作在正向工作区，它减小了集电极电流，使反向NPN的发射极电流作为无用电流流向衬底。
此时寄生效应也不能忽略2、什么是集成双极晶体管的无源寄生效应【答案：1在实际的集成晶体管中存在着点和存储效应和从晶体管有效基区晶体管要引出端之间的欧姆体电阻，他们会对晶体管的工作产生影响。
3、什么是MOS晶体管的有源寄生效应【答案：1MOS晶体管的有源寄生效应是指MOS集成电路中存在的一些不希望的寄生双极晶体管、场区寄生MOS管和寄生PNPN （闩锁效应），这些效应对MOS器件的工作稳定性产生极大的影响。
4、什么是MOS晶体管的闩锁效应，其对晶体管有什么影响【答案：1在单阱工艺的MOS器件中（P阱为例），由于NMOS管源与衬底组成PN结，而PMOS管的源与衬底也构成一个PN结，两个PN结串联组成PNPN结构，即两个寄生三极管（NPN和PNP），一旦有因素使得寄生三极管有一个微弱导通，两者的正反馈使得电流积聚增加，产生自锁现象。
影响：产生自锁后，如果电源能提供足够大的电流，则由于电流过大，电路将被烧毁。
5、消除“ LatcRp"效应的方法【答案：1版图设计时：为减小寄生电阻Rs和Rw，版图设计时采用双阱工艺、多增加电源和地接触孔数目，加粗电源线和地线，对接触进行合理规划布局，减小有害的电位梯度；工艺设计时：降低寄生三极管的电流放大倍数：以N阱CMOS为例，为降低两晶体管的放大倍数，有效提高抗自锁的能力，注意扩散浓度的控制。
为减小寄生PNP管的寄生电阻Rs，可在高浓度硅上外延低浓度硅作为衬底，抑制自锁效应。
工艺上采用深阱扩散增加基区宽度可以有效降低寄生NPN管的放大倍数；具体应用时：使用时尽量避免各种串扰的引入，注意输出电流不易过大6、如何解决MOS器件的场区寄生MOSFET效应【答案：1在第二次光刻生成有源区时，进行场氧生长前进行场区离子注入，提高寄生MOSFET的阈值电压, 使其不易开启；增加场氧生长厚度，使寄生MOSFET的阈值电压绝对值升高，不容易开启。
7、如何解决MOS器件中的寄生双极晶体管效应【答案：1(1)增大基区宽度：由工艺决定；(2)使衬底可靠接地或电源。
第3章集成电路中的无源元件1、双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？【答案：1双极性集成电路中最常用的电阻器是基区扩散电阻MOS集成电路中常用的电阻有多晶硅电阻和用MOS管形成的电阻。
2、集成电路中常用的电容有哪些【答案：1反偏PN结电容和MOS电容器3、为什么基区薄层电阻需要修正【答案：1基区薄层电阻扩散完成后，还有多道高温处理工序，所以杂质会进一步往里边推，同时表面的硅会进一步氧化。
形成管子后，实际电阻比原来要高，所以需要修正。
4、为什么新的工艺中要用铜布线取代铝布线【答案：1长时间较的电流流过铝条，会产生铝的电迁移的现象，结果是连线的一端生晶须，另一端则产生空洞，严重时甚至会断裂。
运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/C就，该电阻上的压降为5V,设计此电阻。
5、【答案：］r（L/W）=R=1K L/W=5 l=V/R=1mAP=（l*l*r）/（WL）公式变形W=6.32注意：这里各单位间的关系，宽度是微米时，要求电流为毫安，功率的单位也要化成相应的微米单位。
第4章TTL电路名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功1、耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间【答案：1电压传输特性：指电路的输出电压V0随输入电压Vi变化而变化的性质或关系（可用曲线表示，与晶体管电压传输特性相似）。
开门/关门电平：开门电平VIHmin-为保证输出为额定低电平时的最小输入高电平（VON）;关门电平VILmax-为保证输出为额定高电平时的最大输入低电平（VOFF）。
逻辑摆幅：-输出电平的最大变化区间，VL=VOH-VOL。
过渡区宽度：输出不确定区域（非静态区域）宽度，VW=VIHmin-VILmax 。
输入短路电流IIL-指电路被测输入端接地，而其它输入端开路时，流过接地输入端的电流。
输入漏电流（拉电流，高电平输入电流，输入交叉漏电流）IIH-指电路被测输入端接高电平，而其它输入端接地时，流过接高电平输入端的电流。
静态功耗-指某稳定状态下消耗的功率，是电源电压与电源电流之乘积。
电路有两个稳态，则有导通功耗和截止功耗，电路静态功耗取两者平均值，称为平均静态功耗。
瞬态延迟时间td-从输入电压Vi上跳到输出电压Vo开始下降的时间间隔。
Delay-延迟。
瞬态下降时间tf-输出电压Vo从高电平VOH下降到低电平VOL的时间间隔。
Fall-下降。
瞬态存储时间ts-从输入电压Vi下跳到输出电压Vo开始上升的时间间隔。
Storage-存储。
瞬态上升时间tr-输出电压Vo从低电平VOL上升到高电平VOH的时间间隔。
Rise-上升。
瞬态导通延迟时间tPHL-（实用电路）从输入电压上升沿中点到输出电压下降沿中点所需要的时间。
2、分析四管标准TTL与非门（稳态时）各管的工作状态【答案：1当输入端的信号，有任何一个低电平时：Q1饱和区Q2截至区Q3饱和区Q4截至区当输入端的信号全部为高电平时：Q1反向区Q2饱和区Q3饱和区Q4饱和区3、在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难【答案：1Q5管影响最大，他不但影响截至时间，还影响导通时间。
当输出从低电平向高电平转化时，要求Q5快速退出饱和区，此时如果再导通时IB5越大，则保和深度约大，时间就越长。
当输出从高电平向低电平转化时，希望Q5快速的存储的电荷放完，此时要求IB5尽可能的大。
设计时，IB5的矛盾带来了很大的困难。
两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析4、改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进【答案：1两管与非门：输出高电平低，瞬时特性差。
四管与非门：输出采用图腾柱结构Q3--D ，由于D是多子器件，他会使Tplh明显下降。
D还起到了点评位移作用，提高了输出电平。
五管与非门：达林顿结构作为输出级，Q4也起到点评位移作用，达林顿电流增益大，输出电阻小，提高电路速度和高电平负载能力。
四管和五管在瞬态中都是通过大电流减少Tplh.静态中提高了负载能力和输出电平。
5、相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的【答案：1六管单元用有源泄放回路RB-RC-Q6代替了R3由于RB的存在，使Q6比Q5晚导通，所以Q2发射基的电流全部流入Q5的基极，是他们几乎同时导通，改善了传输特性的矩形性，提高了抗干扰能力。