集成电路试题库
整理版 集成电路 题目
一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地 ，PMOS 管的体端接VDD 。
2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是 动态功耗 、开关过程中的短路功耗和 静态功耗 ；增大器件的阈值 电压有利于减小短路功耗和静态 功耗。
3、饱和负载 NMOS 反相器的 3 个主要缺点是： 输出高电平有阈值损失 、 输出低电平不是 0，与比例因子 Kr 相关 、输出低电平时有静态功耗 。
4、 三态输出电路的 3 种输出状态是： （ 高电平 ） ，（ 低电平 ）和（ 高阻态 ） 。
2、CMOS 工艺可分为 p 阱 、 n 阱 、 双阱 三种。
在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由 场氧 来隔离的；该区域的形成用到的制造工艺是 氧化 工艺。
4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指 光刻 ，包括 晶圆涂光刻胶 、 曝光 、 显影 、 烘干 四个步骤；其中曝光方式包括 ① 接触式 、② 非接触式 两种。
5、阈值电压VT 是指 将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成 耗尽型 、 增强型 两种。
降低VT 的措施包括： 降低杂质浓度 、 增大Cox 两种。
1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平 ； （2）PMOS 传输门，缺点：不能正确传输低电平； （3）CMOS 传输门，缺点：电路规模较大。
2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。
集成电路技术集成电路工艺原理试卷(练习题库)(2023版)
集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。
2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。
3、晶圆的英文是（），其常用的材料是（）和（）。
4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。
5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。
6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。
7、CZ直拉法的目的是（）。
8、影响CZ直拉法的两个主要参数是O和（）。
9、晶圆制备中的整型处理包括（）、（）和（）。
10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。
77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。
78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。
79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。
80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。
81、溅射是个化学过程，而非物理过程。
82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。
83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。
84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。
85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。
86、电机电流终点检测不适合用作层间介质的化学机械平坦化。
87、在CMP为零的转换器。
133、CD是指硅片上的最小特征尺寸。
134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。
简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。
136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。
137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。
集成电路制造技术-原理与技术试题库
填空题（30分=1分*30）(只是答案) 半导体级硅 、 GSG 、 电子级硅 。
CZ 法 、 区熔法、 硅锭 、wafer 、硅 、锗、单晶生长、整型、切片、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
100 、110 和111 。
融化了的半导体级硅液体、有正确晶向的、被掺杂成p 型或n 型、 实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中 、拉伸速率 、晶体旋转速率 。
去掉两端、径向研磨、硅片定位边和定位槽。
制备工业硅、生长硅单晶、 提纯）。
卧式炉 、立式炉 、快速热处理炉 。
干氧氧化、湿氧氧化、水汽氧化。
工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统。
局部氧化LOCOS 、浅槽隔离STI 。
掺杂阻挡、表面钝化、场氧化层和金属层间介质。
热生长 、淀积 、薄膜 。
石英工艺腔、加热器、石英舟。
APCVD 常压化学气相淀积、LPCVD 低压化学气相淀积、PECVD 等离子体增强化学气相淀积。
晶核形成、聚焦成束 、汇聚成膜。
同质外延、异质外延。
膜应力、电短路、诱生电荷。
导电率、高黏附性、淀积 、平坦化、可靠性、抗腐蚀性、应力等。
CMP 设备 、电机电流终点检测、光学终点检测。
平滑、部分平坦化、局部平坦化、全局平坦化。
磨料、压力。
使硅片表面和石英掩膜版对准并聚焦，包括图形）；（通过对光刻胶曝光，把高分辨率的投影掩膜版上图形复制到硅片上）；（在单位时间内生产出足够多的符合产品质量规格的硅片）。
化学作用、物理作用、化学作用与物理作用混合。
介质、金属 。
在涂胶的硅片上正确地复制掩膜图形。
被刻蚀图形的侧壁形状、各向同性、各向异性。
气相、液相、 固相扩散。
间隙式扩散机制、替代式扩散机制、激活杂质后。
一种物质在另一种物质中的运动、一种材料的浓度必须高于另一种材料的浓度 ）和（ 系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。
热扩散 、离子注入。
预淀积 、推进、激活。
数字集成电路测试题
A 衬底 B 扩散区 C 有源区 D 接触孔和通孔
© Digital Integrated Circuits2nd
提交
Inverter
单选题 1分 最符合阈值电压定义的说法是 。
A 漏端电流为1μA时的栅源电压
B 漏端电流10倍于泄露电流时的栅源电压
衬底载流子浓度和有源区载流子浓度相 C 等时的栅源电压
芯片中的金属线和PCB中的金属线一样， A 可以是多层的。
B
CMOS集成电路是在一块正方形的硅片 上制造的。
光刻机的作用是通过激光在硅片上刻画 C 集成电路版图。
光刻胶的作用是将集成电路所需的不同 D 材料层胶合在一起。
© Digital Integrated Circuits2nd
提交
Inverter
D MOgrated Circuits2nd
提交
Inverter
单选题 1分 电路互连线上的延时td 与长度L的关系是 。
A
td L
B
td L2
C
td L3/2
D
td L3
© Digital Integrated Circuits2nd
数字集成电路 ch1-ch4习题集
Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic
© Digital Integrated Circuits2nd
Inverter
单选题 1分
在集成电路0.25μm工艺中，晶体管的最小沟 道长度由 决定。
A 光刻精度 B 消费者和代工厂 C 电路工程师 D 电源电压
C 无穷大的“断开”电阻和有限的“导通”电阻。
© Digital Integrated Circuits2nd
【精品】集成电路试题
集成电路试题二、选择题（14分，每小题2分）1、集成运放的输入级采用差分放大电路是因为可以（）。
A减小温漂B增大放大倍数C提高输入电阻2、为提高集成运放的放大倍数，集成运放的中间级多采用（）。
A共射极放大电路B共集放大电路C共基放大电路3、现有电路：A反相运算电路B同相运算电路C积分运算电路D微分运算电路E加法运算电路F乘方运算电路（1）欲将正弦波电压转换成二倍频电压，应选用（）。
（2）欲将正弦波电压叠加上一个直流量，应选用（）。
（3）欲实现Au＝－100的放大电路，应选用（）。
（4）欲将方波电压转换成三角波电压，应选用（）。
（5）欲将方波电压转换成尖顶波电压，应选用（）。
下列关于74LS245的用途,不正确的说法是（）A.常用于数据锁存B.常用于数据双向传送C.常用于数据驱动D.常用于数据缓冲一、RS-232C标准的电气特性中数据"0"规定为（）二、 A.-3～-15V三、 B.-5～0V四、 C.0～+5V五、 D.+3～+15V六、选择题；1一个理想运放的基本条件是()。
(a)A ud=∞；(b)r od=∞；(c)r id=0；(d)K CMRR=0。
2集成运放在应用中出现自激，这一般是由于下述原因之一所致()。
(a)退耦电容太大；(b)分布电容太小；(c)负载电容太大；(d)耦合电容太大。
3在下列几种典型的积分电路中，哪个是比较积分电路？()。
4模拟电路的非线性应用之一是()。
(a)比例放大；(b)求和放大；(c)积分器；(d)对数器。
5模例乘法器的应用电路之一是()。
(a)加法器；(b)减法器；(c)整流器；(d)鉴频器。
6在下例比较器中，抗干扰能力最强的是()。
(a)单门限比较器；(b)迟滞比较器；(c)窗口比较器；(d)三态比较器。
7在集成变换器中，属于周期性变换器的是()。
(a)U/I变换器；(b)I/U变换器；(c)U/F变换器；(d)阻抗变换器。
8DAC0832的转换位数是()。
《集成电路工艺原理(芯片制造)》课程+试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
1+X集成电路理论试题库(附参考答案)
1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。
A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。
2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。
A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。
3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。
A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。
A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。
5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。
6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。
A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。
不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。
7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。
集成电路省赛试题及答案
集成电路省赛试题及答案一、选择题（每题3分，共30分）1. 集成电路（IC）的分类中，不包括以下哪一项？A. 数字ICB. 模拟ICC. 混合信号ICD. 光电子IC2. 在CMOS技术中，一个N型MOSFET在其栅极施加高于源极电位的电压时，其沟道区域将呈现什么特性？A. 增强型导电性B. 耗尽型导电性C. 不导电D. 高阻态3. 下列哪个参数不是衡量集成电路性能的重要指标？A. 工作频率B. 功耗C. 价格D. 集成度4. 在集成电路设计中，晶体管的最小特征尺寸（Feature Size）缩小，将会带来以下哪个效应？A. 速度提高，功耗降低B. 速度降低，功耗增加C. 速度提高，功耗增加D. 速度降低，功耗降低5. 集成电路中的互连技术不包括以下哪一项？A. 铝互连B. 铜互连C. 硅互连D. 钨互连6. 在集成电路设计中，哪个因素是造成信号串扰的主要原因？A. 电源电压B. 信号频率C. 互连线间距D. 温度变化7. 下列哪个不是集成电路封装的常见类型？A. BGAB. QFPC. DIPD. USB8. 在集成电路的制造过程中，光刻技术的主要作用是什么？A. 沉积材料B. 蚀刻图案C. 离子注入D. 形成精细的电路图案9. 集成电路的电源管理设计中，下列哪项不是电源管理芯片（PMIC）的功能？A. 电压转换B. 电流限制C. 信号放大D. 电源分配10. 在集成电路的测试中，哪种测试方法可以检测到由于工艺变化导致的性能变化？A. 功能测试B. 参数测试C. 直流测试D. 交流测试二、简答题（每题10分，共20分）1. 请简述集成电路设计中的“版图设计”阶段的主要任务和重要性。
2. 阐述集成电路中“过驱动”现象的原因及其对电路性能的影响。
三、计算题（每题20分，共40分）1. 给定一个CMOS反相器，其负载电容为10pF，供电电压为5V，晶体管的通道长度和宽度分别为1μm和10μm。
假设晶体管的阈值电压为1V，漏电流为100nA。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
半导体集成电路典型试题
绪论
1、什么叫半导体集成电路？
【答案：】
通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写
【答案：】
小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）
3、按照器件类型分，半导体集成电路分为哪几类？
【答案：】
双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？
【答案：】
数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸？它对集成电路工艺有何影响？
【答案：】
集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？
【答案：】
7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。
【答案：】
该电路可以完成NAND逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。
该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。
在评估阶段，M kp
截至，不影响电路的正常输出。
8、延迟时间
【答案：】
时钟沿与输出端之间的延迟
第1章集成电路的基本制造工艺
1、四层三结的结构的双极型晶体管中隐埋层的作用
【答案：】
减小集电极串联电阻，减小寄生PNP管的影响
2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响
【答案：】
电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大
3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤
【答案：】
第一次光刻：N+隐埋层扩散孔光刻
第二次光刻：P隔离扩散孔光刻
第三次光刻：P型基区扩散孔光刻
第四次光刻：N+发射区扩散孔光刻
第五次光刻：引线孔光刻
第六次光刻：反刻铝
4、简述硅栅p阱CMOS的光刻步骤
【答案：】
P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线
5、以p阱CMOS工艺为基础的BiCMOS的有哪些不足
【答案：】
NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位
6、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法
【答案：】
首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
缺点：集电极串联电阻还是太大，影响其双极器件的驱动能力。
改进方法在N阱里加隐埋层，使NPN管的集电极电阻减小。
提高器件的抗闩锁效应。
7、请画出NPN晶体管的版图，并且标注各层掺杂区域类型
【答案：】。