集成电路试题库

合集下载

整理版集成电路题目

一、填空1、 CMOS 逻辑电路中 NMOS 管是增强型，PMOS 管是增强型； NMOS 管的体端接地，PMOS 管的体端接VDD 。

2、 CMOS 逻辑电路的功耗由 3 部分组成，分别是动态功耗、开关过程中的短路功耗和静态功耗；增大器件的阈值电压有利于减小短路功耗和静态功耗。

3、饱和负载 NMOS 反相器的 3 个主要缺点是：输出高电平有阈值损失、输出低电平不是 0，与比例因子 Kr 相关、输出低电平时有静态功耗。

4、三态输出电路的 3 种输出状态是：（高电平），（低电平）和（高阻态）。

2、CMOS 工艺可分为 p 阱、 n 阱、双阱三种。

在CMOS 工艺中，N 阱里形成的晶体管是PMOS3、通常情况下，在IC 中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。

4、集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括 ① 接触式、② 非接触式两种。

5、阈值电压VT 是指将栅极下面的si 表面从P 型Si 变成N 型Si 所必要的电压，根据阈值电压的不同，常把MOS 区间分成耗尽型、增强型两种。

降低VT 的措施包括：降低杂质浓度、增大Cox 两种。

1．写出传输门电路主要的三种类型和他们的缺点：（1）NMOS 传输门，缺点：不能正确传输高电平；（2）PMOS 传输门，缺点：不能正确传输低电平；（3）CMOS 传输门，缺点：电路规模较大。

2、对于一般的动态逻辑电路，逻辑部分由输出低电平的 NMOS 网组成，输出信号与电源之间插入了栅控制极为时钟信号的 PMOS ,逻辑网与地之间插入了栅控制极为时钟信号的 NMOS二、简答题1. 为什么的PMOS 尺寸通常比NMOS 的尺寸大？答：1）电子迁移率较大，是空穴迁移率的两倍，即μN =2μP 。

集成电路技术集成电路工艺原理试卷(练习题库)(2023版)

集成电路技术集成电路工艺原理试卷（练习题库）1、用来做芯片的高纯硅被称为（），英文简称（），有时也被称为（）。

2、单晶硅生长常用（）和（）两种生长方式，生长后的单晶硅被称为（）。

3、晶圆的英文是（），其常用的材料是（）和（）。

4、晶圆制备的九个工艺步骤分别是（）、整型、（）、磨片倒角、刻蚀、（）、清洗、检查和包装。

5、从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（）、O 和（）。

6、CZ直拉法生长单晶硅是把（）变为（）并且（）的固体硅锭。

7、CZ直拉法的目的是（）。

8、影响CZ直拉法的两个主要参数是O和（）。

9、晶圆制备中的整型处理包括（）、（）和（）。

10、制备半导体级硅的过程：1、（）；2、（）；3、O011、热氧化工艺的基本传输到芯片的不同部分。

77、多层金属化指用来连接硅片上高密度堆积器件的那些金属层。

78、阻挡层金属是淀积金属或金属塞，其作用是增加上下层材料的附着。

79、关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

80、传统互连金属线的材料是铝，即将取代它的金属材料是铜。

81、溅射是个化学过程，而非物理过程。

82、表面起伏的硅片进行平坦化处理，主要采用将低处填平的方法。

83、化学机械平坦化，简称CMP,它是一种表面全局平坦化技术。

84、平滑是一种平坦化类型，它只能使台阶角度圆滑和侧壁倾斜，但高度没有显著变化。

85、反刻是一种传统的平坦化技术，它能够实现全局平坦化。

86、电机电流终点检测不适合用作层间介质的化学机械平坦化。

87、在CMP为零的转换器。

133、CD是指硅片上的最小特征尺寸。

134、集成电路制造就是在硅片上执行一系列复杂的化学或者物理操作。

简而言之，这些操作可以分为四大基本类：薄膜135、人员持续不断地进出净化间，是净化间沾污的最大来源。

136、硅片制造厂可分为六个的区域，各个区域的照明都采用同一种光源以达到标准化。

137、世界上第一块集成电路是用硅半导体材料作为衬底制造的。

集成电路制造技术-原理与技术试题库

填空题（30分=1分*30）(只是答案) 半导体级硅、 GSG 、电子级硅。

CZ 法、区熔法、硅锭、wafer 、硅、锗、单晶生长、整型、切片、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。

100 、110 和111 。

融化了的半导体级硅液体、有正确晶向的、被掺杂成p 型或n 型、实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中、拉伸速率、晶体旋转速率。

去掉两端、径向研磨、硅片定位边和定位槽。

制备工业硅、生长硅单晶、提纯）。

卧式炉、立式炉、快速热处理炉。

干氧氧化、湿氧氧化、水汽氧化。

工艺腔、硅片传输系统、气体分配系统、尾气系统、温控系统。

局部氧化LOCOS 、浅槽隔离STI 。

掺杂阻挡、表面钝化、场氧化层和金属层间介质。

热生长、淀积、薄膜。

石英工艺腔、加热器、石英舟。

APCVD 常压化学气相淀积、LPCVD 低压化学气相淀积、PECVD 等离子体增强化学气相淀积。

晶核形成、聚焦成束、汇聚成膜。

同质外延、异质外延。

膜应力、电短路、诱生电荷。

导电率、高黏附性、淀积、平坦化、可靠性、抗腐蚀性、应力等。

CMP 设备、电机电流终点检测、光学终点检测。

平滑、部分平坦化、局部平坦化、全局平坦化。

磨料、压力。

使硅片表面和石英掩膜版对准并聚焦，包括图形）；（通过对光刻胶曝光，把高分辨率的投影掩膜版上图形复制到硅片上）；（在单位时间内生产出足够多的符合产品质量规格的硅片）。

化学作用、物理作用、化学作用与物理作用混合。

介质、金属。

在涂胶的硅片上正确地复制掩膜图形。

被刻蚀图形的侧壁形状、各向同性、各向异性。

气相、液相、固相扩散。

间隙式扩散机制、替代式扩散机制、激活杂质后。

一种物质在另一种物质中的运动、一种材料的浓度必须高于另一种材料的浓度）和（系统内必须有足够的能量使高浓度的材料进入或通过另一种材料。

热扩散、离子注入。

预淀积、推进、激活。

数字集成电路测试题

A 衬底 B 扩散区 C 有源区 D 接触孔和通孔
© Digital Integrated Circuits2nd
提交
Inverter
单选题 1分最符合阈值电压定义的说法是。
A 漏端电流为1μA时的栅源电压
B 漏端电流10倍于泄露电流时的栅源电压
衬底载流子浓度和有源区载流子浓度相 C 等时的栅源电压
芯片中的金属线和PCB中的金属线一样， A 可以是多层的。
B
CMOS集成电路是在一块正方形的硅片上制造的。
光刻机的作用是通过激光在硅片上刻画 C 集成电路版图。
光刻胶的作用是将集成电路所需的不同 D 材料层胶合在一起。
© Digital Integrated Circuits2nd
提交
Inverter
D MOgrated Circuits2nd
提交
Inverter
单选题 1分电路互连线上的延时td 与长度L的关系是。
A
td L
B
td L2
C
td L3/2
D
td L3
© Digital Integrated Circuits2nd
数字集成电路 ch1-ch4习题集
Jan M. Rabaey Anantha Chandrakasan Borivoje Nikolic
© Digital Integrated Circuits2nd
Inverter
单选题 1分
在集成电路0.25μm工艺中，晶体管的最小沟道长度由决定。
A 光刻精度 B 消费者和代工厂 C 电路工程师 D 电源电压
C 无穷大的“断开”电阻和有限的“导通”电阻。
© Digital Integrated Circuits2nd

【精品】集成电路试题

集成电路试题二、选择题（14分，每小题2分）1、集成运放的输入级采用差分放大电路是因为可以（）。

A减小温漂B增大放大倍数C提高输入电阻2、为提高集成运放的放大倍数，集成运放的中间级多采用（）。

A共射极放大电路B共集放大电路C共基放大电路3、现有电路：A反相运算电路B同相运算电路C积分运算电路D微分运算电路E加法运算电路F乘方运算电路（1）欲将正弦波电压转换成二倍频电压，应选用（）。

（2）欲将正弦波电压叠加上一个直流量，应选用（）。

（3）欲实现Au＝－100的放大电路，应选用（）。

（4）欲将方波电压转换成三角波电压，应选用（）。

（5）欲将方波电压转换成尖顶波电压，应选用（）。

下列关于74LS245的用途,不正确的说法是（）A.常用于数据锁存B.常用于数据双向传送C.常用于数据驱动D.常用于数据缓冲一、RS-232C标准的电气特性中数据"0"规定为（）二、 A.-3～-15V三、 B.-5～0V四、 C.0～+5V五、 D.+3～+15V六、选择题；1一个理想运放的基本条件是()。

(a)A ud=∞；(b)r od=∞；(c)r id=0；(d)K CMRR=0。

2集成运放在应用中出现自激，这一般是由于下述原因之一所致()。

(a)退耦电容太大；(b)分布电容太小；(c)负载电容太大；(d)耦合电容太大。

3在下列几种典型的积分电路中，哪个是比较积分电路？()。

4模拟电路的非线性应用之一是()。

(a)比例放大；(b)求和放大；(c)积分器；(d)对数器。

5模例乘法器的应用电路之一是()。

(a)加法器；(b)减法器；(c)整流器；(d)鉴频器。

6在下例比较器中，抗干扰能力最强的是()。

(a)单门限比较器；(b)迟滞比较器；(c)窗口比较器；(d)三态比较器。

7在集成变换器中，属于周期性变换器的是()。

(a)U/I变换器；(b)I/U变换器；(c)U/F变换器；(d)阻抗变换器。

8DAC0832的转换位数是()。

《集成电路工艺原理(芯片制造)》课程+试题库

一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。

3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。

5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。

6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。

7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。

影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。

8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。

9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。

氧化10．二氧化硅按结构可分为（）和（）或（）。

11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。

12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。

14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。

15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。

16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。

17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

1+X集成电路理论试题库(附参考答案)

1+X集成电路理论试题库（附参考答案）一、单选题（共40题，每题1分，共40分）1、若想取下蓝膜上的晶圆或晶粒，需要照射适量（），能降低蓝膜的黏着力。

A、红外线B、太阳光C、蓝色光源D、紫外线正确答案：D答案解析：对需要重新贴膜或加工结束后的晶圆，需要从蓝膜上取下，此时只需照射适量紫外线，就能瞬间降低蓝膜黏着力，轻松取下晶圆或晶粒。

2、一般情况下，待编至( )颗时，需更换卷盘，并在完成编带的卷盘上贴上小标签，便于后期识别。

A、2000B、4000C、6000D、8000正确答案：B答案解析：一般情况下，待编至4000颗左右时，需要更换卷盘，即一盘编带一般装有4000颗的芯片。

3、晶圆检测工艺中，6英寸的晶圆进行晶圆墨点烘烤时，烘烤时长一般为（）分钟。

A、20B、1C、10D、5正确答案：D4、用编带机进行编带前预留空载带的原因是( )。

A、比较美观B、防止芯片散落C、确认编带机正常运行D、节省人工检查时间正确答案：B答案解析：空余载带预留设置是为了防止卷盘上编带的两端在操作过程中可能会出现封口分离的情况，导致端口的芯片散落。

5、使用化学机械抛光进行粗抛时,抛光区域温度- 般控制在()A、38~50°CB、20~50°CC、20~30°CD、20~38°C正确答案：A答案解析：一般抛光区的温度控制在38~50°C (粗抛)和20~30°C (精抛)。

6、用比色法进行氧化层厚度的检测时，看到的色彩是（）色彩。

A、反射B、干涉C、衍射D、二氧化硅膜本身的正确答案：B答案解析：硅片表面生成的二氧化硅本身是无色透明的膜，当有白光照射时，二氧化硅表面与硅-二氧化硅界面的反射光相干涉生成干涉色彩。

不同的氧化层厚度的干涉色彩不同，因此可以利用干涉色彩来估计氧化层的厚度。

7、芯片检测工艺中，进行管装包装时，将真空包装的编带盘放入内盒、合上盖子后，需要在内盒的封口边（）处贴上“合格”标签。

集成电路省赛试题及答案

集成电路省赛试题及答案一、选择题（每题3分，共30分）1. 集成电路（IC）的分类中，不包括以下哪一项？A. 数字ICB. 模拟ICC. 混合信号ICD. 光电子IC2. 在CMOS技术中，一个N型MOSFET在其栅极施加高于源极电位的电压时，其沟道区域将呈现什么特性？A. 增强型导电性B. 耗尽型导电性C. 不导电D. 高阻态3. 下列哪个参数不是衡量集成电路性能的重要指标？A. 工作频率B. 功耗C. 价格D. 集成度4. 在集成电路设计中，晶体管的最小特征尺寸（Feature Size）缩小，将会带来以下哪个效应？A. 速度提高，功耗降低B. 速度降低，功耗增加C. 速度提高，功耗增加D. 速度降低，功耗降低5. 集成电路中的互连技术不包括以下哪一项？A. 铝互连B. 铜互连C. 硅互连D. 钨互连6. 在集成电路设计中，哪个因素是造成信号串扰的主要原因？A. 电源电压B. 信号频率C. 互连线间距D. 温度变化7. 下列哪个不是集成电路封装的常见类型？A. BGAB. QFPC. DIPD. USB8. 在集成电路的制造过程中，光刻技术的主要作用是什么？A. 沉积材料B. 蚀刻图案C. 离子注入D. 形成精细的电路图案9. 集成电路的电源管理设计中，下列哪项不是电源管理芯片（PMIC）的功能？A. 电压转换B. 电流限制C. 信号放大D. 电源分配10. 在集成电路的测试中，哪种测试方法可以检测到由于工艺变化导致的性能变化？A. 功能测试B. 参数测试C. 直流测试D. 交流测试二、简答题（每题10分，共20分）1. 请简述集成电路设计中的“版图设计”阶段的主要任务和重要性。

2. 阐述集成电路中“过驱动”现象的原因及其对电路性能的影响。

三、计算题（每题20分，共40分）1. 给定一个CMOS反相器，其负载电容为10pF，供电电压为5V，晶体管的通道长度和宽度分别为1μm和10μm。

假设晶体管的阈值电压为1V，漏电流为100nA。

集成电路设计基础期末考试题

集成电路设计基础 2010-11年第第一学期试题1、填空题（20分）1、目前，国内已引进了12英寸0.09um芯片生产线，由此工艺线生产出来的集成电路特征尺寸是0.009um （大小），指的是右图中的 W （字母）。

2、CMOS工艺可分为 p阱、 n阱、双阱三种。

在CMOS工艺中，N阱里形成的晶体管是 p （PMOS，NMOS）。

3、通常情况下，在IC 中各晶体管之间是由场氧来隔离的；该区域的形成用到的制造工艺是氧化工艺。

4.集成电路制造过程中，把掩膜上的图形转换成晶圆上器件结构一道工序是指光刻，包括晶圆涂光刻胶、曝光、显影、烘干四个步骤；其中曝光方式包括①接触式、② 非接触式两种。

5、阈值电压V T是指将栅极下面的si表面从P型Si变成N型Si所必要的电压，根据阈值电压的不同，常把MOS期间分成耗尽型、增强型两种。

降低V T的措施包括：降低杂质浓度、增大Cox 两种。

二、名词解释（每词4分，共20分）①多项目晶圆（MPW）②摩尔定律③掩膜④光刻⑤外延三、说明（每题5分共10分）①　说明版图与电路图的关系。

②　说明设计规则与工艺制造的关系。

四、简答与分析题（10分）1、数字集成电路设计划分为三个综合阶段，高级综合,逻辑综合,物理综合；解释这三个综合阶段的任务是什么？2、分析MOSFET尺寸能够缩小的原因。

五、综合题（共4小题，40分）1、在版图的几何设计规则中，主要包括各层的最小宽度、层与层之间的最小间距、各层之间的最小交叠。

把下图中描述的与多晶硅层描述的有关规则进行分类：（1）属于最小宽度是：（2）属于层与层之间的最小间距的是: （3）属于各层之间的最小交叠是：图12．请提取出下图所代表的电路原理图。

画出用MOSFET构成的电路。

图2 图3 图 43、图4是一个标准的CMOS反相器电路，V TN和V TP分别为NMOS、PMOS晶体管的阈值电压，讨论PMOS和NMOS晶体管导通和截至的条件。

1+X集成电路理论试题库(附答案)

1+X集成电路理论试题库（附答案）一、单选题（共40题，每题1分，共40分）1、进行料盘包装时，一个内盒中通常装有( )袋真空包装完的料盘。

A、1B、2C、3D、4正确答案：A答案解析：进行料盘包装时，-个内盒中通常装有1袋真空包装完的料盘。

2、使用转塔式分选设备进行芯片测试时，其测试环节的流程正确的是（）。

A、测前光检→测后光检→测试→芯片分选B、芯片分选→测前光检→测后光检→测试C、测前光检→测试→测后光检→芯片分选D、测前光检→测后光检→芯片分选→测试正确答案：C3、点银浆时，银浆的覆盖范围需要（）。

A、小于50%B、大于50%C、大于75%D、不小于90%正确答案：C答案解析：引线框架被推至点银浆指定位置后，点胶头在晶粒座预定粘着晶粒的位置点上定量的银浆（银浆覆盖范围>75%）。

4、载带的预留长度一般是( )。

A、10-30cmB、30-50cmC、70-90cmD、50-70cm正确答案：D5、下列语句的含义是（）。

A、-> OUT &= 0X00FF;B、-> OUT |= 0X0F00;C、GPIOB低八位端口，高四位为低，低四位为高D、GPIOB低八位端口，高四位为高，低四位为低E、GPIOB高八位端口，高四位为低，低四位为高F、GPIOB高八位端口，高四位为高，低四位为低正确答案：C6、下列选项中，（）是封装工艺中不涉及的工序。

A、第一道光检B、第二道光检C、第三道光检D、第四道光检正确答案：A答案解析：封装工艺中，第二道光检主要是针对晶圆切割之后的外观检查，是否有出现废品（崩边等情况）。

引线键合完成后要进行第三道光检，主要是为了检查芯片粘接和引线键合过程中有没有产生废品。

切筋成型之后需要进行第四道光检，针对后段工艺的产品进行检查、剔除。

7、解决铝尖刺的方法有（）。

A、在合金化的铝中适当地添加铜B、采用三层夹心结构C、在合金化的铝中适当地添加硅D、采用“竹节状”结构正确答案：C答案解析：解决铝尖刺的方法有在合金化的铝中适当地添加硅。

集成电路工艺原理相关试题

集成电路工艺原理相关试题一、选择题1.集成电路工艺的发展历经了以下哪几个阶段？ A. 自由扩散阶段、光刻成型阶段、微影速度阶段 B. 预扩散台阶、纳米光刻阶段、电子束曝光阶段C. 扩散二极管阶段、光刻馏分阶段、微影速度阶段 D. 电子束曝光阶段、分子束曝光阶段、纳米光刻阶段2.下列哪种是集成电路工艺中常用的掩模技术？ A. 仰视照相法 B. 紫外光刻法 C. 照相法 D. 磁控溅射法3.集成电路工艺中的光刻成像的基本过程包括哪些步骤？ A. 刻蚀、扫描、照射 B. 曝光、显影、清洗 C. 感光、曝光、显影 D. 感光、曝光、刻蚀4.下列哪种材料不适合用于集成电路的制作？ A. 硅 B. 铝 C. 铜 D. 锡5.集成电路工艺中的扩散过程是指什么？ A. 材料中杂质的扩散 B. 将电路图案转移到硅片上的象限 C. 利用高温使材料的原子迁移 D. 利用光照使光刻胶产生化学反应二、填空题1.集成电路工艺中，常用的曝光技术是将光照射在待制作电路上，通过光刻胶对光进行控制，达到光刻胶的显影，从而得到所需的图形。

2.集成电路工艺中，光刻胶的主要组成是聚合物和光敏剂。

3.集成电路中的 MOSFET 制作过程中，常用的氧化物层材料是SiO2。

4.集成电路中，扩散过程会引入适量的杂质，以改变材料的导电性能。

5.集成电路工艺中，常用的金属导线材料是铝。

三、简答题1.请简要介绍集成电路工艺中的光刻成像过程。

光刻成像是集成电路工艺中常用的掩模技术之一，其基本过程包括：–感光：在待制作电路表面涂上一层光刻胶，将器件图形的反转图案转移到光刻胶上。

–曝光：将待制作电路与光刻胶一起暴露在紫外光下，通过光刻胶中的光敏剂吸收光能而发生化学反应，使得光刻胶的物理和化学性质发生变化，在胶层上形成图形。

–显影：通过将光刻胶浸泡在显影液中，溶解未暴露于光的部分，得到所需的图形。

2.集成电路中的扩散过程是指什么？请简要描述扩散过程的基本原理。

电子与通信技术：集成电路工艺原理考试资料(题库版)

电子与通信技术：集成电路工艺原理考试资料（题库版）1、问答题简述引线框架材料？正确答案：引线框架作为集成电路的芯片载体，是一种借助于键合材料（金丝、铝丝、铜丝）实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关（江南博哥）键结构件，它起到了和外部导线连接的桥梁作用。

引线框架材料的要求为：热匹配，良好的机械性能，导电、导热性能好，使用过程无相变，材料中杂质少，低价，加工特性和二次性能好。

2、问答题简述MCM的概念、分类与特性？正确答案：概念：将多块半导体裸芯片组装在一块布线基板上的一种封装。

分类：MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。

特性：尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。

可大幅度提高电路连线密度，增加封装效率；可完成轻、薄、短、小的封装设计；封装的可靠性提升。

3、问答题矩形片式电阻由哪几部分组成？各部分的主要作用是什么？正确答案：基板：基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。

一般基板的材科多采用高纯度的（96%）AL203陶瓷。

其工艺要求表面平整、划线准确，以确保电阻、电极浆料印制到位。

电极：片式电阻器一般都采用三层电极结构，最内层的是内层电极，它是连接电阻体位于中间层的是中间电极，它是镀镍（Ni）层，也被称为阻挡层，其主要作用是提高电阻器在焊接时的耐热性，避免造成内层电极被溶蚀。

位于最外层的是外层电极，它也被称为可焊层，该层除了使电极具有良好的可焊性外，还可以起到延长电极保存期的作用。

通常，外层电极采用锡一铅（S。

-PB.合金电镀而成。

电阻膜：电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上，然后再经过烧结而成的厚膜电阻。

保护层：保护层位于电阻膜的外部，主要起保护作用。

它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。

半导体集成电路练习题

半导体集成电路练习题一、基础知识类1. 填空题1.1 半导体材料主要包括________、________和________。

1.2 PN结的正向特性是指________，反向特性是指________。

1.3 MOS晶体管的三个工作区分别是________、________和________。

2. 判断题2.1 半导体集成电路的导电性能介于导体和绝缘体之间。

（）2.2 N型半导体中的自由电子浓度高于P型半导体。

（）2.3 CMOS电路具有静态功耗低的特点。

（）二、数字电路类1. 选择题1.1 TTL与非门电路中，当输入端全部为高电平时，输出为（）。

A. 高电平B. 低电平C. 不确定D. 无法判断A. 与门B. 或门C. 非门D. 异或门A. PMOS管导通时，NMOS管截止B. PMOS管截止时，NMOS管导通C. PMOS管和NMOS管同时导通D. PMOS管和NMOS管同时截止2. 填空题2.1 数字电路中的逻辑门主要有________、________、________和________等。

2.2 半加器是由________和________组成的。

2.3 全加器的三个输入端分别是________、________和________。

三、模拟电路类1. 选择题A. 非反相比例运算放大器B. 反相比例运算放大器C. 电压跟随器D. 差分放大器1.2 在运算放大器电路中，虚短是指________。

（）A. 输入端短路B. 输出端短路C. 输入端与地之间短路D. 输入端与输出端之间短路A. 低通滤波器允许低频信号通过，抑制高频信号B. 高通滤波器允许低频信号通过，抑制高频信号C. 带通滤波器允许一定频率范围的信号通过D. 带阻滤波器允许一定频率范围的信号通过2. 填空题2.1 模拟信号的特点是________、________和________。

2.2 运算放大器的主要参数有________、________和________。

1+X集成电路理论试题及参考答案

1+X集成电路理论试题及参考答案一、单选题（共40题，每题1分，共40分）1、晶圆扎针测试在测到一定数量时，需要检查扎针情况。

若发现针痕有异常，需如何处理（）。

A、记录测试结果B、继续扎针测试C、重新设置扎针深度或扎针位置D、重新输入晶圆信息正确答案：C2、使用转塔式分选设备进行芯片测试时，芯片在该工位完成操作后，需要进入（）环节。

A、测后光检B、测试C、测前光检D、旋转纠姿正确答案：A3、料盘打包时,要在料盘的()个地方进行打包。

A、1B、2C、3D、4正确答案：C答案解析：料盘打包时，要在料盘的3个地方进行打包。

4、封装工艺中，装片机上料区上料时，是将（）的引线框架传送到进料槽。

A、任意位置B、底层C、顶层D、中间位置正确答案：B5、芯片封装工艺中，下列选项中的工序均属于前段工艺的是（）。

A、晶圆切割、引线键合、塑封、激光打字B、晶圆贴膜、芯片粘接、激光打字、去飞边C、晶圆贴膜、晶圆切割、芯片粘接、引线键合D、晶圆切割、芯片粘接、塑封、去飞边正确答案：C答案解析：封装工艺流程中前段工艺包括晶圆贴膜、晶圆切割、芯片粘接以及引线键合，后段工艺则包括塑封、激光打字、去飞边、电镀以及切筋成型。

6、采用全自动探针台对晶圆进行扎针调试时，若发现单根探针发生偏移，则对应的处理方式是（）。

A、更换探针测试卡B、调节扎针深度C、利用微调档位进行调整D、相关技术人员手动拨针，使探针移动至相应位置正确答案：D7、( )可以实现探针测试卡的探针和晶圆的每个晶粒上的测试模块之间一一对应。

A、测试机B、探针台C、塑封机D、真空包装机正确答案：B答案解析：探针台可以实现探针测试卡的探针和晶圆的每个晶粒上的测试模块之间一一对应。

8、利用平移式分选设备进行芯片分选时，分选环节的流程是（）。

A、吸嘴吸取芯片→分选→收料B、吸嘴吸取芯片→收料→分选C、分选→吸嘴吸取芯片→收料D、分选→收料→吸嘴吸取芯片正确答案：A9、使用重力式分选机设备进行芯片检测，当遇到料管卡料时，设备会( )。

集成电路试题库

集成电路试题库半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过⼀系列的加⼯⼯艺，将晶体管，⼆极管等有源器件和电阻，电容等⽆源元件，按⼀定电路互连。

集成在⼀块半导体基⽚上。

封装在⼀个外壳内，执⾏特定的电路或系统功能。

2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英⽂缩写【答案：】⼩规模集成电路（SSI），中规模集成电路（MSI），⼤规模集成电路（VSI），超⼤规模集成电路（VLSI），特⼤规模集成电路（ULSI），巨⼤规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪⼏类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。

4、按电路功能或信号类型分，半导体集成电路分为哪⼏类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。

5、什么是特征尺⼨？它对集成电路⼯艺有何影响？【答案：】集成电路中半导体器件的最⼩尺⼨如MOSFET的最⼩沟道长度。

是衡量集成电路加⼯和设计⽔平的重要标志。

它的减⼩使得芯⽚集成度的直接提⾼。

6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理。

【答案：】该电路可以完成NAND逻辑。

与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp，它可以解决⼀般动态组合逻辑电路存在的电荷分配的问题。

对于⼀般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。

该电路增加了⼀个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。

在评估阶段，M kp截⾄，不影响电路的正常输出。

8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造⼯艺1、四层三结的结构的双极型晶体管中隐埋层的作⽤【答案：】减⼩集电极串联电阻，减⼩寄⽣PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过⼤将增⼤集电极串联电阻，扩⼤饱和压降，若过⼩耐压低，结电容增⼤，且外延时下推⼤3、简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤【答案：】第⼀次光刻：N+隐埋层扩散孔光刻第⼆次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜【答案：】NPN晶体管电流增益⼩，集电极串联电阻⼤，NPN管的C极只能接固定电位6、以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？并请提出改进⽅法【答案：】⾸先NPN具有较薄的基区，提⾼了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。

集成电路期末试题及答案

集成电路期末试题及答案Michael Chen2022年1月10日第一部分：选择题1. 集成电路是指（）A. 多个电路板连接在一起B. 多个电子元件连接在一起C. 多个电气设备连接在一起D. 多个电子器件集成在一起答案：D2. 集成电路的分类依据是（）A. 外部尺寸B. 工作原理C. 制造工艺D. 功耗大小答案：C3. 集成电路的封装形式包括（）A. DIPB. SIPC. QFPD. 以上都是E. 以上都不是答案：D4. CMOS是指（）A. 生物科学中的一种病毒B. 一种通信协议C. 一种数字电路设计技术D. 一种模拟电路设计技术答案：C5. 集成电路的发展趋势是（）A. 更小封装B. 更低功耗C. 更高速度D. 以上都是答案：D第二部分：填空题1. 集成电路的最早应用是在（电子计算机）中。

2. 集成电路制造工艺的重要步骤包括薄膜沉积、光刻和（蚀刻）。

3. 集成电路的数字功耗由（开关功耗）和（短路功耗）组成。

4. 集成电路的封装形式除了DIP、SIP、QFP外，还有（BGA）。

5. 集成电路的发展史上的一个重要里程碑是第一个微处理器（Intel 4004）的发布。

第三部分：简答题1. 请简要解释集成电路的概念，并举例说明。

答：集成电路是将多个电子器件（如晶体管、电容器等）集成在一个芯片上的电路。

通过微影工艺在芯片上形成电路连接，实现各种电路功能。

例如，常见的操作放大器、时钟芯片、存储器等都是利用集成电路技术制造的。

2. 请介绍集成电路制造工艺中的薄膜沉积步骤。

答：薄膜沉积是集成电路制造工艺中的重要步骤之一。

它通过在芯片表面上沉积一层薄膜，为后续工艺提供基础。

常用的薄膜沉积工艺包括物理气相沉积（PVD）和化学气相沉积（CVD）。

PVD是通过物理方法将金属或其它物质蒸发或溅射到芯片表面形成薄膜；CVD则是通过化学反应使气相中的化合物在芯片表面沉积。

薄膜沉积可以实现金属导线、绝缘层等结构的形成，为后续的光刻、蚀刻工艺提供基础。

《半导体集成电路》试题库

一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。

2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。

3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。

4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。

5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。

6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。

7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。

影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。

8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。

9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。

氧化10．二氧化硅按结构可分为（结晶型）和（非结晶型）或（不定型）。

11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。

12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。

13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。

14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。

15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。

16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。

17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。

集成电路基础知识试题

集成电路基础知识试题### 集成电路基础知识试题#### 一、选择题（每题2分，共20分）1. 集成电路的英文缩写是：A. ICB. CPUC. RAMD. ROM2. 下列哪个不是集成电路的基本元件？A. 晶体管B. 电阻C. 电容D. 硬盘3. 集成电路的制造工艺中，光刻是用于：A. 形成电路图案B. 清洗硅片C. 检测电路D. 封装电路4. CMOS技术中，CMOS代表：A. 互补金属氧化物半导体B. 计算机操作与制造系统C. 复杂多输出系统D. 连续多输入系统5. 以下哪个是集成电路设计中的后端流程？A. 逻辑综合B. 电路仿真C. 布局与布线D. 原理图绘制#### 二、填空题（每空2分，共20分）6. 集成电路按照制造材料可以分为______和______两大类。

7. 集成电路的最小特征尺寸通常用______来表示。

8. 集成电路的功耗主要由______和______组成。

9. 在数字集成电路中，最基本的逻辑门是______、______、非门和或门。

10. 集成电路的封装类型包括DIP、BGA、______等。

#### 三、简答题（每题15分，共30分）11. 简述集成电路的发展历程及其对未来电子技术的影响。

集成电路自20世纪50年代诞生以来，经历了从小规模集成电路（SSI）到超大规模集成电路（VLSI）的快速发展。

这一过程不仅极大地推动了电子技术的革新，也为现代信息技术、通信技术、计算机技术等领域的发展奠定了基础。

集成电路的高集成度、低功耗、低成本等特点，使其成为现代电子设备不可或缺的核心组件。

未来，随着新材料、新工艺的不断涌现，集成电路将继续向着更高性能、更小尺寸的方向发展，为人类社会带来更多的便利和创新。

12. 解释什么是互补金属氧化物半导体（CMOS）技术，并简述其优缺点。

互补金属氧化物半导体（CMOS）技术是一种广泛应用于现代集成电路制造的工艺技术。

它利用了P型和N型MOSFET的互补特性，实现了低功耗、高集成度的电路设计。

集成电路试题库

整理版 集成电路 题目

集成电路技术集成电路工艺原理试卷(练习题库)(2023版)

集成电路制造技术-原理与技术试题库

数字集成电路测试题

【精品】集成电路试题

《集成电路工艺原理(芯片制造)》课程+试题库

1+X集成电路理论试题库(附参考答案)

集成电路省赛试题及答案

集成电路设计基础 期末考试题

1+X集成电路理论试题库(附答案)

集成电路工艺原理相关试题

电子与通信技术：集成电路工艺原理考试资料(题库版)

半导体集成电路练习题

1+X集成电路理论试题及参考答案

集成电路试题库

集成电路期末试题及答案

《半导体集成电路》试题库

集成电路基础知识试题

整理版集成电路题目

集成电路设计基础期末考试题