实用的集成电路Cadence IC中文教程整理版
cadence中文教程整理版
第一章.Cadence cdsSPICE的使用说明Cadence cdsSPICE 也是众多使用SPICE内核的电路模拟软件之一。
因此他在使用上会有部分同我们平时所用到的PSPICE相同。
这里我将侧重讲一下它的一些特殊用法。
§ 1-1 进入Cadence软件包一.在工作站上使用在命令行中(提示符后,如:ZUEDA22>)键入以下命令icfb&↙(回车键),其中& 表示后台工作。
Icfb调出Cadence软件。
出现的主窗口如图1-1-1所示:图1-1-1Candence主窗口二.在PC机上使用1)将PC机的颜色属性改为256色(这一步必须);2)打开Exceed软件,一般选用xstart软件,以下是使用步骤:start method选择REXEC(TCP-IP) ,Programm选择Xwindow。
Host选择10.13.71.32 或10.13.71.33。
host type选择sun。
并点击后面的按钮,在弹出菜单中选择command tool。
确认选择完毕后,点击run!3)在提示符ZDASIC22> 下键入:setenv DISPLAY 本机ip:0.0(回车)4)在命令行中(提示符后,如:ZUEDA22>)键入以下命令icfb&↙(回车键)即进入cadence中。
出现的主窗口如图1-1-1所示。
以上是使用xstart登陆cadance的方法。
在使用其他软件登陆cadance时,可能在登录前要修改文件.cshrc,方法如下:在提示符下输入如下命令:vi .cshrc↙(进入全屏幕编辑程序vi)将光标移至setevn DISPLAY ZDASIC22:0.0 处,将“ZDASIC22”改为PC机的IP,其它不变(重新回到服务器上运行时,还需按原样改回)。
改完后存盘退出。
然后输入如下命令:source .cshrc↙(重新载入该文件)以下介绍一下全屏幕编辑程序vi的一些使用方法:vi使用了两种状态,一是指令态(Command Mode),另一是插入态(Insert Mode)。
cadence教程
cadence教程Cadence 是一款流行的电路设计和仿真工具。
它广泛应用于电子工程领域,可以帮助工程师进行电路设计、布局、仿真和验证。
以下是一个简单的 Cadence 教程,帮助你快速入门使用该软件。
第一步: 下载和安装 Cadence首先,你需要从 Cadence 官方网站下载适用于你操作系统的Cadence 软件安装包。
在下载完成后,双击安装包文件并按照安装向导的指示进行安装。
第二步: 创建新项目打开 Cadence 软件后,你将看到一个初始界面。
点击“File”菜单,然后选择“New”来创建一个新的项目。
第三步: 添加电路元件在新项目中,你可以开始添加电路元件。
点击菜单栏上的“Library”按钮,然后选择“Add Library”来添加一个元件库。
接下来,使用菜单栏上的“Place”按钮来添加所需的电路元件。
第四步: 连接电路元件一旦添加了电路元件,你需要使用连线工具来连接它们。
点击菜单栏上的“Place Wire”按钮,然后将鼠标指针移到一个元件的引脚上。
点击引脚,然后按照电路的设计布局开始连接其他元件。
第五步: 设置仿真参数在完成电路布局后,你需要设置仿真参数。
点击菜单栏上的“Simulate”按钮,然后选择“Configure”来设置仿真器类型、仿真时间等参数。
第六步: 运行仿真设置完成后,你可以点击菜单栏上的“Simulate”按钮,然后选择“Run”来运行仿真。
仿真过程会模拟电路的运行情况,并生成相应的结果。
总结通过这个简单的 Cadence 教程,你了解了如何下载安装Cadence 软件、创建新项目、添加电路元件、连接元件、设置仿真参数和运行仿真。
掌握了这些基本操作后,你可以进一步学习和探索 Cadence 的更多功能和高级技巧。
祝你在使用Cadence 中取得成功!。
cadence菜单中英文对照
cadence菜单中英文对照第二部分Allegro菜单栏文件、编辑、察看、器件、连线、文本、模块、组、显示、PSpice、工具、窗口、帮助1.文件菜单原菜单中文菜单说明新建打开关闭保存另存为保存所有保存层转换恢复移动编辑页和符号下一层菜单见下表编辑层同上返回改变组件设置启动的工具察看搜索栈物理输出进行封装并输出物理输入从Allegro导入IFF输入导入IFF文件打印设置打印预览打印输出可输出原理图退出注:若菜单中的说明项为空,则表示不不需要说明或说明项与中文菜单相似。
以下相同。
下一页前一页转向加入新页下一层上一层2.编辑菜单撤销重做移动复制复制所有重复复制排列删除颜色分割镜像翻转旋转模块顺序画弧画圆3.察看菜单放大矩形范围放大到满屏放大缩小按比例放大上移下移左移右移预览网格设定状态条错误信息条控制窗口数据栏工具栏4.器件菜单添加器件替换器件改变版本可改变器件符号的显示类型修改部分可设置器件在封装中的位置交换针脚删除5.连线菜单连线需要从一点画到另一点连线点击两点自动连线添加信号名添加总线名连结总线设定总线参数画点连线加粗设置连线的图案6.文本菜单特性设置习惯设置器件赋值可对电阻电容等进行赋值理性文本设置端点的名称添加注释打开文本文档设置字体大小放大缩小交换重新连结特性显示下一层菜单如下显示名称显示值两样都显示不可见7.模块菜单添加重命名扩展连线连线添加针脚重命名针删除针脚输入针脚输出针脚双向针脚8.组菜单创建组下一层菜单在下表设定当前组显示组的内容移动复制复制全部设置复制个数设置文字大小改变注释删除设定颜色激活器件特性显示矩形框内创建为一组多边形框内创建为一组用表达式创建下一个在组中去除一个器件在组中添加一个器件替换改变显示版本删除修改显示名称两样都显示不可见9.显示菜单激活去激活联系显示信号名和文本与器件的连结关系颜色器件信息连结显示点的坐点击一点标显示目录显示距离点击两点,在下方状态栏显示显示历史信息设置快捷键显示修改信息显示线网信点击线网息显示端点针脚显示所有的针脚针脚名显示点击的器件的针脚名显示特性显示所有器件的针脚信息返回显示字体尺在下方状态栏显示寸10.Pspice菜单创建仿真文件编辑仿真文件删除仿真文件检查生成网表查看网表运行查看结果编辑模型编辑激励仿真多重文件模拟数据11.工具菜单扩展设计取消扩展当前编辑全局查找查找某一个器件全局导航可查出某个器件属于哪个库限制管理器检查进行错误检查显示错误显示错误及告警信息运行script文件反标将封装后的信息标注在原理图仿真层次编辑生成符号图可用于层次设计封装应用程序下一层菜单如下表设计差别比较可将原理图的修改更新到板子设计联系习惯设置可编辑设计环境、快捷键等选项可设置栅格尺寸等材料清单电气规则检查生成网表报告12.窗口菜单新开一个窗口刷新层叠将多个窗口层叠摆放平铺将多个窗口平铺展开排列图标当前激活的窗口13.帮助菜单帮助主题新增功能主要帮助常见问题及解决方法产品说明Cadence文件可链接到Cadence公司网站关于Concept-HDL显示版本信息第二部分Allegro菜单栏文件、编辑、察看、添加、显示、设置、逻辑、布局、布线、分析、制造、工具、帮助1.文件菜单新建打开保存另存为导入导出查看日志打开日志打印设置打印改变编辑器生成说明文件退出2.编辑菜单移动复制镜像旋转修改删除生成图形删除未连结的图形分割平面倒角修改器件边角删除倒角文本分组特性设定3.查看菜单放大矩形范围放大至满屏放大缩小放大整个范围以一点为中心放大保存镜像文件镜像文件恢复刷新习惯设置4.添加菜单线弧形3点弧形圆四边形填充的四边形文本图形实心填充不填充交叉线网填充5.显示菜单颜色设置显示颜色面板元件信息测量寄生参数特性设置激活去激活显示飞线不显示飞线6.设置菜单画图尺寸画图选择文字大小网格设置子目录层结构过孔设置限制设置电气规则设定特性定义线网定义区域内可放置封装区域内不可放置封装区封装高度区域内可布线区域内不可布线区域内不可设置过孔区域内不可设置探针区域内不可优化布线影像输出外框7.逻辑菜单线网逻辑线网方案设置差分对标识直流线网设置RefDes自动命名RefDes改变器件终端设定重命名重命名整个设计重命名一个区域内元件重命名窗口内元件重命名列表中的元件8.布局菜单手工布局快速放置在CCT中布局自动布局交互式布局。
CADENCEPCB设计中文教程
CADENCEPCB设计中文教程CADENCE是一种著名的电子设计自动化(EDA)工具,广泛应用于PCB (Printed Circuit Board,印刷电路板)设计。
CADENCE PCB设计软件在工业界具有广泛的应用,设计工程师可以使用CADENCE软件来设计和制造高品质的电路板。
本教程将向您介绍CADENCE PCB设计的基本概念和步骤。
一、CADENCEPCB设计的基本概念1.原理图设计:首先,在CADENCE工具中,您需要绘制电路的原理图。
原理图是电路的图形表示,包含电路中所有元件(如电阻、电容、晶体管等)的符号和连接线,以及它们之间的连接关系。
您可以使用CADENCE工具库中提供的元件符号来绘制原理图。
2.元件库管理:CADENCE提供了一个元件库管理工具,您可以在其中创建和管理自定义的元件库。
通过元件库管理,您可以将常用的元件符号保存在库中,以便在不同的电路设计中重复使用。
3.PCB布局设计:在完成原理图设计后,您需要将电路中的元件布局在PCB上。
PCB是一个具有金属层、绝缘层和焊盘的印刷电路板。
CADENCE提供了一个布局工具,您可以在其中将各个元件放置在PCB上,并绘制它们之间的连接线。
4.线路连接:在CADENCE中,您可以使用布线工具将电路中的元件之间连接起来。
通过布线工具,您可以选择不同的线宽和线间距,并确保线路之间没有短路和断路。
布线完成后,您可以使用CADENCE的自动布线功能来优化线路布线,并提高电路性能。
5.电气规则检查:在完成PCB布局和布线后,您需要进行电气规则检查。
电气规则检查可以帮助您查找布局中的错误,如未连接的元件、未连接的引脚、引脚冲突等。
CADENCE提供了一些强大的电气规则检查工具,可帮助您轻松检查电路的正确性。
6. 制造文件生成:最后,在完成PCB设计后,您需要生成制造文件。
制造文件包括Gerber文件、钻孔文件和BOM(Bill of Materials,物料清单)等。
Cadence_Skill_语法详细讲解(中文)
Cadence_Skill_语法详细讲解(中文)常量、变量常量是它的值等于自身的表达式,如123,”abc”…变量是保存了其它值的表达式,如x=3, x即变量。
算术与逻辑操作符函数名语法对应操作符Data Accessarrayref a[index] [ ] setarray a[index] = exprbitfield1 x <> setqbitfield1 x=exprsetqbitfield x=exprquote 'expr 'getqq g.s .getq g->s -> putpropqq g.s=expr, g->s=expr putpropq d~>s, d~>s =expr ~>Unarypreincrement ++s ++ postincrement s++ ++ predecrement --s -- postdecrement s-- -- minus -n -not !expr !bnot ~x ~Binaryexpt n1 ** n2 ** times n1 * n2 * quotient n1 / n2 / plus n1 + n2 + difference n1 - n2 - leftshift x1 << x2 << rightshift x1 >> x2 >> lessp n1<="" greaterp="" n1="">n2 > leqp n1<=n2 <= geqp n1>=n2 >= equal g1 == g2 == nequal g1 != g2 != band x1 & x2 & bnand x1 ~& x2 ~& bxor x1 ^ x2 ^ bxnor x1 ~^ x2 ~^ bor x1 | x2 | bnor x1 ~| x2 ~|and x1 && x2 &&or x1 || x2 ||range g1 : g2 :setq s = expr =对于既有函数名又有操作符函数,采用函数名调用和采用操作符调用的效果是一样的。
cadence教程-IC设计工具原理共页课件 (一)
cadence教程-IC设计工具原理共页课件 (一) CADENCE教程-IC设计工具原理共页课件作为一名IC设计工程师,必须要掌握各种IC设计工具。
Cadence是业内最受欢迎的EDA(电子设计自动化)软件之一,广泛应用于IC和系统级芯片设计。
这篇文章将介绍Cadence教程——IC设计工具原理共页课件,帮助初学者更好地了解这款软件。
一、课程内容该课程共分为六个部分,从IC设计的基础知识开始,逐步深入讲解Cadence软件的使用和原理。
1. IC设计的基础知识该部分主要介绍集成电路的概念、IC设计的基本流程、ASIC和FPGA的区别等内容,帮助学习者更好地了解IC设计的基本知识。
2. Cadence软件的安装和配置该部分教授如何安装、配置Cadence软件,学习者将了解如何正确设置工作目录、环境变量等,以便进行后续的IC设计工作。
3. Cadence软件的基本流程该部分主要介绍Cadence软件的基本使用流程,包括创建项目、编辑电路图、绘制版图、进行仿真等,重要的是学习者将学会如何创建一个完整的设计流程。
4. Cadence软件的高级应用该部分讲解Cadence软件的高级应用,包括使用脚本自动化设计、使用Verilog语言、进行DC分析、进行静态时序分析等内容,让学习者掌握Cadence软件更加深入的应用。
5. Cadence软件的Debug该部分介绍如何使用Cadence软件进行Debug,掌握Debug技巧,帮助学习者快速找到设计中的问题,并进行修复。
6. 基于Cadence软件的实际设计案例该部分介绍基于Cadence软件的实际设计案例,包括ADC设计、FPGA 设计等,帮助学习者更好地理解设计流程,并将所学知识应用到实践中。
通过以上六个部分,这个Cadence课程全面系统的讲解了IC设计软件工具的使用和原理共页,让学习者更好地了解Cadence软件和IC设计的概念和方法。
二、课程特点1.操作实战:一步步教大家如何使用Cadence软件,操作更为透彻,方便学生理解。
Cadence(allegro)中文教程
Cadence Allegro 中文简易手册-http://www.21spacetime.com收藏整理Cadence Allegro简易手册Allegro PCB Layout SystemLab Manual.CHAPTER 1 熟悉环境在开始前请将范例复制到您的工作路径下如:<在安装路径下>\share\pcb\selfstudy\user1 Æ c:\allegroclass\user1启动程序开始Æ程序集ÆCadenceÆPCB systemÆAllegro(电路板工具)开始Æ程序集ÆCadenceÆPCB systemÆPad Designer(焊点编辑)开启旧档选 FILE/OPEN 请开启 C:\AllegroClass\User1\Cds_Routed.brd档如果选了Change Dir 则会将现有路径C:\AllegroClass\User1变成你的内定工作路径认识你的工作窗口有指令区menu bar图标区icon ribbon控制盘control panel工作区design window状态区status window命令区console window.若想自定窗口位置customize 则选View-Customization / Display可设左侧control panel 所放的新位置为浮动式undocked贴左侧Docked_left贴右侧Docked_right(系统值)View / customization / toolbar 则设定控制图标区显示效果项目…显示缩放Zoom by Point Æ显示框选区以左键框二点Zoom fit Æ显示资料全区Zoom in Æ放大比例Zoom out Æ缩小比例Zoom world Æ显示整个工作区Zoom center Æ光标点为下个屏幕中心按Ctrl键配合按着的鼠标右键画w即可Zoom fit.若画Z即可Zoom in画面平移PAN1.利用方向键可平移2.三键鼠标则按中间键即可动态平移.若为二键鼠标则为右键+shift显示项目控制在右侧的控制盘中有visibility 项目来控制显出的对象打勾者代表要显示详细的设定则用指令Setup-color/Visibility而这些对象分成群组 Group级Class次级 Subclass在此可控制图层及各项目的显示与否,我们顺便试一下如何录script1选File-Script指令,键入文件名为colors(勿按Enter键),再点选Record记录2 选Color/Visibility指令,如果要全关选右上角的Global Visibility将值改为All Invisible确定后选套用Apply.这样会关所有显示项目3 选群组中的Components,找到Class里的Ref Des请把它底下的Assembly_top 方框勾选起来表示开启其显示4 选群组中的Geometry把它Board Geometry里的OUTLINE打开, 也把Package Geometry里的Assembly_top 打开5 选群组中的Stack-up,把TOP和BOTTOM的Pin.Via.DRC.Etch打开.而GND及VCC只开DRC.ANTI ETCH如果要设新颜色请在下方色盘Palette中选要用的新颜色,再将它点到要修改项目的色块上就可改过来了6 停止script录制选 File-Script-Stop.先前的层面及颜色设定都会被存在colors.scr中.此colors.scr是一个文字文件,可用一般的文字编辑程序或File-File Viewer加以编辑如果要测试script,请先用All Invisible全关所有显示,再到下方命令列中输入replay colors就会看到程序把先前的设定重跑一次,而显示也回来了标示亮度Highlight将特定对象标示亮度以图形效果显示其特异性如以要找一颗U3的零件为例:1先Zoom in2选标示亮度Display Æ Highlight或其图示3在右侧选高亮度的颜色4选Control panel 中的Find 页面5在Find by name 后net改成symbol (因为是找零件)6点Move键找到U3 (敲入U3 U* 按Tab键)按Apply OK7光标移至右下角全图显示区按右键选Find Next 即可将此对象显示于画面中央控制可被选取对象在编辑对象如:移动复制删除之前须选到所要的对象所以选取对象等的控制会影响后续的动作流程以移动U4的零件及移动U4零件名称RefDes为例1Zoom in到U4附近(在左上角)2选Edit Æ Move指令3选右侧的Find页面4在Find的页面中选全选ALL ON5点 U4的字符串部份你会看到U4会被抓到游标上而你正在移动U4这颗零件(因为symbol有被选取)6选右键中的OOP取消移动U4的动作7在Find页面中选全关ALL OFF 只选Text项目8再选U4字符串部份只有U4字符串被抓起像在调文字面的位置所以跟选择项目很有关系9取消检查数据项利用Display Æ Element 或其图标检查对象内容1先Zoom in2选Display Æ Element或图示3在Find中选ALL ON4随点选对象的不同会显示其相关的资料CHAPTER 2零件的整备本阶段要试建一颗14PIN DIP 零件零件的组成有焊点 PADSACK零件Package symbol每一个接脚PIN及孔Via皆视为一焊点PADSTACK如以60-38为例进入程序开始Æ程序集Æ cadence Æ PCB Systems Æ PAD Designer改种类为贯孔Through单位为mil精确值为1 (小数后1位)焊点在每一铜箔层皆要有一般点regular PAD梅花瓣Thermal-relief PAD挖开点Anti-PAD的三种效果1选Layer 页面2点选Begin Layer3在一般点项目设形状为Circle width为60height为604在梅花瓣设形状为circle值为80Flash项目为TR805在挖开点设形状为circle值为80由于其它层设定相仿可点左侧Bgn按右键copy复制6点internal 的左侧按右键选右键paste即可贴入不须重key in7以同样方法贴到END层8在SOLDERMASK_TOP层的Regular PAD设circle大小为709一样复制到SOLDERMASK_BOTTOM钻孔定义如果定为Through-Hole焊点须定孔径及钻孔符号在Drill Hole 项目中定Plate Type 为Plated (孔壁镀铜)孔径38. Drill symbol的Figure为钻孔符号效果Character为标示字符串Width height为符号的宽及高储存焊点选File Æ Save as 存到 C:\allegroclass \ user1 档名为 60C38d.PAD实体零件的建立建立实体零件的格式不同所以须进入零件建立模式下1File / New 在DRAWING NAME中敲入新零件名如DIP14并在DRAWING TYPE中选PACKAGE SYMBOL2设作图环境选SETUP – DRAWING SIZE在Move Origin项目中的XY各敲入5000使原点调整至适当位置3加入焊点选ADD PIN或其图示并右侧OPTION项目中敲入焊点60S38D后按Tab键状态列会显示出Using ‘ 60S38D.PAD’4光标移至状态列点选后敲入x 0 0会把第一接点放到原点 00的位置上(x须为小写)窗口缩放到PIN1附近5在右侧OPTION中改焊点为60C38D后按Tab键在Y的Qty项目中输入6 6在状态列输x 0 100则会放入向下距100mil的27接点7把Y项目的Qty改7个次序order改up8状态列输入x 300 –600会放入第8PIN到14PIN之焊点但是其脚号仍位于焊点左侧可按右键之OOP取消9将OPTION中的OFFSET值由-100改为100 (表右边100mil处)于状态列输入x 300 -60010完成按右键中的DONE文字面绘制 SILKSCREEN要调整格点大小时请以SETUP /GRIDS将NON-ETCH的X Y值键入25表文字面绘制格点为251选ADD/LINE2将右侧OPTION选为Package Geometry下的SILKSCREEN_TOP设画线角度等3画上文字面的矩形框组装外型绘制Assembly outline (可省略)同文字面之动作但层面为Package Geometry下的Assembly-Top设文字面之零件名称及零件号1选Layout_Label Æ Ref Des或其图示2图面为 refDes下的Assembly_Top3点选放零件名称的好位置(须在Assembly outline中)4键入名称如U* (请先注意右侧的字体基准点角度)5选Layout_Label中Æ Device6选适当的位置后键入 dev type后按右键的DONE绘制零件限制区Package boundary (可省略自动抓)定义零件高度(需要有Package boundary才可定义)1Setup-Area-Package Boundry Height层面为Package Geometry下的Place_Bound_Top2点先前建的Package Boundry 区域3输入高度值如180若没设则以Drawing option下的symbol Height为其内定高度值存零件文件(两者都要存)1选File Æ Create Symbol存成可放到PCB上的.PSM檔2选File Æ SAVE存成供以后修改的图形.DRA檔以自动程序建零件利用Symbol Wizard填入参数自动建零件1、File /New后在Drawing Name键入名称如dip16在Drawing type选PackageSymbol [Wizard] 后选OK2选Package Type为dip后点Next (选零件包装)3套用CADENDCE规划选Default Cadence Supplied template套用其它零件则选Custom template后选.Dra档套入后选Next4设定使用的公英制准确位数及名称前字符串prefix5依不同零件外形设定其参数如脚数Number of Pins脚距LeadPitch行距Terminal row spacing文字面的宽及长Width&Length)6选套用的焊点(一般焊点及第一脚)7定零件原点为中心center of body或第一脚pin1 of symbol及是否另存.PSM檔8选Finish 即OKCHAPTER 3板框绘制板框在Allegro中属于特殊的Mechanical Symbol板框为电路板的外形尺寸,其来源可由手工绘入.,键坐标输入画成.如果有Option 接口的话可由AUTOCAD转入DXF或Pro-Engineer的IDF.键坐标画图框1选File一New,在檔名Drawing Name中敲入如cds_outline.请注意格式务必改成Mechanical Symbol后按OK2设绘图区选Setup一Drawing Size.将图区Size设成A.并把DRAW Extent改设成Left X与Lower Y在设原点偏移量.Width 与Height设工作区大小设工作格点选Setup一Grids.将Non-Etch的格点设为25后按OK画板框选Add一Line.注意层面须改成BOARD GEOMETRY/OUTLINE.请输入x 0 200iy 2300ix 4000iy –2300ix –100iy –200ix –3700iy 200x 0 200 完毕按右键下的Done定工具孔Tooling Hole选指令Add Pin在右侧的Padstack中输入hole109再按Tab键.请在命令列输入x 100 300x 100 2400x 3900 2400 完毕按Done 结束标尺寸Dimension利用Dimension linear指令,层面会自跳到BOARD GEOMETRY下的DIMENSION.点选被测线段就可拖出其尺寸标注线放上.倒角Chamfer如果画的板框有直角要倒角,可用指令Edit一Chamfer.在右侧Options中TrimSegment的First栏设50.表示未倒角的两边线段长为50mil.试着点要倒角的第一段线,再点它的垂直线,就可做出倒角效果来设走线及摆零件区1先Zoom in到图框的左下角,2选Setup一Area一Route Keepin(走线区)在板框内的50mil(二个格点)内画出其布线限制区.(会在ROUTE KEEPIN下的ALL.)3选Setup一Area一Package Keepin(摆零件)画出相同的限制区设禁止摆零件及走线区选Setup一Area一Route Keepout(走线)画上不能走线的范围,其显示为一填满区.试画过后请Edit一Delete删除(在Find中要勾Shape),否则稍后可布线区域可能不够.其它如ViaKeepout则为禁打贯孔区存板框檔1选File一Create Symbol设入档名如cds_outline后选Save会存成cds_outline.bsm的Board Symbol 檔.2再选File一Save存成cds_outline.dra的图形文件.建立环境档Master Design File (.brd)环境档通常是只先放入板框而未含有逻辑数据的作图文件.利用它把大家讨论过认证的Geometry先设好的存在图档上.达到统一作图环境的目的.当成公司内的标准档.1选File一New,在檔名Drawing Name中敲入如cds_master.请注意格式为Layout 后按OK2设绘图区选Setup一Drawing Size.将图区Size设成B.,小数后位数Accuracy设成2.并把DRAW Extent的Left X设成-5000 ,Lower Y设成-5000完成按OK3放入板框零件,选Place一By Symbol一Mechanical,先点Library键才会列出各Mechanical Symbol,选先前建的cds_outline后按OK键准备放到图上4在命令列敲入x 0 0 ,放到图上(0,0)点.完毕按Done加图框Format Symbols如果要加上图框或其它注意事项宣告1Place一By Symbol 一Format, 先点Library键使列出各Format Symbol.如果点选Asizeh.表示要挂上A Size 横向的图框2利用光标把图框放至工作区上(请并确定板框数据含于图框范围内)3按右键选Next选到Note这个Symbol4请放在图框内板框外的适当区域中预放零件如果有特定的零件位置或固定的某几颗零件如connector.switch.等等.可以先摆到板上1选Place一By Symbol一Package.点Library使列出各实体零件.请选其中的conn140后按OK2在命令列输入x 3775 -200后按Done摆到图上设颜色1进到Color/Visibility中设定显示项目或其颜色.如果先前已存有Script 文件请Replay控制图形效果,请在命令列输入 replay colors层数设定Cross SectionAllegro内定的板层为二层板(指二个电气层).您如果是多层板则必须先宣告其层面结构.如层数.材质.用途.Subclass name.正负底片效果等.而其材质的种类及特性定义在<cds ins dir>/share/pcb/text/materials.dat檔中1选Setup一Cross Section点FR-4层名左侧的Edit后选Insert新增,则在原层之上会加入一个新的FR-4层.请总共新加入8层,因为我们待会要宣告此板为六层板,加上五层FR-4介质层及二层原有的空气层全部为13层.2点选第二个FR-4层准备把改设为内层的GND.请点其材质Material项目改设为铜箔Copper,将层面特性Layer Type改选成Plane,而Etch Subclass name取名成GND.最后把其底片效果由念Positive改为Negative表示此层为负片.3最后设定完成如下.表示此板为47.2mil厚的六层板.如果要删层则点选那一层其左侧的Edit键后按右键选删除Delete即可存环境档宣告完毕要存成环境档,请用File-Save As另存新档设入档名为cds_master1.brd 存入.通常Allegro的环境档可统一放在<course inst dir>/allegro/project1/worklib/esdesign/physical路径下CHAPTER 4加载联机关系与设定规范载入联机关系Load the Netlist联机关后档是一个由线路图程序所产生的文字文件netlist目的在交代零件(外型名称)及联机关系(接点及讯号名).要是零件需要作功能互换(gate swap或pin swap)则需另定零件宣告文件device file.如果有同类型但不同名零件可用对应文件map file宣告其对应不需每颗皆定义.以ORCAD为例,再执行完ERC电器检查后.即可执行其Tools-Netlist将线路图档转出联机关系档,其格式请选用others页面里的Allegro.就可把整份图转成一个联机档 .net或.txt零件若是在布线时会做swap的联机交换则须为零件定义其Device file 以宣告其零件之脚数闸数等到时:7400会对应7400.TXT套入宣告如果二者名称不同可以devices.map档宣告其对应性.以下devices.map为例零件7400会对应到74abcd.txt的device檔而非7400.txt如果要零件宣告文件device file,新版的ORCAD 9.x可用指令Accessories-Allergo Netlist自动产生各零件的device file.不需手动以文字编辑程序逐一编写载入联机 Import Logic1. 选File/Import Logic定来源格式Logic Type为Third party.2. 来源档案 Import From 点选后再选Browse键选文字联机文件的3rdparty.txt.3. 是否替换新零件Replace changed component.设Always4. 是否允许拆原有布线Allow etch removed during eco依情况而定5. 设定转联机关系时取代原图上的逻辑数据supersede All logical.6. 要加载联机成为电路板文件选加载Import.设计规范Allegro的设计规范是在定义设计过程中的条件限制,这些条件的设定是用来作为设计时安全检查的标准.例如我们可以定义层数,各层的规范,特殊讯号的限制条件如线宽间距打贯孔数,或特定区域条件等等,以配合电器或机构考量.而且宣告过的规范存在图档上,可避免以后布线时因考量因素众多而疏漏所造成需重修的情况.设定内定设计规则内定设计规则是给图文件中未经特定宣告的任意讯号(一般线)所套用进入Setup-Constraints请点选内定标准值Default Value设定其线到线,线到点,点到点,线宽,套用的贯孔等设定其它的设计规则在一份图档上有些特殊的线有其不同的规则相对于先前定的内定标准值如CLOCK讯号它的间距如为10 mil不同于先前内定的 5 mil.其步骤为定RULE SET请点选SPACING RULE SET下的SET V ALUE.在DELETE后的空白处输入 10 MIL SPACE后点选加入键加入新的RULE SET.随后输入其各间距的值再按OK键确定宣告相关讯号选ATTACH PROPERTY -NET,选右侧的FIND点选下方的FIND BY NAME切换成NET后再输入CLK2.程序跳出其PROPERTY画面请选NET-SPACING-TYPE, 在其V ALUE中输入其组别名称如CLOCK后按APPLY确定讯号套上RULE SET选在SPACING RULE SET中的ASSIGMENT TABLE设定各个RULE SET之间的规范如CLOCK与NO_TYPE指先前订的CLOCK(本例中只有CLK2)与一般讯号NO_TYPE所套用的间距值为10 MIL SPACE设定实体规范在实体规范PHYSICAL RULE SET中选其SET V ALUE键,在DELETE后的空白处输入10 MIL LINE 后点选加入ADD键,建立新的PHYSICAL SET.随后输入其允许最小线宽MIN LINE WIDTH,缩线后最小线宽,最大线宽,是否形走线,套用的贯孔焊点为何等等.,结束按宣告相关讯号选ATTACH PROPERTY-NET,选右侧的FIND点选下方的FIND BY NAME切换成NET后再输入REF.程序跳出其PROPERTY画面请选NET-PHYSICAL_TYPE在其V ALUE中输入其组别名称如ANALOG后按APPLY确定讯号套上RULE SET选在PHYSICAL RULE SET中的ASSIGMENT TABLE套上各个RULE SET的规范如把ANALOG套上先前订的10 MIL LINE,NO_TYPE指一般讯号请套上DEFAULT.第二项为AREA是当有设定特定区域AREA时才有对应的新值可输入STUB LENGTH,允许最多贯孔数MAX VIA等等而AREA则是以特定区域的方式来宣告其特别的设定值如线宽间距等设计规范存盘我们可将前面所设好的规范存成一个技术文件TECH FILE,请选指令FILE-EXPORT-TECHFILE设好文件名再按执行RUN键即可产生下次开新文件时层面只有二层,也没有特殊线宽或间距等设定,这时你可以加载技术档..这样这些设定即不须重设只须要把新讯号重新指定其对应的规则就可了查属性要检查己订属性可用1选EDIT-PROPERTIES配合右侧FIND2 选DISPLAY-PROPERTIES指令后选要查询的值如NET_SPACING_TYPE,再于V ALUE栏输入查询值如 * 表示任意即可查到先前订的CLOCK.在您绘图的过程中Allegro会以先前订的规范持续的检查你的图档当它有违规时则会有DRC的标记在上面.而这个蝴蝶形的标记的两边各有一个英文字母代表它检查的数据种类如L表线段LINE,.V表VIA,P表PAD等等,使我们能很快的知道错误在那儿而侦测到的错误项目又是什么数据间的状况可以马上加以改正.您也可以用SHOW ELEMENT的指令来查看更详细的结果Chaper 5摆放零件在建完零件,传入联机关系,订好规则之后紧接着的就是零件的摆放动作在图示中通常已经挂上了一些有关摆放零件的图标而这些图标就如同指令PLACE下的各个摆放功能请开启位于c:\\allegroclass\user1\ 底下的constrainted.brd手动编名因为置于板上的金手指尚未命名所以我们必须手动的帮它编名请选Logic-Assign RefDes并点选右侧Options下方的RefDes字段中输入J1 点选金手指则会把这颗零件命名为J1设定摆放格点设摆放零件时移动零件的距离请选Setup-Grid下的Non-Etch将其Spacing X:值输入50,Y:值输入50.要不要显示格点则设定左上角的GRID ON以零件名称摆放Placed By RefDes一般摆零件时习惯边看线路图边摆零件,所以我们须将相关的零件逐一叫出这样就会用到此功能请选Place By RefDes指令敲入零件名U5后按OK就可抓出U5到图上准备摆入.如果想要旋转,请按鼠标右键选择Rotate这时零件上就会跑出一根控制杆到光标位置利用鼠标转动即可控制其旋转角度.按左键可停止旋转.移动到要摆的中下图区后按右键选Done放置如果摆上的零件看起来是一个填满的大方块是因为开启了它的限制区.想关闭请至Display-Color/Visibility把Package Geometry/Place_Bound_Top项目勾勾去掉除了此种方法外如果新摆入的零件都须转一个特定角度的话可到Setup-Draw Options选其中的SYMBOL把Angle字段输入或改选成90再点OK键试着抓U7进来摆,你可看到它己是旋转了90度等着您摆入移动零件如果已摆入零件其位置须要挪移请选Edit一Move后再到右侧的Find项中全关只留Symbols.请点选要移动的零件(最好点它的名称字符串)零件就会被抓到光标上,待移到新位置后,点右键按Done即完成移动一群零件同样以Edit一Move指令以鼠标左键框出一个区域,框住要一齐挪移的零件(如果要放弃框选范围可选右键下的Oops).再以左键定其基准点就可一齐移动到时再以右键下的Done确定.再框选时请勿框到 Board Outline,Keepins,keepouts的Board Symbol资料.其它摆放的动作有Place一Component一ICs 摆IC类零件Place一Component一IOs 摆输出入类零件Place一Component一Discrete 摆附属小零件Place一Component一ALL 摆所有零件联机互换的动作有Place一Swap一Component 零件位置互换Place一Swap一Functions 闸联机互换(需有device宣告)Place一Swap一pins 接点联机互换(需有device宣告)联机显示控制联机指点到点间用来表示其电气接续性的表示线.我们会依不同需求开关某些零件或讯号的显示效果来达到评估布线策略的目的显示(关闭)所有联机Display一Show(Blank) Rats一All显示(关闭)单颗零件Display一Show(Blank) Rats一Component显示(关闭)单条联机Display一Show(Blank) Rats一Net产生摆放零件报表您可以产生一份摆放零件报表它可列出图中已摆放及未摆放之零件数据您在摆完零件后可用它来再确认是否有漏网之鱼尚未摆入HAPTER 6 布线布线相关指令设定布线格点随着不同的布线须求.您可为不同层设定不同的布线格点或是设定所谓的不等距格点如8 9 8这样的工作格点.指令为Setup一Grids设定格点,其中左上角的Grids On 为设定是否显示格点.Non-Etch为非电气层格点如摆零件.All Etch为所有电气层之走线格点.Top….为各电气层之走线格点值在布线时我们必须在右侧的Options中设定布线的工作层Act及代换层Alt在走线时首先走在工作层上如果要换层只须连续点二下左键(双击)则您的工作层及代换层会自动互换并打上贯孔试走第一条线1请先关闭所有联机显示,然后选Display一Show Rats一Net按鼠标右键选其中的Net Name输入 clk2使只开此讯号的显示效果2 Zoom in到U15 选择布线图示或Route一Connect将右侧的Options中的Act 层设为Top,Alt层设为IS3,线的角度设45度线宽设5,布线效果RouteType设手动布线Manual.3 试着点线开始布线,一开始走出时是在正面ToP层,如果觉得走得不好请用右键按OoP取消删除布线如果不满意先前所走的布线结果可以用Delete指令予以删除但是请配合右侧Options或Find的选项让使用上更加的便利1.全线删除请选择删除示或指令Edit一Delete在Find下请先选ALL OFF再开Clines请点CLK2的布线,此线会全部高亮请再按右键下的Done就会把它删掉(请救回此线以执行以试作底下其它动作)2.线段删除如果要删掉的只是某些线段非整条布线,请在右侧的下Find关所有项目只留ClineSegs同样点CLK2你会只看到此线段高亮,如果点其它线段则先前的线段即消失被删除了3.二点间线段删除如果要删掉的只是某些线段内的一小段,选Edit一Delete按右键下的Cut,点要删掉线段内的第一点(线段变亮)再点第二点,则剩此区间高亮可删除.布线效果Routing Type在走线的过程中我们有三种效果可以选择,分别是手动布线Manual,循迹布线To Cursor,结点布线To Pick1.手动布线Manual--------在前一光标位置与目前的光标位置间显示出走线’不会自动闪其中的障碍但推线效果明显2.循迹布线To Cursor-----随游标带出布线的走向,可动态的看出将布线的效果,会自动的闪避其中的障碍3.结点布线To Pick--------前后光标点间无法看到动态的布线轨迹,但是会自动闪线且速度比较快右键指令走线的过程中按鼠标右键会出现一些选项Done =>布线停止,回到空-状态IdleOops =>取消前线段动作Cancel =>取消前指令Next =>布线暂停,改走其它线Temp Group =>宣告走bus线讯号Complete =>结束bus线讯号选入动作Reject =>放弃现有选取,可改选其它Add Via =>打贯孔Finish =>以同层自动走完未布线段Snap Rat T =>移动讯号T点位置Neck =>窄线布线,须依Physical Rule Set宣告New Target =>改定同讯号的目的点(布线终点)No Target =>尾段讯号不显示Swap Layer =>走线换层(Act层换到Alt层) Toggle =>出线角度切换(先直再斜或先斜再直) 打贯孔贯孔是用来导通层到层之间的讯号关系,贯孔必须有焊点的特性在布线的过程若加入贯孔则其工作层与代换层就会自动切换走到对应的布线层面.动作为连续点二下左键(双击)或选右键里的Add Via.移线利用移线指令SLIDE可移动先前所布的线段.你只需要选好指令后用左键点选要移动的线段即可动态的移动此线段,而与此线段相连的线段效果也会自动调整保持整体的完整性1请开启档案CDS_ROUTED.BRD稍为Zoom in到局部区域上.请选图标区上的移线图示或ROUTE一SLIDE2在右侧的Find项目中全清只留Via及Segment3以左键点选线段移动看看,也以左键定其新的落点4可以试着改变调整右边设定如角度CORNER或最大斜线长度Max 45 Len看看它的效果修端点VERTEX要挪动,新增,重迭,删除(选右键下的DELETE VERTEX),请利用EDIT-VERTEX或按F7键.即可修整端点自动整线有Route-Custom Smooth或Route-Gloss可执行SPECCTRA自动布线当您执行ROUTE一SPECCTRA-Auto儿时Allegro会发起SPECCTRA的自动布线程序并建立一个同档名的.dsn檔.在自动布线结束后SPECCTRA会产生一个.ses檔在回到Allegro时转入成已布线档SPECCTRA手动布线执行ROUTE一SPECCTRA-Interactive,可转档到Specctra并以其EditRoute作手动布线产生未布线报表在布线完毕后.我们如果要确定定否有未布线点仍然存在.可以执行TOOLS一Reports选输出的资料为Unconnected pins再点Run键就会产生此报表加以查核CHAPTER 7 内层及铺铜如果您的设计超过二层,那么您就须要设定其内层铜箔的效果包括它的铺铜箔效果,所带的讯号名,避开的间距,内层切割等等的问题通常铜箔分二种,正片铜及负片铜.正片铜显示的是含铜的部分,也就是黑的部分以后就是铜箔.在Allegro中的正片铜您可以看到它所挖开的开孔void 及所接的梅花瓣Thermal 它的缺点是一但铜箔的接续性更改如移零件或贯孔.则铜箔须要重铺以重新连结正确的梅花瓣及挖开不同讯号点负片铜显示的是以后要挖掉铜的部分,反而是白色的部分以后才会有铺铜在Allegro中负片铜只是显示一些点在内层上面.随着所设定的讯号.程序会自动判定那些点该是要改成内层要接的Thermal Relief定义效果,那些不接的点其内层必须是挖开的Anti-Pad定义.Allegro并不会把那些焊点挂在层面上.好处是零件或是贯孔可随意移动不须重铺重算.只有在他产生底片输出时才会将焊点数据并入处理.而它的缺点是您无法在图上即看到真实的底片效果.(尤其是梅花瓣)宣告内层负片铜l.Add一Shape一Solid Fill画内层铺铜范围2.Edit一Change Net(Pick)宣告铜箔的讯号名3.Shape一Fill填铜箔1请开cds_routed.brd檔.设定Setup一Drawing Options在Display项目中勾选Thermal Pads(显示梅花瓣) 及Filled Pads and Cline Endcaps(填满式显示)选项2 选Display一Color/Visibility把Group项目改成Stack再把底下的Etch项全关只留VCC层.其它项的PIN与VIA也是只留VCC后跳出3选Add一Shape一Solid Fill在右侧设Etch及VCC层,在板内的走线区范围内Route Keepin画一个Polygon画完按右键Done结束4宣告内层讯号选Edit一Change Net(Name)在列表中选VCC后跳出5填铜箔.选Shape一Fill这样会灌满并显示出Thermal Pad(单线)及AntiPad的效果宣告内层正片铜l.Add一Shape一Solid Fill画内层铺铜范围2.Edit一Change Net(Pick)宣告铜箔的讯号名3Shape一Parameter设定自动挖开铜箔的效果4V oid一Auto执自动清铜动作(讯号不同者挖开,相同者挖开后架上桥接花辫)5Shape一Fill填满铜箔效果。
集成电路版图设计cadence设计流程
集成电路版图设计cadence设计流程下载温馨提示:该文档是我店铺精心编制而成,希望大家下载以后,能够帮助大家解决实际的问题。
文档下载后可定制随意修改,请根据实际需要进行相应的调整和使用,谢谢!并且,本店铺为大家提供各种各样类型的实用资料,如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等,如想了解不同资料格式和写法,敬请关注!Download tips: This document is carefully compiled by theeditor.I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!集成电路版图设计的Cadence设计流程详解集成电路(IC)版图设计是半导体行业中至关重要的环节,它直接影响到芯片的性能、功耗和可靠性。
Cadence中文简明手册
CADENCE芯片版图设计工具VIRTUSO/DIV A/DRACULA入门手册 (2)1、使用V IRTUSO/D IV A/D RACULA之前的准备 (2)1.1、要找一台装有工具IC的计算机 (2)1.2、要能连接到该计算机上 (2)2、工具IC的软件环境配置 (3)2.1、创建工具IC的启动目录,即工作目录。
(3)2.3、将(.cdsinit和.cdsenv)拷贝到工具IC的启动目录 (3)2.4、在工作目录下创建工艺库文件 (3)2.5、启动工具IC,命令为icfb& (3)2.6、配置工艺库路径 (4)2.7、添加工艺提供的一些辅助库............................................................ 错误!未定义书签。
2.8、添加Multipart Path ........................................................................... 错误!未定义书签。
2.9、安装PCELL ....................................................................................... 错误!未定义书签。
3、开始一个新的设计---编辑电路图与版图 (5)3.1、新建一个设计库 (5)3.2、Attach库 (6)3.3、创建新设计 (6)3.4、编辑电路图 (7)3.5 编辑版图 (8)3.6 可以根据习惯改变版图的层次显示特性 (9)3.7、完成版图编辑之后先保存再退出 (10)4版图的DRC检查 (10)4.1、基于Diva的方式 (10)4.2、基于Dracula的方式 (10)5、LVS (12)5.1、准备版图的GDS文件 (12)5.2、准备电路网表 (12)5.3、用LOGLVS转换电路网表成LVS要求格式 (14)5.4、修改lvs的命令文件 (14)5.6、运行dracula来生成lvs任务的可执行文件 (14)5.7、在控制台下,运行文件 (14)5.8、查看错误 (14)5.9、修改 (15)6、PAD相关 (15)6.1、准备pad库 (15)6.2、导入pad版图的GDS文件 (15)6.3、更新gds和cdl (16)6.4、修改cdl (16)7、一些小经验 (17)8、附件清单 (18)9、后记 (18)Cadence芯片版图设计工具Virtuso/Diva/Dracula入门手册(以上华0.6um DPDM工艺设计库为例)Cadence 是一套功能强大的EDA软件,包含有诸如IC、SE等常用芯片设计工具。
cadence使用教程
p+ implant
Thin oxide
contact
Metal1
n+ implant poly
PMOS layout view
n-well
p+ implant
n+ implant
12
Start schematic
一. 建立 Schematc view:跟建立 layout view 方法一樣(請參考 Start Cadence 的第 五大點的第二小點),先點選要 LM 視窗預定的 library,再點選 LM 視窗的 File→New→Cell view,按 OK 之後,即可建立 Schematic View
1.數字應該是 4.4.5 2.若不是 4.4.5,代表使用到舊版 的 cadence 了,請從第一點重新 開始
CIW(command Interpreter window)
三.點選在 CIW 視窗的上面工具列 Tools→Library Manager, 會出現 LM 視窗 LM(Library Manager)
1. 桌面改為 1024*768*256 色 2. 執行 xwin 程式 3. Netterm telnet 140.116.164.112~141 (CIC 電腦教室) 4. e2486***@eesol08:~> who
e2486*** pts/2 Dec 28 11:43 (.tw) 5. e2486***@eesol08:~> setenv DISPLAY .tw:0.0 6. 完成上述五個步驟後,Start Cadence 的方法,請參閱使用手冊第六頁。
10
四.當在畫的途中,可以使用 on-line drc(DIVA)來檢查是否違反 design rule 1. 點選 Layout 視窗上面的指令 Verify→DRC 2. 出現 DRC 視窗
cadence教程IC设计工具原理课件
21
EDA概述
CADENCE
• EDA应用于三方面: 印制电路板的设计(PCB) 可编程数字系统设计(CPLD、 FPGA、SOPC) IC设计(ASIC, Soc)
26
EDA概述
CADENCE
• EDA主要供应商:
VHDL仿真 行为综合 逻辑综合 可测性设计 低功耗设计 布局布线
后仿真
Cadence Vantage Synopsys Synopsys Alta Synopsys Compass Mentor Graphics Synopsys Sunrise Compass Synopsys Epic Cadence Avant! Mentor Graphics Synopsys Cadence Compass IKOS Vantage
(4)物理版图设计和验证工具(Cadence公司的Virtuoso Layout Editor,Synopsys公司的ComsSE ,Tanner公司的 L-edit)
(5)模拟电路编辑与仿真(Synopsys公司的HSpice , Cadence公司的Spectre Simulator ,Tanner公司的S-edit)
第一章 IC设计基础
CADENCE
• 集成电路设计就是根据电路功能和性能 的要求,在正确选择系统配置、电路形 式、器件结构、工艺方案和设计规则的 情况下,尽量减小芯片面积,降低设计 成本,缩短设计周期以保全全局优化, 设计出满足要求的集成电路。其最终的 输出是掩模版图,通过制版和工艺流片 得到所需的集成电路。
• 缺点:会有一定比例的后续工序无法适应软核IP设计, 从而造成一定程度的软核IP修正,在性能上有较大的 不可预知性。
Cadence 使用手册
Cadence 使用参考手册邓海飞微电子学研究所设计室2000年7月目录概述 (1)1.1 Cadence概述 (1)1.2 ASIC设计流程 (1)第一章Cadence 使用基础 (5)2.1 Cadence 软件的环境设置 (5)2.2 Cadence软件的启动方法 (10)2.3库文件的管理 (12)2.4文件格式的转化 (13)2.5 怎样使用在线帮助 (13)2.6 本手册的组成 (14)第二章Verilog-XL 的介绍 (15)3. 1 环境设置 (15)3.2 Verilog-XL的启动 (15)3.3 Verilog-XL的界面 (17)3.4 Verilog-XL的使用示例 (18)3.5 Verilog-XL的有关帮助文件 (19)第四章电路图设计及电路模拟 (21)4.1 电路图设计工具Composer (21)4.1.1 设置 (21)4.1.2 启动 (22)4.1.3 用户界面及使用方法 (22)4.1.4 使用示例 (24)4.1.5 相关在线帮助文档 (24)4.2 电路模拟工具Analog Artist (24)4.2.1 设置 (24)4.2.2 启动 (25)4.2.3 用户界面及使用方法 (25)4.2.5 相关在线帮助文档 (25)第五章自动布局布线 (27)5.1 Cadence中的自动布局布线流程 (27)5.2 用AutoAbgen进行自动布局布线库设计 (28)第六章版图设计及其验证 (30)6.1 版图设计大师Virtuoso Layout Editor (30)6.1.1 设置 (30)6.1.2 启动 (30)6.1.3 用户界面及使用方法 (31)6.1.4 使用示例 (31)6.1.5 相关在线帮助文档 (32)6.2 版图验证工具Dracula (32)6.2.1 Dracula使用介绍 (32)6.2.2 相关在线帮助文档 (33)第七章skill语言程序设计 (34)7.1 skill语言概述 (34)7.2 skill语言的基本语法 (34)7.3 Skill语言的编程环境 (34)7.4面向工具的skill语言编程 (35)附录1 技术文件及显示文件示例 (60)附录2 Verilog-XL实例文件 (72)1.Test_memory.v (72)2.SRAM256X8.v (73)3.ram_sy1s_8052 (79)4.TSMC库文件 (84)附录3 Dracula 命令文件 (359)概述作为流行的EDA工具之一,Cadence一直以来都受到了广大EDA工程师的青睐。
cadence ic使用教程
Cadence IC使用教程说明:本克隆文件包含Cadence IC,Synopsys,Mentor三个大类软件,无需安装,直接用虚拟机打开即可。
文件夹EDA中就是虚拟机的克隆文件,请用VMware15打开EDA.vmx,可到公众号“鱼与渔大学生服务”中回复VMware获取VMware15软件。
虚拟机克隆账户无密码,直接登陆即可。
打开虚拟机克隆以后,先把license文件夹中的License.dat(windows路径)覆盖到/opt/synopsys/License/Liense.dat(虚拟机路径)。
覆盖完以后重启虚拟机系统。
指令为:cp-rf/mnt/hgfs/license/License.dat./License.dat(在License 路径下打开终端)具体软件包含如下:Cadence IC:Assura4:仿真工具IC617:virtuoso设计工具。
Incisive14:NC仿真工具,更名为Incisive,命令完全不变。
Innovus15:encounter后端布局布线工具,已更名,命令可用innovus,也可用encouter启动。
MMSIM15:进行spectre仿真Synopsys:Formality2016:形式验证Hspice2016:网标仿真ICC2016:布局布线Laker2015:PrimeTime2015:形式验证StarRC2015Synplify2015:Design Compiler逻辑综合工具,现已更名,命令几乎不变。
VCS2014:由于VCS2016仿sv时会出现runtime问题,故安装此稳定版本。
Verdi2015MentorCalibre2015:作LVSTessent2013:DFT工作平台。
DFTadvisor、Fastscan、TestKompress:高版本工具以命令行操作为主。
一些注意事项如下:Cadence目录在/opt/CadenceSynopsys目录在/opt/SynopsysSynopsys目录在/opt/SynopsysMentor目录在/opt/MentorIC617中有部分基本库,IC617需要用0a库,文件中“工艺库大全--数字与模拟”包含了一些工艺库,带“OA”字样的文件夹包含IC617能用的OA库,有些是CDB 库,需要转换成OA库,具体方法请参考“Cadence IC工艺库转换方法”Synopsys:使用前先把license文件夹中的License.dat(windows路径)覆盖到/opt/synopsys/License/Liense.dat(虚拟机路径)。
CadenceIC设计基础教程.pdf
第1章 Cadence IC 5.1.41的基本设置本章是Cadence IC 5.1.41是设计的简明入门教程,目的是让读者在刚接触该软件的时候对它的基本功能有一个总体的了解。
本章主要内容如下:[1] 启动Cadence IC前的准备;[2] Command Interpreter Window (CIW, 命令行窗口);[3] Library Manager 设计库管理器;[4] Virtuoso® Schematic Editor电路图编辑器简介;[5] Virtuoso® Analog Design Environment (ADE) 简介。
1.1启动前的准备要在Unix/Linux使用Cadence IC 5.1.41工具应当保证以下的条件:[1] 保证Cadence IC 5.1.41已经由管理员正确地安装在电脑上;并且软件授权密钥已经设置完成。
[2] 在Shell中设置了正确的环境变量。
必须将Cadence IC的安装路径加入Shell环境变量,Cadence IC 5.1.41才能正常运行。
以Cshell 为例,Cadence IC被安装在了/tools/cadence/ic5141,则需要在~/.cshrc文件中加入这样的路径配置语句:setenv ic50 /tools/cadence/ic5141set LD_LIBRARY_PATH=($ic50/tools/lib $ic50/tools/dfII/lib $ic50/tools/tcltk/ tcl8.0/lib $LD_LIBRARY_PATH)set path = ($ic50/tools/bin $ic50/tools/dfII/bin $ic50/tools/dracula/bin $path)也可以把路径的设置写在一个单独的配置文件中。
例如,将上面的配置写在配置文件/env/cadence_5141中,则可以在~/.cshrc中加入一行source /env/cadence_51411.1.1启动配置文件:.cdsinit.cdsinit文件是在Cadence IC中启动时运行的SKILL脚本文件。
cadence16.2 PCB入门中文学习教程
目录第1章焊盘制作 (1)1.1 用Pad Designer制作焊盘 (1)1.2 制作圆形热风焊盘 (6)第2章建立封装 (10)2.1 新建封装文件 (10)2.2 设置库路径 (11)2.3 画元件封装 (12)第3章元器件布局 (23)3.1 建立电路板(PCB) (23)3.2 导入网络表 (24)3.3 摆放元器件 (26)第4章 PCB布线 (31)4.1 PCB层叠结构 (31)4.2 布线规则设置 (33)4.2.1 对象(object) (35)4.2.2 建立差分对 (36)4.2.3 差分对规则设置 (37)4.2.4 CPU与DDR内存芯片走线约束规则 (39)4.2.5 设置物理线宽和过孔 (45)4.2.6 设置间距约束规则 (52)4.2.7 设置相同网络间距规则 (55)4.3 布线 (56)4.3.1 手工拉线 (56)4.3.2 应用区域规则 (59)4.3.3 扇出布线 (60)4.3.4 差分布线 (62)4.3.5 等长绕线 (64)4.3.6 分割平面 (65)第5章输出底片文件 (70)5.1 Artwork参数设置 (70)5.2 生成钻孔文件 (75)5.3 输出底片文件 (79)第1章焊盘制作1.1 用Pad Designer制作焊盘Allegro中制作焊盘的工作叫Pad Designer,所有SMD焊盘、通孔焊盘以及过孔都用该工具来制作。
打开程序->Cadence SPB 16.2->PCB Editer utilities->Pad Designer,弹出焊盘制作的界面,如图 1.1所示。
图 1.1 Pad Designer工具界面在Units下拉框中选择单位,常用的有Mils(毫英寸),Millimeter(毫米)。
根据实际情况选择。
在Hole type下拉框中选择钻孔的类型。
有如下三种选择:Circle Drill:圆形钻孔;Oval Slot:椭圆形孔;Rectangle Slot:矩形孔。
cadence使用教程
cadence使用教程Cadence是一种电路设计和仿真软件,非常适合电子工程师用于电路设计和分析。
在本教程中,我们将介绍如何使用Cadence进行基本的电路设计和仿真。
首先,打开Cadence软件,并新建一个新项目。
请确保你已经安装了Cadence软件,并且拥有一个有效的许可证。
在新项目中,你需要定义电路的基本参数,如电源电压、电阻值等。
可以通过绘制原理图的方式来完成这些参数的定义。
在绘图界面中,你可以选择不同的元件,包括电源、电阻、电容、电感等。
你可以使用菜单栏中的工具来放置和连接这些元件。
一旦电路图绘制完成,你可以对电路进行仿真。
首先,需要选择合适的仿真器。
Cadence提供了多种仿真器,如Spectre和HSPICE。
选择一个适合你电路的仿真器,并设置仿真参数,如仿真时间、仿真步长等。
在仿真之前,你首先需要对电路进行布局。
布局涉及将电路中的元件放置在芯片上,并根据布线规则进行连接。
Cadence提供了强大的布局工具,可以帮助你完成这个过程。
完成布局后,你可以进行后仿真。
后仿真涉及将布局好的电路导入到仿真器中,并进行仿真分析。
你可以查看电路的性能指标,如电压、电流和功耗等。
除了基本的电路设计和仿真,Cadence还提供了其他功能,如噪声分析、温度分析和优化设计等。
你可以根据需要选择适合的功能。
总的来说,Cadence是一个功能强大的电路设计和仿真软件。
通过本教程,你可以学会如何使用Cadence进行基本的电路设计和仿真。
希望这对你的电子工程项目有所帮助。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Cadence cdsSPICE 使用说明
图 1-2-4 Library Manager 窗口 在窗口的各部分中,分别显示的是 Library、Category、Cell、View 相应的内容。双击需 要打开的 view 名(或同时按住鼠标左右键从弹出菜单中选择 Open 项)即可以打开相应的 文件。同样在 library manager 中也可以建立 library 和 cell。具体方法是点击 file,在下拉菜 单中选择 library 或 cell 即可。 Library Path Editor 项打开的是 Library Path Editor 窗口,如图 1-2-5 所示。 从 File 菜单中选择 Add Library 项,填入相应的库名和路径名,即可包括入相应的库。
Directory 两项,分别输入要建立的 Library 的名称和路径。如果只建立进行 SPICE 模拟的线路图,Technology 部分选择 Don’t need a techfile 选项。如果在库中要创立 掩模版或其它的物理数据(即要建立除了 schematic 外的一些 view),则须选择 Compile a new techfile(建立新的 techfile)或 Attach to an existing techfile(使用原有的 techfile)。 2) 建立单元文件(cell):在 Library Name 中选择存放新文件的库,在 Cell Name 中输 入名称,然后在 Tool 选项中选择 Composer-Schematic 工具(进行 SPICE 模拟),在 View Name 中就会自动填上相应的 View Name——schematic。当然在 Tool 工具中还 有很多别的工具,常用的象 Composer-symbol、virtuoso-layout 等,分别建立的是 symbol、layout 的视图(view)。在 Library path file 中,是系统自建的 library path file 文件的路径及名称(保存相关库的名称及路径)。 Open 菜单项打开相应的 Open File 窗口,如图 1-2-3 所示。 在 Library Name 中选择库名,在 Cell Names 中选择需要打开的单元名。Mode 项可以选 择打开方式——可编辑状态或者只读状态。
Cadence cdsSPICE 使用说明
第一章. Cadence cdsSPICE 的使用说明
Cadence cdsSPICE 也是众多使用 SPICE 内核的电路模拟软件之一。因此他在使用 上会有部分同我们平时所用到的 PSPICE 相同。这里我将侧重讲一下它的一些特殊用法。
§1-1 进入 Cadence 软件包
图 1-2-3 Open File 窗口 Exit 项退出 Cadence 软件包。 二.Tools 菜单 在 Tools 菜单下,主要的菜单项有 Library Manager、Library Path Editor 等。 Library Manager 项打开的是库管理器(Library Manager)窗口,如图 1-2-4 所示。
图 1-3-1 Composer-Schematic Editing 窗口 选择 Add/Component 菜单,打开相应添加元件的窗口,如图 1-3-2 所示。点击 Browse, 会弹出 library manager 窗口,一些常用的元器件都在 Analoglib 库中。 View Name 一般选择 symbol,instance Names 不用自己填,系统会自己加上去 。添加完元件后需设定元件的模型 名称(如果必须的话)以及一些参数的值,特别是 mos 管和三极管,一定要填 model name,
icfb&↙(回车键) 即进入 cadence 中。出现的主窗口如图 1-1-1 所示。 以上是使用 xstart 登陆 cadance 的方法。在使用其他软件登陆 cadance 时,可能在登录 前要修改文件.cshrc,方法如下: 在提示符下输入如下命令:vi .cshrc↙ (进入全屏幕编辑程序 vi) 将光标移至 setevn DISPLAY ZDASIC22:0.0 处,将“ZDASIC22”改为 PC 机的 IP,其 它不变(重新回到服务器上运行时,还需按原样改回)。改完后存盘退出。 然后输入如下命令: source .cshrc↙ (重新载入该文件) 以下介绍一下全屏幕编辑程序 vi 的一些使用方法:
Cadence cdsSPICE 使用说明
告,可对连线稍作修改去除这个警告。
注: 以下是一些常用的快捷键: i——添加元件,即打开添加元件的窗口; [——缩小两倍; ]——扩大两倍; w——连线(细线); f——全图显示; p——查看元件属性。 从一种状态转为另一种状态,按 escape,或直接点击图标或使用快捷键。
vi 使用了两种状态,一是指令态(Command Mode),另一是插入态(Insert Mode)。当 vi 处于指令态时,打入的内容会视作指令来解释;而当 vi 处于插入态时,就可以打入正文 (text)文件;大多数 vi 指令是单字符的。由插入态改变为指令态,按〈Esc〉键;而由 命令态转为插入态,则可以使用下面的插入令,直接打入,无需再按〈Return〉键。在 vi 的指令态下,用 h,j,k,l 键移动光标,具体如下: h——光标左移一个字符; j——光标向下一行; k——光标向上一行; l——光标右移一个字符;
一.在工作站上使用 在命令行中(提示符后,如:ZUEDA22>)键入以下命令
icfb&↙(回车键),其中& 表示后台工作。Icfb 调出 Cadence 软件。 出现的主窗口如图 1-1-1 所示:
图 1-1-1C图and1e.1ncCea主nd窗en口ce 主窗口 二.在 PC 机上使用 1)将 PC 机的颜色属性改为 256 色(这一步必须); 2)打开 Exceed 软件,一般选用 xstart 软件,以下是使用步骤: start method 选择 REXEC(TCP-IP) ,Programm 选择 Xwindow。Host 选择 10.13.71.32 或 10.13.71.33。host type 选择 sun。并点击后面的按钮,在弹出菜单中选择 command tool。 确认选择完毕后,点击 run! 3)在提示符 ZDASIC22> 下键入:setenv DISPLAY 本机 ip:0.0(回车) 4)在命令行中(提示符后,如:ZUEDA22>)键入以下命令
Cadence cdsSPICE 使用说明
图 1-4-2 Save State 窗口 参数。如图 1-4-2 所示。窗口中的两项分别为状态名和选择需保存的内容。 Load State 打开相应的窗口,加载已经保存的状态。 Reset 重置 analog artist。相当于重新打开一个模拟窗口。 二.Setup 菜单 包括 Design、Simulator/directory/host、Temperature、Model Path 等菜单项: Design 项选择所要模拟的线路图。 Simulator/directory/host 项选择模拟使用的模型,系统提供的选项有 cdsSpice、hspiceS、 spectreS 等等。我们一般用到的是 cdsSpice 和 spectreS。其中采用 spectreS 进行的模拟更加 精确。下面我们只以这两种工具为例说明。 Temperature 打开如图 1-4-3 的窗口,可以设置模拟时的温度。
第 1 页 共 97页
Cadence cdsSPICE 使用说明 以下是一些基本插入命令(须用到的)的用法: i——在光标处插入正文; x——删除光标处的字符; :wq——存盘退出; 要记著一点,在插入态处,不能打入指令,必需先按〈Esc〉键,返回指令态。假若户不知
身处何态,也可以按〈Esc〉键,不管处于何态,都会返回指令态其它的一些命令请读者自己参 阅有关的书籍。
一.Session 菜单 包括 Schematic Window、Save State、Load State、Options、Reset、Quit 等菜单项。Schematic window 项回到电路图;Save State 项打开相应的窗口,保存当前所设定的模拟所用到的各种
第 6 页 共 97页
图 1-3-2 添加元件窗口 否则在模拟时会出错(我们一般使用华晶的元件 model)。填好后,就可以将元件添加到 Editing 的编辑窗口中去了。其它的一些连线、移动、删除、复制的操作和一般的 EDA 工具 差不多,这儿就不一一再说了。还有一点要提到的是,对于交叉相连的两条线,系统会有警
第 5 页 共 97页
选择主窗口的 File→Open→Open file,打开相应的文件,即进入了 Composer-Schematic Editing 窗口,如图 1-3-1 所示。窗口左边的按钮分别(从上到下)为 Check and Save(检查并 存盘)、Save(存盘)、Zoom out by 2(放大两倍)、Zoom in by 2(缩小两倍)、Stretch(延消)、Property(属性)、Component(加元件)、 Wire(Narrow)(画细线) 、Wire(Wide)(画粗线) 、Pin(管脚)、Cmd options、Repeat(重 复),这些分别可以在菜单中找到相应的菜单项。
为了使电路图更加明了,一般在电路的输入输出部分加上 pin 脚。这在后面的例子中将会提 到。
§1-4 模拟的设置(重点)
Composer-schamatic 界面中的 Tools→Analog Artist 项可以打开 Analog Artist Simulation
图 1-4-1 Analog Artist Simulation 窗口 窗口,如图 1-4-1 所示。这是模拟时用到的主要工具,接下去主要介绍一下有关的内容。